TW201401596A - 開關裝置結構及方法 - Google Patents

開關裝置結構及方法 Download PDF

Info

Publication number
TW201401596A
TW201401596A TW102116248A TW102116248A TW201401596A TW 201401596 A TW201401596 A TW 201401596A TW 102116248 A TW102116248 A TW 102116248A TW 102116248 A TW102116248 A TW 102116248A TW 201401596 A TW201401596 A TW 201401596A
Authority
TW
Taiwan
Prior art keywords
electrode
state
switching device
voltage
vertical stack
Prior art date
Application number
TW102116248A
Other languages
English (en)
Other versions
TWI515935B (zh
Inventor
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201401596A publication Critical patent/TW201401596A/zh
Application granted granted Critical
Publication of TWI515935B publication Critical patent/TWI515935B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/18—Memory cell being a nanowire having RADIAL composition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示開關裝置結構及方法。一開關裝置可包含包括形成於一第一電極與一第二電極之間之一材料之一立式堆疊。該開關裝置可進一步包含一第三電極，該第三電極耦合至該立式堆疊且經組態以接收施加至第三電極之一電壓以控制在該第一電極與該第二電極之間之該材料中之一導電路徑之一形成狀態，其中該導電路徑之該形成狀態可在一接通狀態與一關斷狀態之間切換。

Description

開關裝置結構及方法
本發明大體上係關於開關裝置結構及方法。
一開關裝置係可斷開一電路、中斷電流或將電流自一導體轉移至另一導體之一電組件。一開關裝置可包含半導體裝置(諸如雙極接面電晶體或場效電晶體)及若干終端。當一控制信號施加於開關裝置時，開關裝置可打開及/或關閉。當開關裝置關閉時，一小殘餘電阻可繼續存在於若干終端之間。
記憶體裝置通常提供為電腦或其他電子裝置中之內置、半導體、積體電路。存在許多不同類型記憶體，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體及電阻性(例如，電阻可變)記憶體等。電阻性記憶體之類型包含可程式化導體記憶體、相位變化隨機存取記憶體(PCRAM)及電阻性隨機存取記憶體(RRAM)等。
記憶體裝置被利用為用於需要高記憶體密度、高可靠性及低功率消耗之一廣泛範圍電子應用之非揮發性記憶體。非揮發性記憶體可用於(例如)個人電腦、可攜式記憶棒、固態磁碟(SSD)、數位相機、行動電話、可攜式音樂播放器(諸如MP3播放器)、電影播放器及其他電子裝置。
記憶體裝置可包含配置成一矩陣(例如，陣列)之若干記憶體單 元。一電阻性記憶體單元可包括一電阻性儲存元件及一選擇裝置。如一實例，一選擇裝置可係用以選擇(例如，存取)一記憶體單元之二極體、場效應電晶體(FET)或雙極接面電晶體(BJT)等開關裝置。一記憶體單元之選擇裝置可耦合至(例如)形成陣列之一「列」之一存取線(例如，字線)。各記憶體單元之儲存元件可耦合至成陣列之一「行」一資料/感測線(例如，位元線)。以此方式，可透過藉由選擇耦合至一列記憶體單元之閘極之字線而啟動一列記憶體單元之一列解碼器，存取一記憶體單元之選擇。藉由取決於與一所選記憶體單元之一經程式化狀態相關聯之電阻引起不同電流在記憶體元件中流動，可判定(例如，感測)一列所選記憶體單元之經程式化狀態。
記憶體單元可經程式化(例如，寫入)至一所要狀態。即，可針對一記憶體單元設定若干經程式化狀態(例如，電阻位準)之一者。例如，一單位準單元(SLC)可表示兩邏輯狀態之一者，例如，1或0。電阻性記憶體單元亦可經程式化至兩個以上經程式化狀態之一者，諸如表示兩個以上二進位數位，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110或1110。此等單元可稱為多狀態記憶體單元、多數位單元或多位準單元(MLC)。
100-1‧‧‧開關裝置
100-2‧‧‧開關裝置
100-3‧‧‧開關裝置
102‧‧‧電極
103‧‧‧絕緣材料/電極102與106-2之間之一距離
104‧‧‧電極
105‧‧‧電極102與104之間之一距離
106-1‧‧‧電極
106-2‧‧‧電極
106-3‧‧‧電極
107‧‧‧電極102與106-3之間之一距離
108‧‧‧導電路徑
109‧‧‧電極102與104之間之一距離
110‧‧‧材料
111‧‧‧材料
300‧‧‧開關裝置
328‧‧‧電阻性記憶體陣列
330‧‧‧記憶體單元
332‧‧‧電阻性儲存元件
336-1‧‧‧字線
336-2‧‧‧字線
336-N‧‧‧字線
338-1‧‧‧位元線
338-2‧‧‧位元線
338-M‧‧‧位元線
BL0‧‧‧位元線
BL1‧‧‧位元線
BLM‧‧‧位元線
WL0‧‧‧字線
WL1‧‧‧字線
WLN‧‧‧字線
圖1A至圖1C圖解說明根據本發明之一或多個實施例之一開關裝置之橫截面視圖。
圖2係圖解說明根據本發明之一或多個實施例用於形成一導電路徑之一方法之一流程圖。
圖3係根據本發明之一或多個實施例包含開關裝置之一電阻性記憶體陣列之一部分之一示意圖。
在本文中描述開關裝置結構及方法。一或多個開關裝置可包含包括形成於一第一電極與一第二電極之間之一材料之一立式堆疊。該開關裝置可進一步包含一第三電極，該第三電極耦合至該立式堆疊且經組態以接收施加至該第三電極之一電壓以控制該第一電極與該第二電極之間之該材料中之一導電路徑之一形成狀態，其中該導電路徑之該形成狀態可在一接通狀態與一關斷狀態之間切換。
例如，根據本發明之實施例，開關裝置結構及方法可提供用於可當作一電晶體而非一二極體及/或電阻器之一三電極(例如，三終端)可調整裝置。根據文本中描述之實施例之多種開關裝置可包括相較於先前開關裝置具有不同之一位置之一電極(例如，一閘極電極)，相較於先前開關裝置，該電極可提供用於開關裝置內之一增加電場。電場亦可依若干不同角度形成，導致相較於經設計以經由大約90度之電場操作之裝置之一較小、更小型精簡之裝置。例如，如參考本發明之實施例在本文中進一步描述，其中經由依90度作用之電場執行形成及/斷開一導電路徑(例如，導電細絲)之一平面裝置可導致相較於一更加小型精簡、立式開關裝置之一較大裝置。
在若干實施例中，例如，一開關裝置可類似於一電晶體而運行且可用以放大及/或開關電信號及功率。根據本發明之實施例，開關裝置相較於先前電晶體(例如，執行一相同或類似開關功能之場效應電晶體(FET))在大小上可更小型精簡且可具有一較大區域密度。
在本發明之下文詳細描述中，參考形成描述之一部分之隨附圖式，且其中以圖解之方式展示可如何實踐本發明之若干實施例。以足夠細節描述此等實施例可使一般技術者實踐本發明之若干實施例，且應瞭解，在不脫離本發明之範疇之情況下，可利用其他實施例且可進行程序、電或機械改變。
如將瞭解，在本文中之多種實施例中展示之元件可經添加、互 換及/或去除以便提供本發明之若干額外實施例。此外，如將瞭解，在圖中所提供之元件之比例及相對比例旨在圖解說明本發明之實施例，且不應視為一限制意義。如在本文中所使用，「若干」某物可指代一或多個此等事物。例如，若干記憶體裝置可指代一或多個記憶體裝置。
本文中描述之多種處理階段(包含使用材料形成組件)可包含以此項技術中熟知之若干方式使用材料沈積。一些實例包含化學氣相沈積(CVD)及/或原子層沈積(ALD)等。如熟習此項技術者將瞭解，涉及材料移除之處理階段可包含(例如)光微影、圖案化、濕式及/或乾式蝕刻及類似物之使用。
本文中之圖遵循一編號慣例，其中第一位數或前幾位數對應於圖式編號且剩餘位數識別圖式中之一元件或組件。可藉由類似數字之使用識別不同圖之間之類似元件或組件。例如，100可指圖1A至圖1C中之元件「00」，且圖4中之一類似元件可被指為400。如將瞭解，在本文中多種實施例中展示之元件可經添加、互換及/或去除以便提供本發明之若干額外實施例。此外，如將瞭解，在圖中所提供之元件之比例及相對比例旨在圖解說明本發明之實施例，且不應視為一限制意義。
圖1A至圖1C圖解說明根據本發明之一或多個實施例之一開關裝置100之橫截面視圖。在若干實施例中，開關裝置100經由離子運動而操作(例如，切換)於一「接通」狀態與一「關斷」狀態之間。因而，開關裝置100可稱為一奈米離子開關裝置。如在圖1A至圖1C中所圖解說明，一開關裝置100可包含一電極102、一電極104及一電極106。電極102、104及106可包括(例如)一導電材料，例如，鎢、氮化鈦等。裝置100可形成於一基板(未展示)上，該基板可係一矽基板、絕緣體上覆矽(SOI)基板、或藍寶石上矽(SOS)及多種其他基板材料。例如， 裝置100可呈柱形或台面形等。
可經由電信號之施加控制開關裝置(諸如分別在圖1A、圖1B及圖1C中經圖解說明之開關裝置100-1、100-2及100-3)之操作，其導致一開關操作中之離子(例如，金屬離子)之擴散及其等之還原及/或氧化程序以形成及/或消除一導電路徑，例如，一導電細絲及/或一金屬原子橋。在若干實施例中，導電路徑可包含(例如)可在所施加場下建立之任意類型導電路徑及/或體積。例如，在混價氧化物(MVO)材料(諸如PCMO(PrxCayMgzO))中，氧空位可在一所施加電場下在一材料體積中均勻地移動且在未形成一細絲之情況下改變其電阻。
例如，在一接通狀態中，導電細絲可在開關裝置之兩電極之間建立一導電路徑。在若干實施例中，此一原子開關裝置可係一三電極裝置且可執行如一電晶體之一類似功能。例如，裝置100可展現類似於一互補金屬氧化物半導體(CMOS)裝置之電性能。
圖1A圖解說明一開關裝置100-1之一橫截面視圖。開關裝置100-1包含鄰近於且圍繞一電極102形成之一電極106-1。在若干實施例中，電極106-1鄰近於但不圍繞電極102。例如，如在圖1A中所圖解說明，絕緣材料103可形成於電極106-1與電極102之間以使其等彼此隔離。一材料110形成於一電極104與電極102及106-1之間，且在材料110內可係材料111。材料110可係(例如)一層間介電質，諸如，氮化物介電質(例如，氮化矽(Si3N4))。在若干實施例中，材料111可包括一電阻可變材料。在其中材料111係一電阻可變材料之實施例中，材料111可係(例如)一RRAM材料。在若干實施例中，材料111可形成於電極104、102及106-1之間。
實例RRAM材料可包含(例如)二氧化鋯(ZrO2)或氧化釓(GdOx)。其他RRAM材料可包含(例如)龐磁阻材料，諸如Pr(1-x)CaxMnO3(PCMO)、La(1-x)CaxMnO3(LCMO)及Ba(1-x)SrxTiO3。RRAM材料亦可包 含金屬氧化物，諸如鹼性金屬氧化物(例如，Li2O、Na2O、K2O、Rb2O、Cs2O、BeO、MgO、CaO、SrO及BaO)、折射金屬氧化物(例如，NbO、NbO2、Nb2O5、MoO2、MoO3、Ta2O5、W2O3、WO2、WO3、ReO2、ReO3及Re2O7)及二元金屬氧化物(例如，CuxOy、WOx、Nb2O5、Al2O3、Ta2O5、TiOx、ZrOx、NixO及FexO)。RRAM材料亦可包含GexSey及可支援固相電解質行為之其他材料。在一些實施例中，用於離子記憶體之材料可包含一反應性離子及一固體電解質材料。在當前裝置中之反應性離子可包含(例如)Cu、Ag及/或Zn。固體電解質可包含(例如)金屬硫化物、Ge為主之硫族化合物及/或氧化物。
其他RRAM材料可包含鈣鈦礦氧化物(諸如，摻雜或未摻雜的SrTiO3、SrZrO3及BaTiO3)及聚合物材料(諸如，孟加拉玫瑰紅、AlQ3Ag、Cu-TCNQ、DDQ、TAPA)及二氫螢光黃為主之聚合物等其他類型的RRAM材料。本發明之實施例不限於RRAM材料之一特定類型。
如在圖1A中展示，開關裝置100-1係材料之一立式堆疊。在操作中，可施加一電壓至電極102、104及/或106-1以控制材料111中之一導電路徑108(例如，一導電細絲)之一形成狀態。在若干實施例中，導電路徑108之形成狀態可在一接通狀態(例如，導電性)與一關斷狀態(例如，非導電性)之間切換。例如，可施加電壓至電極102、104及/或106-1使得電極102/106-1與104之間之一組合電壓差建立足以控制形成狀態之一電場。
在若干實施例中，電極102可用作為一源極電極，電極104可用作為一汲極電極，且電極106-1可用作為開關裝置100-1之一閘極電極。例如，電極102可形成為一接觸支柱。例如，電極104及106-1可形成為導電線，或開關裝置100-1可形成為一立式支柱。在圖1A中圖解說明之實例中，電極102及106-1可獨立於彼此加以控制。在若干實 施例中，電極102及106-1可一起控制且可一起當作一單個電極。
圖1B圖解說明一開關裝置100-2之一橫截面視圖。開關裝置100-2包含形成於一材料110及/或一材料111內之一電極106-2。在圖1B中圖解說明之實例中，開關裝置100-2係材料之一立式堆疊。在操作中，可施加一電壓至電極102、104及/或106-2以控制材料111內之一導電路徑108之一形成狀態。例如，可施加電壓至電極102、104及/或106-2使得電極102/106-2與104之間之一組合電壓差建立足以控制形成狀態之一電場。
如在圖1B中展示，電極106-2形成於電極102與104之間且形成於材料110之一部分內。在一些實施例中，電極106-2可形成於材料111之一部分內。電極102與106-2之間之一距離103小於電極102與104之間之一距離105。相較於參考圖1A展示之開關裝置100-1之電極106-1與104之間之一電場，此可導致電極106-2與104之間之一增加電場。電極102與106-2可獨立於彼此加以控制，例如，可對電極102及106-2施加不同電壓。
圖1C圖解說明一開關裝置100-3之一橫截面視圖。開關裝置100-3包含形成於一材料110之外之一電極106-3。在一些實例中，電極106-3可形成於材料111之外。在圖1C中圖解說明之實例中，開關裝置100-3係材料之一立式堆疊。在操作中，可施加一電壓至電極102、104及/或106-3以控制材料111中之一導電路徑108之一形成狀態。如在圖1C中經圖解說明，電極106-3可於電極102與104之間及/或圍繞材料110之一部分形成。在一些實施例中，電極106-3可形成於電極102與104之間及/或圍繞材料111之一部分形成。在若干實施例中，電極102與106-3之間之一距離107小於電極102與104之間之一距離109。相較於圖1A中展示之開關裝置100-1之電極106-1與104之間之一電場，此可導致電極106-3與104之間之一增加電場。電極102與106-3可獨立於彼 此加以控制，例如，可對電極102及106-3施加不同電壓。
在若干實施例中，一開關裝置結構(諸如，開關裝置結構100-1、100-2及100-3)可操作為一記憶體單元。例如，可施加電壓至開關裝置之電極以控制導電路徑108之形成(其可表示一經程式化狀態)，及導電路徑108之消除(其可表示一擦除狀態)。
在若干實施例中，一開關裝置(諸如，開關裝置100-1、100-2及100-3)可耦合至一儲存元件以形成一記憶體單元。如將參考圖3在本文中進一步論述，開關裝置可與儲存元件(例如，其可係一電阻性儲存元件)串聯耦合。
圖2係圖解說明根據本發明之一或多個實施例用於形成一導電路徑之一方法218之一實例之一流程圖。在220處，形成包括一第一電極、一第二電極、一第三電極及第一電極與第二電極之間之一電阻可變材料之一立式堆疊。在若干實施例中，立式堆疊可包括一開關裝置，諸如結合圖1A至圖1C描述之裝置100-1、100-2及100-3。
在222處，施加一第一電壓至第一電極(例如，其可係一源極電極)。在224處，施加一第二電壓至第二電極(其可係一閘極電極)。在若干實施例中，第二電極大於第一電極；然而，實施例並不因此受限。施加至第一電極及第二電極之電壓可足以使得第一/第二電極與第三電極(例如，一汲極電極)之間之一電場(例如)導致第一電極與第三電極(例如，源極電極與汲極電極)之間之一導電路徑之形成。此可導致開關裝置當作一電晶體。在若干實施例中，第一電極與第二電極可分開受控。如在226處圖解說明，導電路徑可經由離子運動而形成，且在若干實施例中可引起開關裝置當作一電晶體。在若干實施例中，可藉由施加不同電壓至第一電極及第二電極(例如，藉由分開控制第一電極及第二電極)控制第一/第二電極與第三電極之間之總電壓差。
因而，可藉由施加一電壓(例如，一所需偏壓)於閘極電極與汲極電極之間或藉由控制開關裝置之汲極電極與源極/閘極電極之間之一累積電場控制導電路徑。可藉由量測源極電極與汲極電極之間之電流感測開關裝置之狀態。在若干實施例中，開關裝置可耦合至一RRAM或導電橋RAM(CBRAM)儲存元件等。
圖3係根據本發明之一或多個實施例之包含開關裝置300之一電阻性記憶體陣列328之一部分之一示意圖。電阻性記憶體陣列328包含若干記憶體單元330，各記憶體單元包含耦合至一電阻性儲存元件332之一開關裝置300。電阻性儲存元件332可包含電阻可變材料，諸如在圖1A至圖1C中描述之該等電阻可變材料。例如，電阻性儲存元件332可包含包括一對電極之間之一儲存材料之一兩終端電阻可變儲存元件。在若干實施例中，開關裝置可用作為記憶體單元之一選擇裝置。
一開關裝置300可包含包括形成於兩電極之間之一材料之一立式堆疊，且開關裝置300可包含一第三電極，其耦合至立式堆疊且經組態以接收施加至該第三電極之一電壓以控制一導電路徑(例如，一導電細絲)之一形成狀態。在若干實施例中，形成狀態可在一接通狀態與一關斷狀態之間切換。
在圖3中圖解說明之實例中，開關裝置300與電阻性儲存元件332串聯耦合以形成記憶體單元330。開關裝置300可係諸如圖1A至圖1C中描述之該等開關裝置之一開關裝置。記憶體單元330可根據本文中描述之實施例加以形成。
在圖3中圖解說明之實例中，開關裝置300係一三終端開關裝置。如在圖3中展示，各開關裝置300之一電極(例如，一閘極電極)耦合至若干字線336-1(WL0)、336-2(WL1)、...、336-N(WLN)之一者，即各字線336-1、336-2、...、336-N耦合至一列記憶體單元330。指示符「N」用以指示電阻性記憶體陣列328可包含若干字線。
在圖3中圖解說明之實例中，各電阻性儲存元件332耦合至若干位元線338-1(BL0)、338-2(BL1)、...、338-M(BLM)之一者，即，各位元線338-1、338-2、...、338-M耦合至一行記憶體單元330。指示符「M」用以指示電阻性記憶體陣列328可包含若干位元線。指示符M及N可具有多種值。例如，M及N可係64、128或256。在一些實施例中，一位元線方向垂直於一字線方向，例如，記憶體單元330之列及記憶體單元330之行彼此垂直。
例如，開關裝置300可經操作(例如，開啟/關閉)以選擇/取消選擇記憶體單元330以便執行諸如資料程式化之操作，例如，寫入及/或資料讀取操作。在操作中，適宜電壓及/或電流信號(例如，脈衝)可施加至位元線及字線以便程式化資料至記憶體單元330及/或自記憶體單元330讀取資料。作為一實例，藉由陣列328之一記憶體單元330儲存之資料可藉由開啟一開關裝置300及感測通過電阻性儲存元件332之一電流加以判定。開關裝置300可經由離子運動而開啟/關閉，導致如上進一步描述之一導電路徑之形成/消除。在對應於經讀取之一所選記憶體單元330之位元線上感測之電流對應於電阻性儲存元件332之電阻可變材料之一電阻位準，其繼而可對應於一特定資料狀態，例如，一二進位值。如一般技術者將瞭解，電阻性記憶體陣列328可具有除圖3中經圖解說明之電阻性記憶體陣列外之架構。在圖3中展示之實例中，開關裝置之一電極(例如，一汲極電極)耦合至一接地電壓。然而，實施例並不因此受限。
儘管本文中已圖解說明及描述特定實施例，然一般技術者將瞭解經計算以達成相同結果之一配置可代替展示之特定實施例。本發明旨在涵蓋本發明之多種實施例之調適或變動。應瞭解，以上描述以一闡釋性方式而非一限制性方式進行。熟習此項技術者在檢視以上描述之後將清楚以上實施例及其他未在本文中具體描述之實施例之組合。 本發明之多種實施例之範疇包含其中使用以上結構及方法之其他應用。因此，本發明之多種實施例之範疇應參考隨附申請專利範圍連同此等申請專利範圍被賦予權力之等效物之完整範圍加以判定。
在前述實施方式中，多種特徵一起分組於一單個實施例中用於簡化本發明之目的。本發明之此方法並非解譯為反映本發明之所揭示實施例必須使用多於在各申請專利範圍中明文述及之特徵之一意圖。實情係，如下文申請專利範圍反映，本發明標的在於少於一單個揭示實施例之所有特徵。因此，下文申請專利範圍因此併入實施方式中，其中各申請專利範圍獨立作為一單個實施例。

Claims (26)

  1. 一種開關裝置，其包括：一立式堆疊，其包括形成於一第一電極與一第二電極之間之一材料；及一第三電極，其耦合至該立式堆疊且經組態以接收施加至該第三電極上之一電壓以控制在該第一電極與該第二電極之間之該材料中之一導電路徑之一形成狀態；其中該導電路徑之該形成狀態可在一接通狀態與一關斷狀態之間切換。
  2. 如請求項1之裝置，其中該第二電極經組態以接收施加至該第二電極之一電壓結合施加至該第三電極之該電壓以控制該形成狀態。
  3. 如請求項1之裝置，其中該第一電極與該第三電極之間之一距離小於該第一電極與該第二電極之間之一距離。
  4. 如請求項1之裝置，其中該第三電極鄰近於該第二電極。
  5. 如請求項1之裝置，其中該第三電極鄰近於該第二電極且圍繞該第二電極。
  6. 如請求項1之裝置，其中該第三電極形成於該第一電極與該第二電極之間且在該材料之一部分內。
  7. 如請求項1之裝置，其中該第三電極形成於該第一電極與該第二電極之間且圍繞該材料之一部分。
  8. 如請求項1之裝置，其中該第二電極係形成於一支柱上。
  9. 一種開關裝置，其包括：一立式堆疊，其包括形成於一第一電極與一第二電極之間之一電阻可變材料，該第二電極係形成於一支柱上；及 一第三電極，其耦合至該立式堆疊且經組態以接收施加至該第三電極之一電壓以控制在該第一電極與該第二電極之間之該電阻可變材料中之一導電路徑之一形成狀態；其中該導電路徑之該形成狀態可在一接通狀態與一關斷狀態之間切換。
  10. 如請求項9之裝置，其中該第三電極耦合至一導電線。
  11. 如請求項9之裝置，其中該第一電極耦合至一導電線。
  12. 如請求項9之裝置，其中該裝置係一奈米離子開關裝置。
  13. 如請求項9之裝置，其中該裝置係一CMOS裝置。
  14. 如請求項9之裝置，其中該第一電極係一汲極電極。
  15. 如請求項9之裝置，其中該第二電極係一源極電極。
  16. 如請求項9之裝置，其中該第三電極係一閘極電極。
  17. 如請求項9之裝置，其中該電阻可變材料係一電阻性隨機存取記憶體材料。
  18. 如請求項9之裝置，其中該電阻可變材料包含一過度金屬氧化物材料。
  19. 如請求項9之裝置，其中該電阻可變材料包含一金屬合金材料。
  20. 一種記憶體單元，其包括：一儲存元件；一開關裝置，其與該儲存元件串聯耦合，該開關裝置包括：一立式堆疊，其包括形成於一第一電極與一第二電極之間之一材料；及一第三電極，其耦合至該立式堆疊且經組態以接收施加至該第三電極之一電壓以控制在該第一電極與該第二電極之間之該材料中之一導電路徑之一形成狀態；其中該導電路徑之該形成狀態可在一接通狀態與一關斷狀 態之間切換。
  21. 如請求項20之記憶體單元，其中該儲存元件係包括一對電極之間之一儲存材料之一兩電極電阻可變儲存元件。
  22. 如請求項20之記憶體單元，其中該開關裝置用作為該記憶體單元之一選擇裝置。
  23. 一種操作一開關裝置之方法，其包括：施加一第一電壓至一立式堆疊之一閘極電極，該立式堆疊包括形成於一源極電極與一汲極電極之間之一材料；及施加一第二電壓至該源極電極與該汲極電極之間以控制一導電路徑之一形成狀態，其中該第一電壓及該第二電壓之施加引起經由離子運動程式化該開關裝置。
  24. 一種形成一導電路徑之方法，其包括：形成包括一第一電極、一第二電極、一第三電極及該第一電極與該第二電極之間之一電阻可變材料之一立式堆疊；施加一第一電壓至該第一電極；及施加一第二電壓至該第二電極，其中該第二電壓大於該第一電壓，其中該第一電壓及該第二電壓之施加引起經由離子運動之該第一電極與該第三電極之間之一導電路徑之形成。
  25. 如請求項24之方法，其進一步包括藉由控制該第一電極與該第三電極之間之一累積電場控制導電路徑。
  26. 如請求項24之方法，其中該第一電極包含一源極電極，該第二電極包含一閘極電極，且該第三電極包含一汲極電極。
TW102116248A 2012-05-07 2013-05-07 開關裝置結構及方法 TWI515935B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/465,596 US8737114B2 (en) 2012-05-07 2012-05-07 Switching device structures and methods

Publications (2)

Publication Number Publication Date
TW201401596A true TW201401596A (zh) 2014-01-01
TWI515935B TWI515935B (zh) 2016-01-01

Family

ID=49512397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116248A TWI515935B (zh) 2012-05-07 2013-05-07 開關裝置結構及方法

Country Status (7)

Country Link
US (3) US8737114B2 (zh)
EP (1) EP2847794B1 (zh)
JP (1) JP6014753B2 (zh)
KR (1) KR101656979B1 (zh)
CN (1) CN104303301B (zh)
TW (1) TWI515935B (zh)
WO (1) WO2013169763A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
US9620205B2 (en) * 2013-07-10 2017-04-11 Intermolecular, Inc. All around electrode for novel 3D RRAM applications
KR101505495B1 (ko) * 2013-11-14 2015-03-24 한양대학교 산학협력단 Cbram 소자 및 그 제조 방법
US9368197B2 (en) 2014-01-29 2016-06-14 Kabushiki Kaisha Toshiba Memory system
WO2016101247A1 (zh) * 2014-12-26 2016-06-30 中国科学院微电子研究所 三端原子开关器件及其制备方法
US9831426B2 (en) 2015-05-12 2017-11-28 Iucf-Hyu CBRAM device and manufacturing method thereof
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
CN116847662A (zh) * 2016-11-14 2023-10-03 合肥睿科微电子有限公司 存储装置
US10636504B2 (en) * 2017-10-31 2020-04-28 Sandisk Technologies Llc Read verify for improved soft bit information for non-volatile memories with residual resistance
US10446746B1 (en) 2018-05-01 2019-10-15 International Business Machines Corporation ReRAM structure formed by a single process
US10593729B2 (en) 2018-06-08 2020-03-17 International Business Machines Corporation Vertical array of resistive switching devices having restricted filament regions and tunable top electrode volume
US10396126B1 (en) * 2018-07-24 2019-08-27 International Business Machines Corporation Resistive memory device with electrical gate control
US10903421B2 (en) 2018-10-01 2021-01-26 International Business Machines Corporation Controlling filament formation and location in a resistive random-access memory device
CN113366643A (zh) * 2019-01-25 2021-09-07 朗姆研究公司 具有预成型纤丝的电阻式随机存取存储器
US10770512B1 (en) 2019-03-28 2020-09-08 International Business Machines Corporation Stacked resistive random access memory with integrated access transistor and high density layout
US11361821B2 (en) * 2020-11-10 2022-06-14 International Business Machines Corporation Drift and noise corrected memristive device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US6967344B2 (en) * 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
DE112004000060B4 (de) 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
DE102005041648A1 (de) 2004-09-08 2006-07-27 Schimmel, Thomas, Prof. Dr. Gate-kontrollierter atomarer Schalter
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
WO2006070773A1 (ja) 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
WO2006075731A1 (ja) * 2005-01-17 2006-07-20 Nec Corporation 固体電解質スイッチング素子およびその製造方法ならびに集積回路
KR100647332B1 (ko) 2005-08-04 2006-11-23 삼성전자주식회사 저항 변환 물질을 포함하는 ｒｒａｍ
US7754603B2 (en) * 2006-05-22 2010-07-13 Ovonyx, Inc. Multi-functional chalcogenide electronic devices having gain
US7547906B2 (en) * 2006-05-22 2009-06-16 Ovonyx, Inc. Multi-functional chalcogenide electronic devices having gain
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
JP2008235704A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体素子および半導体集積回路
JP5212378B2 (ja) * 2007-11-21 2013-06-19 日本電気株式会社 半導体装置のコンフィギュレーション方法
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
US8391050B2 (en) * 2008-03-19 2013-03-05 Nec Corporation Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
US8228719B2 (en) * 2008-06-06 2012-07-24 Ovonyx, Inc. Thin film input/output
US7920414B2 (en) * 2008-06-06 2011-04-05 Ovonyx, Inc. Asymmetric-threshold three-terminal switching device
US20110057163A1 (en) 2008-06-09 2011-03-10 National Institute Of Advanced Industrial Science And Technology Nano-wire field effect transistor, method for manufacturing the transistor, and integrated circuit including the transistor
JP2010287744A (ja) 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
US8110410B2 (en) 2009-06-29 2012-02-07 International Business Machines Corporation Nanofludic field effect transistor based on surface charge modulated nanochannel
KR20110072921A (ko) 2009-12-23 2011-06-29 삼성전자주식회사 메모리소자 및 그 동작방법
JP2013157444A (ja) * 2012-01-30 2013-08-15 Toshiba Corp 不揮発性抵抗変化素子、書込み方法、および不揮発性メモリ
US8846484B2 (en) * 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods

Also Published As

Publication number Publication date
US20140252301A1 (en) 2014-09-11
JP6014753B2 (ja) 2016-10-26
WO2013169763A1 (en) 2013-11-14
TWI515935B (zh) 2016-01-01
US20150311436A1 (en) 2015-10-29
US20130294145A1 (en) 2013-11-07
US8737114B2 (en) 2014-05-27
EP2847794A4 (en) 2016-02-17
EP2847794B1 (en) 2017-12-27
CN104303301B (zh) 2017-03-08
CN104303301A (zh) 2015-01-21
US9331275B2 (en) 2016-05-03
JP2015521382A (ja) 2015-07-27
KR20150018530A (ko) 2015-02-23
KR101656979B1 (ko) 2016-09-12
EP2847794A1 (en) 2015-03-18
US9478740B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
TWI515935B (zh) 開關裝置結構及方法
US8048755B2 (en) Resistive memory and methods of processing resistive memory
US9685483B2 (en) Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
TW201546806A (zh) 用於雙端點記憶體的選擇器裝置
US9142767B2 (en) Resistive memory cell including integrated select device and storage element
US20150021541A1 (en) Resistive memory having confined filament formation
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
US20220076741A1 (en) Memory cell with built-in amplifying function, memory device and method using the same
US11848039B2 (en) Cross-point MRAM including self-compliance selector
TW201405555A (zh) 切換裝置及其操作方法與記憶體陣列