TW201401508A - 多閘極場效電晶體及其製程 - Google Patents

Abstract

一種多閘極場效電晶體(Multi-Gate Field-Effect Transistor)包含有一鰭狀結構、一閘極結構、至少一磊晶結構以及一梯度蓋層。鰭狀結構於一底材上。閘極結構跨設於部分鰭狀結構及底材上。磊晶結構位於閘極結構側邊的鰭狀結構上。梯度蓋層位於各磊晶結構上，且梯度蓋層為一化合物半導體(compound semiconductor)，其一組成成分的濃度呈由下而上遞減的一梯度分佈。此外，本發明亦提供一種多閘極場效電晶體製程，用以形成前述之多閘極場效電晶體。

Description

多閘極場效電晶體及其製程

本發明係關於一種多閘極場效電晶體及其製程，且特別係關於一種在一磊晶結構上形成一梯度蓋層的多閘極場效電晶體及其製程。

隨著半導體元件尺寸的縮小，維持小尺寸半導體元件的效能是目前業界的主要目標。為了提高半導體元件的效能，目前已逐漸發展出各種多閘極場效電晶體元件(Multi-Gate Field-Effect Transistor)。多閘極場效電晶體元件包含以下幾項優點。首先，多閘極場效電晶體元件的製程能與傳統的邏輯元件製程整合，因此具有相當的製程相容性；其次，由於立體結構增加了閘極與基底的接觸面積，因此可增加閘極對於通道區域電荷的控制，從而降低小尺寸元件帶來的汲極引發的能帶降低(Drain Induced Barrier Lowering，DIBL)效應以及短通道效應(short channel effect)；此外，由於同樣長度的閘極具有更大的通道寬度，因此亦可增加源極與汲極間之電流量。

為了進一步提升多閘極場效電晶體元件的性能，並符合尺寸微縮的需求，目前業界逐步發展將所謂的「應變矽(strained-silicon)技術」應用於多閘極場效電晶體元件中。「應變矽(strained-silicon)技術」的原理主要是使閘極通道部分的矽晶格產生應變，使電荷在通過此應變之閘極通道時的移動力增加，進而達到使多閘極場效電晶體元件 運作更快的目的。在目前已知的應變矽(strained-silicon)技術之一係利用磊晶結構的晶格常數與單晶矽(single crystal Si)不同的特性，使磊晶結構產生結構上應變而形成應變矽。由於磊晶結構的晶格常數(lattice constant)比矽大或比矽小，使得矽的帶結構(band structure)發生改變，而造成載子移動性增加，因此可增加多閘極場效電晶體元件的速度。

本發明提出一種多閘極場效電晶體及其製程，其可提升磊晶結構應用於多閘極場效電晶體中之性能。

本發明提供一種多閘極場效電晶體，包含有一鰭狀結構、一閘極結構、至少一磊晶結構以及一梯度蓋層。鰭狀結構於一底材上。閘極結構跨設於部分鰭狀結構及底材上。磊晶結構位於閘極結構側邊的鰭狀結構上。梯度蓋層位於各磊晶結構上，且梯度蓋層為一化合物半導體(compound semiconductor)，其一組成成分的濃度呈由下而上遞減的一梯度分佈。

本發明提供一種多閘極場效電晶體製程，包含有下述步驟。首先，形成一鰭狀結構於一底材上。接著，形成一閘極結構跨設於部分鰭狀結構及底材上。接續，至少形成一磊晶結構於閘極結構側邊的鰭狀結構上。而後，形成一梯度蓋層於各磊晶結構上，其中梯度蓋層為一化合物半導體(compound semiconductor)，其一組成成分的 濃度呈由下而上遞減的一梯度分佈。

基於上述，本發明提出一種多閘極場效電晶體及其製程，其形成磊晶結構於鰭狀結構上；再形成梯度蓋層於磊晶結構上，並且調整磊晶結構及梯度蓋層之一組成成分之濃度分佈，例如磊晶結構的該組成成分實質上具有均勻濃度分佈、梯度蓋層的該組成成分下而上遞減的一梯度分佈。如此一來，可促使形成於鰭狀結構上之磊晶結構及梯度蓋層的表面平整，防止梯度蓋層的表面的黑點(black spot)產生，以及維持磊晶結構及梯度蓋層，特別是磊晶結構，施加於閘極通道之應力。

第1-6圖係繪示本發明一實施例之多閘極場效電晶體製程之剖面示意圖。如第1圖所示，形成至少一鰭狀結構112於一底材110上。底材110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。詳細而言，可先提供一塊狀底材(未繪示)，在其上形成硬遮罩層(未繪示)，並將其圖案化以定義出其下之塊狀底材中欲對應形成之鰭狀結構112的位置。接著，進行一蝕刻製程，於塊狀底材(未繪示)中形成鰭狀結構112。如此，可完成鰭狀結構112於底材110上之製作。接著，形成一絕緣結構10於鰭狀結構112以外之底材110上。絕緣結構10可例如為一淺溝渠絕緣結構，其可例如以一淺溝渠絕緣 (shallow trench isolation,STI)製程形成，但本發明不以此為限。

在本實施例中，形成鰭狀結構112後移除硬遮罩層(未繪示)，因此可於後續製程中形成三閘極場效電晶體(tri-gate MOSFET)。如此一來，由於鰭狀結構112與後續形成之介電層之間具有三個直接接觸面(包含二接觸側面及一接觸頂面)，因此被稱作三閘極場效電晶體(tri-gate MOSFET)。相較於平面場效電晶體，三閘極場效電晶體可藉由將上述三直接接觸面作為載子流通之通道，而在同樣的閘極長度下具有較寬的載子通道寬度，俾使在相同之驅動電壓下可獲得加倍的汲極驅動電流。而在另一實施例中，亦可保留硬遮罩層(未繪示)，而於後續製程中形成另一具有鰭狀結構之多閘極場效電晶體(multi-gate MOSFET)-鰭式場效電晶體(fin field effect transistor,Fin FET)。鰭式場效電晶體中，由於保留了硬遮罩層(未繪示)，鰭狀結構112與後續將形成之介電層之間僅有兩接觸側面。

此外，如前所述，本發明亦可應用於其他種類的半導體基底，例如在另一實施態樣中，提供一矽覆絕緣基底(未繪示)，並以微影暨蝕刻之方法蝕刻矽覆絕緣基底(未繪示)上之單晶矽層而停止於氧化層，即可完成鰭狀結構於矽覆絕緣基底上的製作。此方法與本實施例(第1圖)所形成結構有些微差異。如第1圖所示，本實施例之鰭狀結構112是直接形成於底材110上，而絕緣結構10則另外再形成於鰭狀結構112以外之底材110上。但此蝕刻矽覆絕緣基底之方法，鰭狀結構(未繪示)是蝕刻矽覆絕緣基底(未繪示)上之單 晶矽層而得，故鰭狀結構(未繪示)是位於氧化層上而非(矽質)底材上。

此外，為能清晰揭示本發明，本實施例之鰭狀結構112僅繪示一個，但本發明所能應用之鰭狀結構112亦可為複數個，而絕緣結構10則係設至於各鰭狀結構112之間的底材110上。

接著，如第2圖所示，形成一閘極結構120跨設於部分鰭狀結構112及底材110上。閘極結構120可包含一緩衝層(未繪示)、一介電層122、一閘極層124以及一蓋層126。詳細而言，可先全面且依序覆蓋一緩衝層(未繪示)、一介電層(未繪示)、一閘極層(未繪示)以及一蓋層(未繪示)，而後再將此些材料層圖案化，而可形成堆疊的一緩衝層(未繪示)、一介電層122、一閘極層124以及一蓋層126。

具體而言，緩衝層(未繪示)為選擇性形成，係作為介電層122與鰭狀結構112及底材110的緩衝之用。緩衝層(未繪示)可例如為一氧化層，但本發明不以此為限。如以一前置高介電常數後閘極(Gate-Last for High-K First)製程或前閘極(Gate-First)製程為例，介電層122為一高介電常數介電層，其例如為一含金屬介電層，可包含有鉿(Hafnium)氧化物、鋯(Zirconium)氧化物，但本發明不以此為限。更進一步而言，介電層122係可選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組，但本發明不以此為限。在另一實施例中，如以一多晶矽閘極製程或後置高介電常數後閘極(Gate-Last for High-K Last)製程為例，介電層122則可為一氧化層，其又可在後續製程中移除而被一高介電常數介電層所取代。閘極層124例如為一多晶矽的犧牲閘極層，其可能於後續製程中被金屬閘極所取代，但本發明不以此為限。蓋層126可例如為一單層或多層之結構，其可由氮化層或氧化層等材質所組成，而用來當作蝕刻製程的硬遮罩。另外，閘極結構120亦可包含一阻障層(未繪示)於介電層122以及閘極層124之間，而阻障層(未繪示)可包含由氮化鈦或氮化鉭等材料所組成之單層或多層結構。

接著，形成一間隙壁130於閘極結構120側邊的鰭狀結構112及底材110上。詳細而言，可先毯覆式地形成一間隙壁材料(未繪示)全面覆蓋蓋層126、鰭狀結構112以及底材110。然後，將間隙壁材料(未繪示)回蝕刻以形成間隙壁130。間隙壁130可例如是 以氮化矽或氧化矽等材質所組成之單層或多層複合結構。

然後，較佳地但可選擇性地薄化閘極結構120及間隙壁130側邊的鰭狀結構112，如第3圖所示，形成一薄化的鰭狀結構112’，俾使後續形成於薄化的鰭狀結構112’上的磊晶結構可更接近位於閘極結構120內側的一閘極通道C。如此一來，在平行於閘極結構120之一延伸方向上，薄化的鰭狀結構112’的截面積就會小於位於閘極結構120下方，未被薄化的鰭狀結構112，的截面積。

如第4圖所示，形成一底層磊晶結構142於閘極結構120及間隙壁130側邊的薄化的鰭狀結構112’上。在本實施例中，底層磊晶結構142包覆薄化的鰭狀結構112’。底層磊晶結構142係為選擇性形成，其係作為後續形成之磊晶結構與鰭狀結構112’緩衝之用。本實施例之底層磊晶結構142為一矽鍺磊晶結構，但在其他實施例中底層磊晶結構142亦可為一矽碳磊晶結構、一矽磷磊晶結構或一矽碳磷磊晶結構等，端視電晶體的種類而定。值得注意的是，底層磊晶結構142的鍺成分的濃度為一由下而上遞增的梯度分佈，如此可減緩底層磊晶結構142與薄化的鰭狀結構112’或底材110的晶格差異，俾使形成於薄化的鰭狀結構112’或底材110上的底層磊晶結構142，甚至是更上層的其他磊晶結構等，的表面更為平整。在一較佳的實施例中，底層磊晶結構142的一底面S1的鍺成分的濃度為0%，以最大程度降低底層磊晶結構142與薄化的鰭狀結構112’或底材110的晶格差異。再者，因為後續形成之磊晶結構之鍺成分的濃 度為55%，本實施例之底層磊晶結構142的一頂面S2之鍺成分的濃度為55%，而鍺成分的濃度分佈由底面S1至頂面S2為一由下而上0%~55%的梯度分佈，但本發明不以此為限，底層磊晶結構142的一頂面S2之鍺成分的濃度視後續形成於其上之磊晶結構而定，較佳而言，底層磊晶結構142的頂面S2之鍺成分的濃度小於或等於後續形成之磊晶結構的鍺成分的濃度。

在本實施例中，底層磊晶結構142為一矽鍺磊晶結構，因此本實施例係調整底層磊晶結構142的鍺成分的濃度分佈，以達到上述之目的。然而，本發明不僅可用於矽鍺磊晶結構，當底層磊晶結構142為一矽碳磊晶結構、一矽磷磊晶結構或一矽碳磷磊晶結構時，亦可調整碳、磷等成分，以達到上述之目的。總而言之，底層磊晶結構142的一組成成分的濃度較佳設計為一由下而上遞增的梯度分佈，且此底層磊晶結構142的底面S1的該組成成分的濃度較佳為0%,而表面S2的該組成成分的濃度較佳小於或等於後續形成之磊晶結構的該組成成分的濃度。

如第5圖所示，形成一磊晶結構144於底層磊晶結構142上。在本實施例中，磊晶結構144係包覆底層磊晶結構142的外圍。本實施例之磊晶結構144為一矽鍺磊晶結構，但本發明不以此為限。在其他實施例中，磊晶結構144亦可為一矽碳磊晶結構、一矽磷磊晶結構或一矽碳磷磊晶結構等，亦即在其他種類的電晶體中，上述實施例之矽鍺磊晶結構，其鍺成分則相對應替換為碳、磷等磊晶結構 中之一組成成分。施加於閘極通道C的應力主要來自於磊晶結構144，因此磊晶結構144的鍺成分的濃度為大於或等於底層磊晶結構142的鍺成分的最大濃度(即上述之底層磊晶結構142的頂面S2之鍺成分的濃度)，且磊晶結構144實質上具有均勻的鍺成分的濃度分佈。當然，當磊晶結構144為一矽碳磊晶結構、一矽磷磊晶結構或一矽碳磷磊晶結構等，磊晶結構144之鍺成分的濃度分佈，亦可相對應替換為碳、磷等成分之濃度分佈。此外，在平行於閘極結構120之一延伸方向上，磊晶結構144、底層磊晶結構142與薄化的鰭狀結構112’的總截面積較佳會大於或等於位於閘極結構120下方，未被薄化的鰭狀結構112，的截面積。

如第6圖所示，形成一梯度蓋層146於磊晶結構144上。在本實施例中，梯度蓋層146係包覆磊晶結構144的外圍。本實施例之梯度蓋層146亦為一矽鍺磊晶結構，其鍺成分的濃度呈由下而上遞減的一梯度分佈。然而，梯度蓋層146亦可由其他材質所形成，總而言之，本發明之梯度蓋層146為一化合物半導體(compound semiconductor)，其一組成成分的濃度呈由下而上遞減的一梯度分佈。梯度蓋層146可由原位摻雜(in-situ doping)製程形成，其隨時間通入不同比例的組成成分以形成具有一組成成分的濃度由下而上遞減的梯度蓋層146。或者，梯度蓋層146亦可包含複數個堆疊的蓋層，而此些蓋層之該組成成分的濃度由下而上遞減。

梯度蓋層146的一表面S4的鍺成分濃度盡可能小，較佳為0%， 亦即為純矽，更佳是有一定厚度的純矽。如此，可避免梯度蓋層146、磊晶結構144或底層磊晶結構142的鍺成分，擴散至梯度蓋層146的表面S4，導致進行金屬矽化物製程等製程時產生黑點(black spot)的現象，增加接觸電阻(contact resistance,Rc)。再者，磊晶結構144的鍺成分的濃度較佳為大於或等於梯度蓋層146的一底面S3的鍺成分的濃度。並且，梯度蓋層146之底面S3的鍺成分的濃度可盡可能接近磊晶結構144的鍺成分的濃度，俾保持磊晶結構144所施加於閘極通道C的性能。換言之，磊晶結構144所施加之部分應力不會被梯度蓋層146所施加之應力抵銷或干擾。並且，梯度蓋層146與磊晶結構144可具有良好之接面，俾使梯度蓋層146可平整地形成於磊晶結構144上。在一更佳的實施例中，磊晶結構144的鍺成分的濃度等於梯度蓋層146的底面S3的鍺成分的濃度。例如，在本實施例中，磊晶結構144的鍺成分的濃度為55%，則梯度蓋層146的底面S3的鍺成分的濃度亦為55%，而梯度蓋層146自底面S3至頂面S4的鍺成分的濃度較佳為一下而上為55%~0%的梯度分佈，俾使梯度蓋層146至磊晶結構144具有平緩的鍺成分的濃度分佈，但本發明不以此為限。

承上，本實施例係依序形成底層磊晶結構142、磊晶結構144及梯度蓋層146於鰭狀結構112上，而底層磊晶結構142、磊晶結構144及梯度蓋層146皆為同一種磊晶結構，例如均為矽鍺磊晶結構，但具有不同比例之一組成成分(鍺成分)的濃度分佈。如此，本發明藉由調整該組成成分的濃度分佈，則可促使形成於鰭狀結構112 上之底層磊晶結構142、磊晶結構144及梯度蓋層146的表面平整，防止梯度蓋層146的表面的黑點(black spot)產生，以及維持底層磊晶結構142、磊晶結構144及梯度蓋層146，特別是磊晶結構144，施加於閘極通道C之應力。

另外，本實施例中底層磊晶結構142、磊晶結構144或梯度蓋層146皆僅有一層，但在其他實施例中磊晶結構142、磊晶結構144或梯度蓋層146皆可包含多層結構，視實際需要而定。此外，底層磊晶結構142、磊晶結構144及梯度蓋層146較佳為同一種化合物半導體的磊晶結構，例如均為矽鍺磊晶結構，但具有不同比例之一組成成分(鍺成分)的濃度分佈。如此，可減少底層磊晶結構142、磊晶結構144及梯度蓋層146之間之結構差異所造成之各接觸面不平整等問題，但本發明不以此為限，底層磊晶結構142、磊晶結構144及梯度蓋層146亦可由不同種類之磊晶結構所組成。

綜上所述，本發明提出一種多閘極場效電晶體及其製程，其選擇性地形成底層磊晶結構於鰭狀結構上；形成磊晶結構於底層磊晶結構上；再形成梯度蓋層於磊晶結構上，並且調整底層磊晶結構、磊晶結構及梯度蓋層之一組成成分之濃度分佈，例如底層磊晶結構的該組成成分具有一由下而上遞增的梯度分佈、磊晶結構的該組成成分實質上具有均勻濃度分佈、梯度蓋層的該組成成分具有由下而上遞減的一梯度分佈。如此一來，可促使形成於鰭狀結構上之底層磊晶結構、磊晶結構及梯度蓋層的表面平整，防止梯度蓋層的表面的 黑點(black spot)產生，以及維持底層磊晶結構、磊晶結構及梯度蓋層，特別是磊晶結構，施加於閘極通道之應力。

更進一步而言，底層磊晶結構的底面之該組成成分的濃度較佳為0%。底層磊晶結構的頂面的該組成成分的濃度小於或等於磊晶結構的該組成成分的濃度。梯度蓋層的表面之該組成成分的濃度為0%。梯度蓋層的底面的該組成成分的濃度小於或等於磊晶結構的該組成成分的濃度。因此，更佳而言，底層磊晶結構、磊晶結構及梯度蓋層具有漸變的該組成成分的濃度分佈，而更能達到上述所述之本發明之目的。例如，底層磊晶結構的該組成成分的濃度分佈由底面至表面為0%~55%，磊晶結構的該組成成分的濃度為55%，而梯度蓋層的該組成成分的濃度分佈由底面至表面為55%~0%。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧絕緣結構

110‧‧‧底材

112‧‧‧鰭狀結構

112’‧‧‧薄化的鰭狀結構

120‧‧‧閘極結構

122‧‧‧介電層

124‧‧‧閘極層

126‧‧‧蓋層

130‧‧‧間隙壁

142‧‧‧底層磊晶結構

144‧‧‧磊晶結構

146‧‧‧梯度蓋層

C‧‧‧閘極通道

S1‧‧‧底面

S2‧‧‧頂面

S3‧‧‧底面

S4‧‧‧表面

第1-6圖係繪示本發明一實施例之多閘極場效電晶體製程之剖面示意圖。

10‧‧‧絕緣結構

110‧‧‧底材

112’‧‧‧薄化的鰭狀結構

120‧‧‧閘極結構

122‧‧‧介電層

124‧‧‧閘極層

126‧‧‧蓋層

130‧‧‧間隙壁

142‧‧‧底層磊晶結構

144‧‧‧磊晶結構

146‧‧‧梯度蓋層

C‧‧‧閘極通道

S1‧‧‧底面

S2‧‧‧頂面

S3‧‧‧底面

S4‧‧‧表面

Claims (20)

1. 一種多閘極場效電晶體，包含有：一鰭狀結構於一底材上；一閘極結構跨設於部分該鰭狀結構及該底材上；至少一磊晶結構位於該閘極結構側邊的該鰭狀結構上；以及一梯度蓋層位於各該磊晶結構上，且該梯度蓋層為一化合物半導體(compound semiconductor)，其一組成成分的濃度呈由下而上遞減的一梯度分佈。
2. 如申請專利範圍第1項所述之多閘極場效電晶體，其中該磊晶結構實質上具有均勻的該組成成分的濃度分佈。
3. 如申請專利範圍第2項所述之多閘極場效電晶體，其中該磊晶結構的該組成成分的濃度大於或等於該梯度蓋層的一底面的該組成成分的濃度。
4. 如申請專利範圍第1項所述之多閘極場效電晶體，其中該磊晶結構包含一矽鍺磊晶結構或一矽碳磊晶結構，且該磊晶結構中的鍺或碳成分的濃度為55%。
5. 如申請專利範圍第1項所述之多閘極場效電晶體，其中該梯度蓋層的一表面的該組成成分的濃度為0%。
6. 如申請專利範圍第5項所述之多閘極場效電晶體，其中該梯度分佈包含一由下而上為55%~0%的梯度分佈。
7. 如申請專利範圍第1項所述之多閘極場效電晶體，其中該梯度蓋層包含複數個堆疊的蓋層。
8. 如申請專利範圍第1項所述之多閘極場效電晶體，更包含：一底層磊晶結構，位於該磊晶結構與該鰭狀結構之間，且該磊晶結構包覆該底層磊晶結構。
9. 如申請專利範圍第8項所述之多閘極場效電晶體，其中該底層磊晶結構的該組成成分的濃度呈一由下而上遞增的梯度分佈。
10. 如申請專利範圍第8項所述之多閘極場效電晶體，其中該底層磊晶結構的一底面的該組成成分的濃度為0%。
11. 如申請專利範圍第8項所述之多閘極場效電晶體，其中該磊晶結構的該組成成分的濃度大於或等於該底層磊晶結構的一頂面的該組成成分的濃度。
12. 如申請專利範圍第1項所述之多閘極場效電晶體，其中位於該閘極結構側邊的該鰭狀結構的截面積小於位於該閘極結構下方的該鰭狀結構的截面積。
13. 一種多閘極場效電晶體製程，包含有：形成一鰭狀結構於一底材上；形成一閘極結構跨設於部分該鰭狀結構及該底材上；至少形成一磊晶結構於該閘極結構側邊的該鰭狀結構上；以及形成一梯度蓋層於各該磊晶結構上，其中該梯度蓋層為一化合物半導體(compound semiconductor)，其一組成成分的濃度呈由下而上遞減的一梯度分佈。
14. 如申請專利範圍第13項所述之多閘極場效電晶體製程，其中該磊晶結構的該組成成分的濃度大於或等於該梯度蓋層的一底面的該組成成分的濃度。
15. 如申請專利範圍第13項所述之多閘極場效電晶體製程，其中該梯度蓋層的一表面的該組成成分的濃度為0%。
16. 如申請專利範圍第13項所述之多閘極場效電晶體製程，其中形成該梯度蓋層包含形成複數個堆疊的蓋層。
17. 如申請專利範圍第13項所述之多閘極場效電晶體製程，在形成該磊晶結構之前，更包含：形成一底層磊晶結構於該閘極結構側邊的該鰭狀結構上，且該底層磊晶結構的該組成成分的濃度為一由下而上遞增的梯度分佈。
18. 如申請專利範圍第17項所述之多閘極場效電晶體製程，其中該底層磊晶結構的一底面的該組成成分的濃度為0%。
19. 如申請專利範圍第17項所述之多閘極場效電晶體製程，其中該磊晶結構的該組成成分的濃度大於或等於該底層磊晶結構的一頂面的該組成成分的濃度。
20. 如申請專利範圍第13項所述之多閘極場效電晶體製程，在形成該閘極結構之後，更包含：薄化該閘極結構側邊的該鰭狀結構。