TW201346360A - 使用平面光波積體電路之光學輸入／輸出系統 - Google Patents

使用平面光波積體電路之光學輸入／輸出系統 Download PDF

Info

Publication number
TW201346360A
TW201346360A TW101147866A TW101147866A TW201346360A TW 201346360 A TW201346360 A TW 201346360A TW 101147866 A TW101147866 A TW 101147866A TW 101147866 A TW101147866 A TW 101147866A TW 201346360 A TW201346360 A TW 201346360A
Authority
TW
Taiwan
Prior art keywords
optical
processor
plc
electro
coupled
Prior art date
Application number
TW101147866A
Other languages
English (en)
Other versions
TWI610103B (zh
Inventor
Mauro J Kobrinsky
Henning Braunisch
Shawna M Liff
Peter L Chang
Bruce Block
Johanna M Swan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201346360A publication Critical patent/TW201346360A/zh
Application granted granted Critical
Publication of TWI610103B publication Critical patent/TWI610103B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

光元件係被放置在處理器封裝體上，以引領光訊號接近處理器晶粒。該處理器封裝體包括該處理器晶粒所耦合到之一基板，且該基板允許該處理器晶粒連接到一印刷電路板。該處理器封裝體亦包括收發器邏輯、電光轉換電路與光耦合器。該電光轉換電路包括雷射、調變器與光檢測器，以傳輸與接收一光訊號。該耦合器接合到延伸出該處理器封裝體的一光纖。複數個光纖可被引領到該處理器封裝體，以允許到該處理器的可擴充高速、高頻寬互連。

Description

使用平面光波積體電路之光學輸入/輸出系統
本發明實施例一般係關於處理器封裝體，且更特別地係關於被整合於該處理器封裝體上的光子元件。
計算裝置的需求持續上升，正巧為了使計算裝置得到更高性能的需求也上升。不過，習知電性I/O(輸入/輸出)訊號傳遞不被期待能維持與性能增加之需求相同的節奏。頻寬密度(GB/s/mm)、聚合頻寬(例如，GB/s)、與功率效率(mW/Gb/s)或者習知(電性)I/O訊號傳遞之每位元能量(pJ/b)的不良比例化，其係不被期待符合未來計算性能的需求。
I/O訊號可從處理器(例如，CPU-中央處理單元)被電性發送，經過處理器封裝體(或者只是封裝體)、插座(其係有時不存在)以及電路板，而到電纜線與/或底板。在處理器與處理器封裝體(亦即，覆蓋處理器晶粒於其中的封裝體)之間電性I/O訊號的現有技術狀態，係為使用由覆晶處理(銅凸塊與銲料)所形成的電性連接。在該封裝體與電路板之間電性訊號的特性也為電性，並經由銲料接合(在BGA的情形中-球柵陣列)或者經由具有藉由銲料接合而使接腳連接到電路板的插座(在LGA的情形中-地格柵陣列)來傳輸。該電路板經由匹配纜線(為電性或光學)的連接器而與外部世界溝通。在資料中心所 使用之Blade(刀鋒型)伺服器的情形中，複數個電路板可連接到底板，其係轉而連接到電性及/或光學纜線。
電性輸入/輸出訊號可達到的最大比率，其係由電性連接器、封裝與電路板軌跡所限制，被估計大約1m以上之距離為20-25Gb/s。此外，封裝體與電路板軌跡與連接器之平衡與高耗損的需要會造成每位元能量的不良標定。更者，總頻寬密度同樣可受到凸塊節距以及封裝體與電路板軌跡所限制。電性輸入/輸出不被期待符合高效能計算(HPC)之許多應用的需求條件。
當光子元件的使用發現計算裝置之使用增加時，現有光學訊號傳遞的解法則無法被定標為利用光學通訊之潛在優點之更大優點的水平。在裝置通訊中光學訊號的使用具有超過電通訊的明顯潛在優點，亦即按照功率與理論頻寬、頻寬密度與超過一距離的聚合產量。不過，無法在成本有效定標該解法，其係可避免現有的光學系統符合許多HPC應用的需求條件。
在今日使用電性訊號傳遞的替代物係依據接收電性訊號並將它轉換成光學的光學纜線。此些纜線基本上使用直接調變的VCSELs(垂直腔表面發光雷射)，其目前被限制在具有4個發送器/接收器連結的10Gb/s，亦即，80Gb/s的聚合頻寬=10GB/s。訊號傳遞速率係由VCSEL的速率所限制，其係在最近的未來不被期待超過25Gb/s。
除了現有光學纜線解法的限制以外，現有光學訊號傳遞會遠離該處理器地結束，其係需要對處理器產生瓶頸的 電光轉換與電性傳送並且導致功率懲罰。處理器的串聯連接太慢以致於無法利用光學訊號傳遞產量性能的優點，且處理器的並聯連接需要明顯數量的電路板真實狀況以及到該處理器封裝體的接腳。此外，在光學訊號傳遞與電光耦合中所使用的現有元件並不會以可與高容積製造一起使用的方式來定標。
如在此所說明，光子元件被放置在處理器封裝體上。在處理器封裝體上的光子允許光學訊號直接到該處理器封裝體而不需要首先被轉換成電性訊號。該電光介面接合係在該處理器封裝體裡面施行而不需要直接被整合在該處理器晶粒上。結果所產生的系統係為一可製造的光學輸入/輸出系統，比起可由已知電性互連所得到的，該系統可提供更高的頻寬密度(GB/s/mm)與聚合頻寬(GB/s)。此外，每一位元的能量會比用已知電性互連者還低許多。再者，如以下所顯示的，該系統係可擴充為比現有計算系統所需要的更高產量。
該處理器封裝體包括收發器邏輯、電光轉換電路與光學耦合器所耦合到的基板。有許多不同可能架構的任一個，其中一些係被陳列於以下的圖式與說明中。任一架構可提供更靠近該處理器晶粒的光學訊號傳遞，並且利用現存的基礎架構與製程。該電光轉換電路包括雷射、調變器、與光檢測器，以傳送且接收光學訊號。會有一或多個 雷射晶粒，每一個皆包含一或多個雷射。該耦合器與延伸離開該處理器封裝體的一條光纖或複數條光纖介面接合。複數條光纖可被引領到該處理器封裝體，以允許到該處理器的複數條光速、高頻寬連接。該光纖連接器可匹配到允許更高可擴充性的二維透鏡鎮列。該些元件會接納現有的處理/製造技術。在一種實施例中，相反多模光纖(MMF)的現有標準，該製造容差係緊密到足以允許單模光纖(SMF)的使用。
圖1係為具有被配置在處理器封裝上之光子元件之系統實施例的方塊圖。系統100係為一處理器封裝體。將理解到的是，所示的元件僅僅代表可被包括在內者，其係並不打算被定標。在一實際的系統中，該處理器基本上比其他元件更大。系統100包括CPU120。CPU120意圖顯示任何型態的處理器晶粒，其係並且不受限於任一特定的處理器型態。因此，在該圖式與說明中，〝CPU〞的使用會被廣泛地理解為包括一處理器晶粒，其係被包括在根據在此所說明之任一實施例之具有光子元件的封裝體中。
CPU120係被直接耦合到封裝體110，其代表一封裝基板。雖然沒顯示，但是封裝體110包括將系統100介面接合到外部裝置的機制(例如，接腳或銲料連接球)，譬如印刷電路板(PCB)。封裝體110也以〝PKG〞代表。封裝體110包括發送/接收(Tx/Rx一或者簡單地〝收發器〞)晶片130。收發器130包括發送與接收電路，其係傳送電性訊號並且更具體地處理對應一光訊號之電性訊號 的時序或其他協定態樣。收發器130連接到在封裝體110上的CPU120，譬如經由被加工處理成封裝體110的軌跡。在一種實施例中，CPU120與收發器130係被覆晶接合到封裝體110。
系統100包括電光元件140，其包括雷射(譬如雷射晶粒144，其可包括多重雷射)、光檢測器與調變器。系統100一般顯示該些元件並且不特別地顯示該光檢測器或調變器。將理解的是，光檢測器與調變器將被放置在與耦合器150相同的基板上，以致使光線能夠在耦合器與電光電路之間傳遞。將理解的是，〝電光〞也可被稱為〝光電〞，其係並且在此一般指從電至光訊號或者從光至電性訊號的轉變。
PLC142一般意指電光電路的任何基板。PLC可具體地意味著〝平面光波晶片〞或者〝平面光波電路〞，並且意指提供傳送光線並且將它轉換成電性訊號之平面且反之亦然的積體元件。雷射144係為適合產生光訊號的任何型態雷射晶片，譬如邊緣發射裝置或者VCSEL。在一種實施例中，PLC142係為無機PLC，其具有比有機材料更低的CTE(熱擴散係數)，其係在回流處理期間內，最小化CTE不匹配，以用於較佳的校準與較低的應力。
耦合器150提供改方向機制，以交換在系統100與在系統100外面事物(例如，另一裝置)之間的光線。在一種實施例中，耦合器150包括全內反射(TIR)表面，以在沒有明顯光學損耗之下，改變光學訊號的方向。耦合器 150的角度與一般尺寸與形狀係依據光學光線的波長，以及被使用以產生耦合器的材料。在一種實施例中，玻璃或者在相關波長上為透明的其他材料可被使用於模鑄耦合器150。光線往返基板的垂直傳送可被充分理解並且在此將不深入討論。耦合器150係被設計以提供往返基板110的垂直改向。在一種實施例中，耦合器150提供光學訊號的90度改向。在一種實施例中，耦合器150係在其他機制的光纖與鏡子之間將光訊號改向90度。在一種實施例中，鏡子或其他機制可將光訊號轉向另一90度，以與波導或者光學路徑介面接合，該波導或光路徑具有與光學耦合器之透鏡介面平行的聚焦方向，以與該等光纖介面接合。在一種實施例中，該鏡子係被包括在耦合器150中或者在耦合器150至基板110的介面中(沒有被具體顯示)。
在系統100中，收發器電路(收發器130)可被物理性引領靠近該電光轉換(藉由元件140)，其增加系統的效率。此外，該收發器電路係物理性地靠近處理器晶粒(CPU120)，其係在該處理器封裝體裡面。
一般而言，系統100或者參考其他架構而於以下被說明的任何架構，則提供封裝式的電光轉換。因此，該轉換會靠近電性訊號之來源/目的地(該處理器晶粒)而發生。此外，該些系統係可被製造，其中它們與現有的CMOS(互補式金氧半導體)處理基礎架構以及高容量製造(HVM)技術相容。
如在此所說明地，該些系統不取決於直接調變的 VCSELs，其係在目前具有最大的訊號傳遞速率10Gb/s。此外，它們避免發送高速訊號經過長封裝體軌跡與連接器的需要。因此，所說明的系統架構則能夠得到更高的聚合頻寬與頻寬密度與更高的位元速率，同時使用每一位元更低的功率。如在此所說明地，該系統可提供128GB/s與更高的聚合頻寬、在能量5pJ/b以下、5GB/s/mm以上的頻寬密度。更高的聚合頻寬可在不具有WDM(波長分割多工)之下達到。在一種實施例中，WDM可被使用且可造成聚合頻寬與頻寬密度的進一步增加，但是在以上所提及的數值則可在沒有使用WDM之下得到。
圖2係為在處理器封裝體之間的光學互連之實施例的方塊圖。系統200係為一處理器系統，其中系統100或任何其他處理器架構系統可被使用。更具體地，系統200顯示以封裝式電光轉換所致能之兩個裝置之間的通訊或輸入/輸出訊號路徑。
單元202包括一個處理器，而單元204則包括另一個。單元202與204係在相同計算裝置或者在不同計算裝置上。在一種實施例中，光纖280並非單一光纖，但卻是具有相關互連的多重光纖，其係包括在該些單元之間傳播光訊號的主動元件。
在所示的實例中，單元202係為發送裝置且單元204係為接收裝置，如由箭頭的方向所示。單元202起始在其電性元件210中的輸入/輸出訊號。更特別地，CPU212係為產生一訊號以發送到單元204的處理器。CPU212產生 一電性訊號，其係隨後被處理以用於藉由收發器214的計時與格式化。更特別地，在一種實施例中，收發器214可將訊號多工化成更高的速率。因此，該等訊號係以比最後傳送速率更低的速率來傳播經過該封裝體，並且隨後藉由收發器214被多工化成更高速率的訊號。在另一實施例中，CPU212以最後速率發出訊號，且收發器214不需要將該等訊號多工化。將理解的是，由於該多工化性能，最後輸入/輸出速率不會受到電路板之高耗損與不良電性所限制。
在一種實施例中，收發器214係被放置在PLC上。在此一情形中，來自CPU212，該等訊號可經由標準銅銲料凸塊而抵達封裝體(沒有被具體顯示)，並且行經標準封裝體軌跡而抵達在PLC上的收發器晶粒。在另一種實施例中，收發器214被包括在CPU212上，在該情形中，該訊號係被傳送到晶粒上軌跡上的收發器。
收發器214驅動調變器(模)216，以選擇性產生光脈衝或光線的脈衝。連續的複數個光脈衝係為光學訊號，或者代表由CPU212所產生之電性輸入/輸出訊號的光學訊號。光學元件220隨後傳播該輸入/輸出訊號，以將它發送出單元202而至單元204。該等光脈衝行經在該封裝體上的波導(例如，在PLC或者在封裝基板中)。
收發器214隨後可驅動調變器216，以產生光脈衝或者光線脈衝。該系列或連續的光脈衝代表光訊號，或者由CPU212所電性產生之輸入/輸出訊號的光學版本。該光脈 衝隨後行經光學元件220，以從單元202發送到單元204。更特別地，光訊號向下行經波導(wg)222。該等波導可直接被製造成封裝基板或者部分的PLC。波導222將光訊號傳遞給耦合器240，其係包括鏡子242，以將光訊號偏斜或改向經過耦合器244而到光纖280內。
在接收端上，單元204包括光學元件250，其係包括耦合器260與波導252。耦合器264接收來自光纖280的光訊號，其係隨後由鏡子264所改向並且傳播經過波導252而到電性元件270。電性元件270包括檢測器272，其係將光線轉換成電流。如所示，如在系統200中所代表地，調變器216與檢測器272兩者可在電與光元件之間跨立。這僅僅打算代表，在調變器216中，電性訊號可被接收且光訊號可被產生，然而在檢測器272中，光訊號可被接收且電性訊號可被產生。
收發器274接收在檢測器272所起源的電流，它隨後則可轉換成標準電壓數位訊號。收發器274將該電壓數位訊號發送到CPU276。在一種實施例中，從收發器274發送到CPU276係經由TSV與封裝體軌跡來施行。
圖3A係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有分開收發器與光子晶片之處理器封裝上。系統300代表具有光學元件被整合在其上的處理器。該處理器包括封裝體304，其係為一基板，而處理器晶粒、CPU302與光學元件(在該虛線盒裡面)則被配置在該基板上。
封裝體304係為標準CPU與PLC310被附著到的標準封裝體。如以上所描述，〝PLC〞意味著平面光波電路，或者平面光波晶片，尤其當以在系統300中之獨立的電腦晶片來代表時。PLC310具有TSVs、積體波導、調變器與檢測器。在一種實施例中，PLC310不包括電晶體，其係明顯降低成本並且大幅減少製造複雜度。在一種實施例中，PLC310係以標準CMOS製造來製造。PLC310較佳地可被薄化以促使TSV處理。在一種實施例中，PLC310可被薄化為大約100μm，以用於TSV處理。
TSVs更特別地以TSV332的放大圖來顯示。TSVs允許晶片經由PLC晶片310直接連接到封裝體304。TSVs332提供三維封裝架構。TSVs332致能經過一晶片的電性連接。配線接合可被使用當作TSVs的替代物，但卻被期待具有更不良的性能。
在一種實施例中，PLC310包括收發器晶片330，其係依據CMOS或另一適當的技術、雷射晶粒320與耦合器340。該元件可藉由組裝製程被附著到PLC310，譬如TCB(熱-壓縮接合)或任何適當的處理。雷射晶粒320係為光源，且一般為Ⅲ-V晶片，其包含一雷射或一雷射陣列。在雷射陣列的情形中，根據抵達電路的電性數位訊號，連續波(CW)雷射(常常開啟)與調變器334可由收發器330所使用以產生光脈衝。雷射320產生光線並且經由耦合結構而耦合到波導312(例如，邊緣耦合器、消散波耦合、光柵耦合器)。
在一種實施例中，收發器330具有兩主要功能：(I)從CPU302接收電性訊號、視需要將它們多工化、並且隨後驅動調變器334以產生光脈衝於雷射320所產生的光線上；以及(Ⅱ)從光檢測器334接收電流脈衝，其係被轉換成標準數位電性訊號(例如，使用轉阻放大器-TIA)，並且隨後使用標準協定(譬如封裝式輸入/輸出(OPIO))而發送到CPU302。將理解的是，就在此所說明的每一架構而言，TIA被包括在收發器邏輯內，或者在CPU中，以與收發器邏輯介面接合，以用於在此所說明的每一架構。在收發器邏輯被整合入該處理器晶粒的實施例中(例如，見以下圖4)，TIA也被整合到處理器晶粒內。
耦合器340致使光訊號行經PLC310與光纖束306之間。耦合器340可能或不可能包括透鏡陣列。在放大圖中，一種實施例被顯示，在此耦合器340包括透鏡陣列。在一種實施例中，耦合器340附著到承載12、24、36或48單模光纖的標準多通道(MT)連接器。除了調變器、光檢測器與波導以外，PLC310包括將光線改向以致使光學訊號被耦合於PLC上波導與耦合器340之間的結構。在一種實施例中，該改向係為90度。該改向結構包括以下部分或全部：透鏡、將光線轉向90度的45-度鏡子或光柵或彎曲光纖/波導、以及改變光點尺寸(模組)以避免另外存在於PLC上波導(具有範圍0.1-10μm的核心)與光纖(具有大約數微米之核心的單模光纖以及大約數十微米 之核心的多模光纖)之間不匹配的模組擴充器314。如所示，鏡子316係被使用以提供從PLC510到耦合器340之透鏡陣列342的90度改向。PLC310也包含促使來自雷射晶片320之光線耦合到PLC310的耦合結構。
將理解到的是，CPU302、雷射320與封裝體340係為目前所使用的標準元件。此外，系統300可使用現有工業標準的組件元件與製程流程來組裝。在一種實施例中，校準容差比標準工業容差(~5-10μm)更緊(次微米)，其係要求額外的機制位於在另外標準製程流程中的適當位置，以擔保此些容差。特別地，耦合器340至PLC310的整合需要被監視以校準該光學路徑。模擬熱評估意指，基於散熱器，目前的標準散熱解法足以提供系統300的必需熱性能。
系統300可藉由將雷射320替代直接調變雷射陣列來改良。在一種實施例中，來自雷射晶片320之每一雷射的光線可被引導到單一波導，以支持單一調變器。在替代性實施例中，來自雷射晶片320之每一雷射的光線會被分成複數個(例如，兩個或三個)波導，以支持對應數量的調變器。在雷射陣列中由每一雷射所支持之最大數目的調變器，取決於每一雷射的功率、鏈接損耗預算、反應率與檢測器的暗電流以及訊號速率。例如，就7.6mW雷射、具有0.65響應率與10μA暗電流的檢測器、與18dB鏈接損耗預算而言，兩調變器可由每一雷射以訊號速率25Gb/s來支持。
如以上所提及，更緊的容差可被使用來支持到單模光纖的連接。在另一實施例中，光纖306係為多模光纖。多模光纖的使用可允許嚴格度較低之校準容差的使用。在一種實施例中，電光材料係為與標準CMOS製程與材料相容的旋塗式電光聚合物(EOP)。在替代性實施例中，電光材料係為鐵電氧化物(例如，鈮酸鋰(LiNbO3))或者壓電材料(例如，鉛-鑭-鈦-鋯氧化物(PLTZ))或電吸收材料(Ⅲ-V或鍺量子井裝置，在此一電性訊號控制光線的吸收)或者矽(形成矽MOS電容器)。
在一種實施例中，PLC310可被分為複數個晶片，例如，一個為雷射320與收發器330所附著，且另一個為耦合器340所附著。假如TSV可使用，在耦合器340以下的PLC潛在地比在雷射320與收發器330以下的PLC更厚。在一種實施例中，CPU302與PLC310可使用無凸塊增層(BBUL)技術來封裝。在一種實施例中，WDM可被使用。
圖3B係為在密封處理器封裝中之圖3A電路實施例的方塊圖。系統300係提供具有標準散熱解法。IHS(積體散熱器)350係為使用以提供熱消耗路徑給處理器的標準材料。基本上，一材料可被使用以在晶片元件與IHS之間進行接觸，以提供較佳的熱傳送。那些熟諳該技藝者所已知的任何標準熱介面材料(TIM)可被使用以將CPU302、雷射320與收發器330熱連接到IHS(積體散熱器)350。如在圖3B中所示，TIM362連接CPU302到 IHS350，且TIM364連接雷射320與收發器330到IHS350。凹口370係為允許耦合器340與光纖連接器固持光纖306延伸離開最後封裝組件的切開部分。
圖4係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有分開光子晶片與積體收發器之處理器封裝體上。系統400代表具有光學元件被整合在它之上的處理器。該處理器包括封裝體410，其係為一基板，在該基板上配置著處理器晶粒、CPU420與PLC430上的光學元件。PLC430包括雷射(lzr)432以及與光纖442介面接合的耦合器440。
在系統400與300之間的主要區別係為CPU420包括收發器邏輯與反式電感放大器。因此，在系統400中，其係被標為CPU/TXRX420。系統400顯示收發器邏輯可被整合到處理器晶粒上。將該收發器晶片整合到CPU內可簡化該組裝製程，至少因為它節省3度空間的組裝步驟。另一方面，CPU420隨後必須被客製化，以包括假如電性輸入/輸出系統被使用之下不存在的Tx(發送)與Rx(接收)功能。
系統400將TSVs的數目與電源供給最小化。在系統400的一種實施例中，輸入/輸出訊號將無法在PLC430上被多工化或解多工化，因為它不具有收發器晶粒並且可在不具有電晶體之下被生產。添加多工化/解多工化所必要的電晶體在PLC430上，將對該設計添加增加的複雜度。假如沒有任何主動處理邏輯被包括在PLC430上的話，最 大輸入/輸出率則被期待大約是25Gb/s。除了輸入/輸出率的潛在限制以外，光檢測器電流訊號則需要沿著封裝體軌跡行進一相當長的距離(mm)，其係事實上為系統400之訊號傳遞速率的真正限制器。
PLC430代表電光電路，並且包括雷射432與調變器與光檢測器電路434。在一種實施例中，雷射432係為直接調變雷射的陣列。在一種實施例中，來自雷射晶片432之每一雷射的光線可被引導至單一波導，以支持單一調變器。在替代性實施例中，來自雷射晶片432之每一雷射的光線會被分為複數個(例如，兩或三個)波導，以支持對應數目的調變器。
在一種實施例中，正如系統300，系統400可使用標準組裝設備與流程來組裝，除了可能有更緊的校準容差來支持單模光纖(SMF)以外。在替代性實施例中，光纖306係為多模光纖，其係可允許嚴格度較低之校準容差的使用。在一種實施例中，電光材料係為與標準CMOS製程與材料相容的旋塗式電光聚合物(EOP)。在替代性實施例中，電光材料係為鐵電氧化物(例如，鈮酸鋰(LiNbO3))或者壓電材料(例如，鉛-鑭-鈦-鋯氧化物(PLTZ))或電吸收材料(Ⅲ-V或鍺量子井裝置，在此一電性訊號可控制光線的吸收)或者矽(形成矽MOS電容器)。在一種實施例中，PLC430可被分為複數個晶片。在一種實施例中，CPU420與PLC430可使用無凸塊增層(BBUL)技術來封裝。
圖5係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有分開收發器與光子晶片於處理器封裝上，在此該收發器晶片係為在該處理器與光子之間的覆晶接合。系統500代表具有光學元件被整合在它上面的處理器。該處理器包括封裝體510，其係為一基板，在該基板上配置著處理器晶粒、CPU520與PLC540上的光學元件。PLC540包括雷射(lzr)542以及與光纖552介面接合的耦合器550。
在系統500與系統300之間的主要區分係為系統500包括被添加以提供高速媒介於CPU520與PLC540之間的〝矽橋接器〞。系統500促使比起系統300或系統400任一者還高的信號傳遞速率與聚合頻寬。該矽橋接器包含高密度互連，以及主動裝置，以致使能將光檢測器電流轉換成數位脈衝的TIA。收發器530代表矽橋接器或矽化硼(SiB)。
在系統500中，多工化與解多工化功能不被需要。不過，多工化與解多工化仍是有利的。例如，從電源與/或信號完整性之透視而言，相較於SiB/PLC介面，在主動SiB之CPU端點上具有更多的連接並且在那介面上具有相應的較低速率係為較佳。由於SiB組件，系統500增加組件的複雜度與成本，並且使用具有穿孔洞穴的非標準封裝體。當一截面被顯示時，將理解的是，封裝體510延伸在收發器530周圍，其係在封裝體510中的〝孔洞〞。
PLC540代表電光電路並且包括雷射542與調變器與 光檢測器電路544。在一種實施例中，雷射542係為直接調變雷射的陣列。在一種實施例中，來自雷射晶片542之每一雷射的光線係被引導到一單一波導，以支持單一調變器。在一替代性實施例中，來自雷射晶片542之每一雷射的光線會被分為複數個(例如，兩或三個)波導，以支持對應數目的調變器。
在一種實施例中，正如系統300，系統500可使用標準組裝設備與流程來組裝，除了可能有更緊的校準容差來支持單模光纖(SMF)以外。在替代性實施例中，光纖552係為多模光纖，其係可允許嚴格度較低之校準容差的使用。在一種實施例中，電光材料係為與標準CMOS製程與材料相容的旋塗式電光聚合物(EOP)。在替代性實施例中，電光材料係為鐵電氧化物(例如，鈮酸鋰(LiNbO3))或者壓電材料(例如，鉛-鑭-鈦-鋯氧化物(PLTZ))或電吸收材料(Ⅲ-V或鍺量子井裝置，在此一電性訊號可控制光線的吸收)或者矽(形成矽MOS電容器)。
在一種實施例中，PLC540可被分為複數個晶片，每一個均具有對應的收發器530。在一種實施例中，CPU520、收發器530與PLC540可使用無凸塊增層(BBUL)技術來封裝。在一種實施例中，WDM可被使用來增加聚合頻寬。在一種實施例中，收發器530不包含主動裝置，但是全部發送與接收功能則均由CPU520所處理。
圖6係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有積體處理器之處理器封裝上與收發器晶片被配置在光子基板上。系統600代表具有光學元件被整合在它之上的處理器。處理器包括封裝體610，其係為處理器晶粒、CPU620、與PLC630之光學元件所連接到的基板。PLC630包括雷射(lzr)632以及與光纖442介面接合的耦合器640。
在系統600與系統300之間的主要區分係為在系統600中，PCL630充當做插入物(例如，矽或其他材料)，在該插入物上，CPU620、雷射632、與耦合器640係藉由組裝方法被附著。CPU620包括收發器邏輯(照原樣，因此被標為CPU/TXRX 620)。PLC630包括TSVs，經過此，CPU620連接到封裝體610。PLC630也包括光檢測器與調變器634以及波導。在一種實施例中，藉由避免封裝體軌跡的使用，系統600促使比系統300與400更高的訊號傳遞速率與聚合頻寬。
系統600促使PLC630提供在CPU 620與PLC 630之間的高品質訊號傳遞媒介，其係類似以上SiB530的使用。不過，相對於系統500，系統600可使用標準封裝與組裝流程來產生。PLC630所需要的晶粒尺寸在不遠的未來係為製造成本的限制因素。此外，在組裝上則會有翹曲變形的可能性，因為PLC晶圓被期待必須薄化到大約100μm，以允許TSVs的使用。在一種實施例中，PLC630比100μm實質更厚。
PLC630代表電光電路，並包括雷射632、與調變器與光檢測器電路634。在一種實施例中，雷射632係為直接調變雷射的陣列。在一種實施例中，來自雷射晶片632之每一雷射的光線會被引導到單一波導以支持單一調變器。在替代性實施例中，來自雷射晶片632之每一雷射的光線會被分成複數個(例如，二或三個)波導，以支持對應數目的調變器。
在一種實施例中，正如系統300，系統600可使用標準組裝設備與流程來組裝，除了可能有更緊的校準容差來支持單模光纖(SMF)以外。在替代性實施例中，光纖306係為多模光纖，其係可允許嚴格度較低之校準容差的使用。在一種實施例中，電光材料係為與標準CMOS製程與材料相容的旋塗式電光聚合物(EOP)。在替代性實施例中，電光材料係為鐵電氧化物(例如，鈮酸鋰(LiNbO3))或者壓電材料(例如，鉛-鑭-鈦-鋯氧化物(PLTZ))或電吸收材料(Ⅲ-V或鍺量子井裝置，在此一電性訊號可控制光線的吸收)或者矽(形成矽MOS電容器)。
在一種實施例中，PLC630可分為複數個晶片。在一種實施例中，CPU620與PLC630或僅僅PLC630可使用無凸塊增層(BBUL)技術來封裝。在一種實施例中，WDM係被使用以增加聚合頻寬。
圖7係為一系統架構之實施例的方塊圖，其具有光子元件配置在具有積體處理器之處理器封裝體上以及收發器 晶片配置在光子基板上，且第二光子基板會將第一基板耦合到光耦合器。系統700代表具有光學元件被整合在它上面的處理器。該處理器包括封裝體710，其係為該處理器晶粒、CPU720與光學元件被連接到的一基板。
在以上的系統中，PLC被分成複數個晶片，其係可被揭露當作一選項。系統700顯示PLC730為一矽插入器，CPU720則被附著到其上。CPU720包括收發器邏輯(照原樣，因此被標為CPU/TXRX 620)。PLC730包括TSVs，經過此，CPU720連接到封裝體710。第二PLC晶粒，PLC740包括雷射(lzr)742以及與光纖752介面接合的耦合器750。將PLC分成兩各別晶粒會最小化製造製程，但卻增加組裝的複雜度。
PLC730包括光檢測器與調變器。PLC730將調變器與檢測器緊鄰收發器與CPU720放置，其係會將功率使用最小化。PLC740包括波導與耦合器以及藉由使用組裝製程來附著的雷射源742。兩個PLC必須具有電性與光學連接732兩者。此外，封裝體710必須包括放置PLC740所位於的腔室。
系統700致使在CPU720與PLC730與PLC740之間的高品質訊號傳遞媒介。在一種實施例中，PLC730與PLC740係為不同厚度，因為PLC730可變薄以容納CPU720的TSVs，然而PLC740則不需要容納此TSV並且可使之變厚。在一種實施例中，PLC兩者係為相同厚度，且兩者實質比100μm更厚。
在一種實施例中，雷射742係為直接調變的雷射的陣列。在一種實施例中，來自雷射晶片742之每一雷射的光線可被引導到單一波導，以支持單一調變器。在替代性實施例中，來自雷射晶片320之每一雷射的光線會被分成複數個(例如，兩個或三個)波導，以支持相對應數量的調變器。
在一種實施例中，正如系統300，系統700可使用標準組裝設備與流程來組裝，除了可能有更緊的校準容差來支持單模光纖(SMF)以外。在替代性實施例中，光纖752係為多模光纖，其係可允許嚴格度較低之校準容差的使用。在一種實施例中，電光材料係為與標準CMOS製程與材料相容的旋塗式電光聚合物(EOP)。在替代性實施例中，電光材料係為鐵電氧化物(例如，鈮酸鋰(LiNbO3))或者壓電材料(例如，鉛-鑭-鈦-鋯氧化物(PLTZ))或電吸收材料(Ⅲ-V或鍺量子井裝置，在此一電性訊號可控制光線的吸收)或者矽(形成矽MOS電容器)。在一種實施例中，CPU720、PLC730與/或PLC740可使用無凸塊增層(BBUL)技術來封裝。在一種實施例中，WDM係被使用以增加聚合頻寬。
圖8係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有積體處理器與收發器晶片、光子晶片與被整合入該處理器封裝內之波導的處理器封裝上。系統800代表具有光學元件被整合在它上面的處理器。該處理器包括封裝體810，其係為該處理器晶粒、CPU820與光 學元件被配置於上的一基板。光學元件包括PLC830與雷射(lzr)840。該些光學元件致使光學訊號在CPU820與光纖862之間傳送、經過耦合器860。
在系統800中，封裝體810具有光學波導850，其係在右邊被整合入基板內，且封裝體810(基板)實現在以上所說明之其他系統中PLC所具有的許多光學功能。CPU820包括收發器邏輯，並且被標為CPU/TXRX 820。如以上所討論，將收發器晶片整合到CPU820內可簡化系統800的組裝製程，但卻需要該處理器晶粒的客製化，以包括假如電性輸入/輸出系統被使用之下將不存在的Tx(發送)與Rx(接收)功能。
在一種實施例中，PLC830不包含TSVs，而且沒有晶粒的任何薄化被施行(它是完整或標準厚度的晶粒)。雷射840、PLC830與耦合器860可使用組裝製程被附著到封裝體810。該調變器與光檢測器832係被包含在PLC830中。封裝體810包括PLC830與雷射840經由光學連接834而連接的封裝式波導850。系統800允許PLC830比在以上所討論的其他架構更小、更簡單且成本更低。不過，假如高品質單模波導被提供在封裝體，系統800僅僅適度有效，但在不遠的未來仍無法使用。
PLC830代表電光電路，並且包括雷射840與調變器與光檢測器電路832。在一種實施例中，雷射840係為直接調變雷射的陣列。在一種實施例中，來自雷射晶片840之每一雷射的光線可被引向單一波導，以支持單一調變 器。在替代性實施例中，來自雷射晶片840之每一雷射的光線會被分為複數個(例如，兩或三個)波導，以支持對應數目的調變器。在一種實施例中，PLC830可被分為超過一個的晶粒。
在一種實施例中，正如系統300，系統800可使用標準組裝設備與流程來組裝，除了可能有更緊的校準容差來支持單模光纖(SMF)以外。在替代性實施例中，光纖306係為多模光纖，其係可允許嚴格度較低之校準容差的使用。在一種實施例中，電光材料係為與標準CMOS製程與材料相容的旋塗式電光聚合物(EOP)。在替代性實施例中，電光材料係為鐵電氧化物(例如，鈮酸鋰(LiNbO3))或者壓電材料(例如，鉛-鑭-鈦-鋯氧化物(PLTZ))或電吸收材料(Ⅲ-V或鍺量子井裝置，在此一電性訊號可控制光線的吸收)或者矽(形成矽CMOS電容器)。在一種實施例中，PLC830可被分為複數個晶片。在一種實施例中，CPU820、PLC830與雷射840可使用無凸塊增層(BBUL)技術來封裝。在一種實施例中，WDM可被使用來增加聚合頻寬。
圖9係為配置在平面光波晶片(PLC)上之元件架構佈局之一種實施例的方塊圖。頂部圖顯示用於特定實施例之在具有尺寸10mm×17.5mm之PLC900上元件的放置。其他放置架構以及其他尺寸是有可能的。
具有收發器邏輯(沒有具體顯示)在緊鄰調變器與光檢測器裝置940之PLC900上，可避免高速訊號(數位與 光電流)在封裝體軌跡或晶粒上互連上長距離地行進。使PLC900接近CPU(目前最小距離是1.5mm，並且採用更短的間隔)會增加可得到的最大訊號傳遞速率、減少功率耗損、並且最小化訊號整合度風險。雷射晶片930也靠近調變器與光檢測器940。耦合器920提供一區域，在此，該耦合器裝置係被附著到PLC900，且光纖可被連接到該區域。
圖10係為一系統實施例的方塊圖，其具有複數個PLC連接複數個光學陣列到封裝體上的處理器。系統包含8個PLC與1個CPU在一封裝體上，其係為高效能計算(HPC)的應用。封裝體1010係為CPU1020所附著到的封裝基板。在一種實施例中，複數個光子元件的情形係被包括在具有單一處理器晶粒的封裝體1010上。
更特別地，八個PLC1030係被顯示經由電性連接而耦合到CPU1020。每一PLC1030代表PLC的其中一架構，其係根據以上所說明的任一實施例而提供光子元件在封裝體上。PLC1030係被顯示具有附著到PLC1030的耦合器1040，以允許光纖陣列1050與PLC1030介面接合。在一種實施例中，每一光纖陣列1050係為二維光纖陣列，且每一耦合器1040相應地為二維透鏡陣列。此透鏡陣列具有兩平行列透鏡。每一PLC1030包括電光轉換電路與適當的收發器邏輯(依據該具體架構)，以致使在光學與電性之間的轉換，以靠近CPU1020地物理性發生。
圖11係為一種製造PLC晶粒之製程之實施例的流程 圖。PLC製造與晶粒準備製程1100起始於絕緣層上矽(SOI)或矽晶圓塊，1102。在一種實施例中，製造系統首先在晶圓波導、調變器與光檢測器上處理，1104。該元件提供一光路徑給訊號。在一種實施例中，該製造系統隨後處理互連，其包括光學與/或電性互連，1106。在一種實施例中，處理該互連包括TSV處理。在一種實施例中，PLC晶粒會被薄化，以使TSV之處理以及用TSVs來處理更簡單。
在一種實施例中，製造系統處理模組擴充器、透鏡陣列與PLC上結構，以將光線耦合入與出PLC，1108。在一種實施例中，該製造系統包括電光聚合物(EOP)沈積與處理，包括極化與鈍化。該些調變器之EOP包覆提供電光轉換於PLC上。該製造系統可分類在晶圓上的每一各別晶粒，1110。該分類製程包含測試與標示成功晶片。該製造系統隨後將該晶圓切割成各別晶粒，1112，其係可被使用於一處理器的組裝，如在此所說明地。
圖12係為一種組裝PLC模組製程之實施例的流程圖。PLC模組組裝製程1200起始於將PLC晶粒放在載體上，1202。PLC晶粒係為如在圖11所說明所準備的晶粒。PLC晶粒在尺寸上相當小，其係並且必須被固定以準確地處理。該載體允許晶粒移動經過該組裝系統。在一種實施例中，該組裝系統分配免清洗助銲劑在PLC上，1204。免清洗助銲劑從銲料互連移除氧化物，以確保在銲接期間內良好的附著性，同時不需要在銲接以後移除助銲 劑樹脂。
在一種實施例中，組裝系統施行收發器晶片的挑選與放置，1206。在一種實施例中，該收發器晶片經由熱壓縮接合(TCB)被附著到PLC，1208。在一種實施例中，該組裝系統施行挑選與放置以將雷射晶片放置在PLC上，1210，並且隨後在雷射晶片上施行TCB，以將它附著到PLC，1212。
在一種實施例中，該組裝系統從將已經滲漏到載體之其他部分上的助銲劑，去除在PLC晶粒以外區域的助銲劑，1214。在一種實施例中，與其具有一透鏡在耦合器上，該耦合機制寧願被分成透鏡陣列與耦合器。因此，在一種實施例中，該組裝系統施行透鏡陣列的挑選與放置，1216。在一種實施例中，該透鏡陣列係為二維陣列。在一種實施例中，該組裝系統將該透鏡陣列固定在挑選與放置工具中，1218。在替代性實施例中，該透鏡係在另一時間被固化。
將透鏡陣列放在適當之處，該組裝系統可挑選與放置耦合器1220。該耦合器致使PLC與光纖束介面接合。在透鏡陣列上校準該耦合器是明顯的，其係由於希望的光學耦合準確度。在一種實施例中，校準機制係放在適當之處，以確保適當的校準。非常精確校準的需要係為較佳將透鏡陣列固化在該挑選與放置工具中的一種因素。該耦合器可藉由組裝系統分配環氧樹脂被附著到透鏡陣列，1222，並且烘烤該組件以固化該環氧樹脂，1224。在替代 性實施例中，包括透鏡陣列的耦合器可被使用，以取代分開的陣列加上耦合器。耦合器與透鏡的使用將增加耦合器的複雜度，但卻移除以上所列之組裝系統之許多操作的需要。
圖13係為一種用來以處理器晶粒與PLC晶粒來組裝處理器封裝體之製程之實施例的流程圖。光學輸入/輸出子系統組件1300的實施例起始於藉由放置基板在載體上，1302。該基板係為該處理器晶粒與該光子元件將被附著到的封裝基板。將理解的是，許多不同處理器架構係在以上被揭露。製程1300對系統300的架構而言更具體。那些熟諳該技藝者將辨認如何基於不同的架構來修改製程1300。
在一種實施例中，組裝系統分配助銲劑在基板上，1304，並且施行CPU的挑選與放置，1306。該組裝系統可藉由TCB將CPU設定在基板上，1308。在一種實施例中，該基板會被去除助銲劑，1310，以在剩下的製程準備它。在一種實施例中，會有許多連接要進行以將該處理器晶粒連接到基板，其係可經由毛細底膠填充(CUF)來得到。CUF處理起始於施行基板的事先烘烤，1312，以加熱該基板，以移除來自該封裝體的濕氣。該組裝系統分配CUF並且允許它通過毛細作用向上且充填在銲料互連件周圍的間隙，1314，並且烘焙或固化該底膠填充，1316。
該組裝系統隨後重複該製程以用於將放置在基板上的一或多個PLC晶粒。因此，該組裝系統可分配助銲劑， 1318，挑選與放置PLC晶粒，1320，並且回流焊接基板，1322。一旦回流完成的話，該組裝系統可將基板去除助銲劑，1324。將理解的是，假如耦合器已經被安裝在PLC上(如在製程實例中所揭露，1200)，該耦合器必須由禁得起回流溫度與毛細底膠填充之溫度的材料所製成，以使用製程的組件，1300。該組裝系統在基板上施行事先烘烤，1326，以在施行CUF製程以前準備，1328。該組裝系統藉由烘烤該基板以固化該底膠填充來完成該製程，1330。
圖14係為一計算裝置之實施例的方塊圖，其中一處理器封裝體包括光子元件。系統1400代表根據在此所說明實施例的計算裝置，其係並且為膝上型電腦、桌上型電腦、伺服器、遊戲或娛樂控制系統、掃描器、複印機、印表機或其他電子裝置。系統1400包括處理器1422，其係提供系統1400指令的處理、操作、管理、與執行。處理器1422包括任何型態的微處理器、中央處理單元(CPU)、處理核心或其他處理硬體，以提供系統1400的處理。處理器1422控制系統1400的整個操作，其係並且包括一或多個可程式化之一般目的或特殊目的微處理器、數位訊號處理器(DSP)、可程式化控制器、特殊應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、或類似物、或此些裝置之結合。
記憶體1430代表系統1400的主要記憶體，並且提供暫時性儲存給欲藉由處理器1422來執行的代碼，或者欲在執行一程序中被使用的資料數值。記憶體1430包括一 或多個記憶體裝置，譬如唯讀記憶體(ROM)、快閃記憶體、一或多個隨機存取記憶體(RAM)的變數、或其他記憶體裝置、或此些裝置的組合。除了其他方面，記憶體1430儲存與主導操作系統(OS)1432，以提供用來執行系統1400中之指令的軟體平台。此外，其他指令1434被儲存且從記憶體1430執行，以提供系統1400之邏輯與處理。OS1432與指令1434係藉由處理器1422所執行。
處理器1422與記憶體1430係被耦合到匯流排/匯流排系統1410。匯流排1410係為代表任一個或多個分開的物理匯流排、通訊線/介面、與/或點對點連接的摘要，其係由適當橋接器、配接器與/或控制器所連接。因此，匯流排1410例如包括一或多個系統匯流排、週邊元件互連(PCI)匯流排、超傳輸或工業標準架構(ISA)匯流排、小型電腦系統介面(SCSI)匯流排、通用串列匯流排(USB)、或電機電子工程師學會(IEEE)標準1394匯流排(一般稱為〝火線〞)。匯流排1410的匯流排也對應在網路介面1450中的介面。
系統1400也包括耦合到匯流排1410的一或多個輸入/輸出(I/O)介面1440、網路介面1450、一或多個內部大量儲存裝置1460、與週邊介面1470。輸入/輸出介面1440包括一或多個介面元件，經由此，使用者可與系統1400(例如，視頻、音頻與/或文數字介面接合)互動。網路介面1450提供系統1400在一或多個網路上與遠端裝置(例如，伺服器、其他計算裝置)通訊的能力。網路介面 1450包括乙太網路配接器、無線互連元件、USB(通用串列匯流排)或其他以有線或無線標準為主或週邊介面。
儲存器1460係為或包括任何習知媒體，以用來以非揮發性方式儲存大量資料，譬如一或多個磁性、固態、或以光學為基礎的磁碟、或組合。儲存器1460以持續狀態來固持代碼或指令與資料1462(亦即，該數值會被保留，儘管到系統1400的功率被中斷)。儲存器1460一般可被考慮為〝記憶體〞，雖然記憶體1430係為執行或操作記憶體，以提供指令給處理器1422。然而，儲存器1460係為非揮發性，記憶體1430包括揮發性記憶體(亦即，假如到系統1400的功率被中斷，該資料的數值或狀態則不確定)。
週邊介面1470包括沒被具體描述於上的任何硬體介面。週邊一般意指依賴性連接到系統1400的裝置。依賴性連接係為系統1400提供軟體與/或硬體平台者，操作可在平台上執行，且使用者可與平台互動。
在一種實施例中，系統1400包括一或多個具有外殼1484的插座1482，以接納插頭1492或者與插頭1492匹配，以連接到外部裝置1490。插座1482包括外殼1484，其係提供機械性連接機制。如在此所使用的，將一個連接器與另一個匹配意指提供一機械性連接。一個連接器與另一個的匹配基本上也提供一通訊連接。插座1482可直接連接到匯流排系統1410的一或多個匯流排，或者插座1482可直接與一或多個匯流排相關，譬如網路介面 1450、輸入/輸出介面1440、儲存器1460、或者週邊介面1470。
插頭1492係為一連接器插頭，其係允許外部裝置1490(其係為與以上所討論相同型態之裝置的任一者)與裝置1400互連。插頭1492可直接建立在外部裝置1490內(以或不以繩索或纜線1494)或者可經由獨立的電腦纜線而互連到外部裝置1490。在一種實施例中，插頭1492支持經由光學介面或者光學介面與電性介面兩者的通訊。插座1482至匯流排1410的互連同樣地包括一光學路徑或者光學與電性訊號路徑兩者。插座1482也包括在放置於匯流排1410以前被轉換成電性訊號的一光學通訊連接。
在一種實施例中，處理器1422係為部分的處理器封裝體1420，其包括處理器(晶粒)與光學輸入/輸出元件1412兩者。該光學輸入/輸出元件能夠引領光學輸入/輸出訊號接近處理器，其係可改善在該系統中輸入/輸出的性能。處理器封裝體1420係為根據在此所說明之任何實施例的處理器組件。
圖15係為一種行動裝置之實施例的方塊圖，其中一處理器封裝體包括光子元件。裝置1500代表一行動計算裝置，譬如計算平板電腦、行動電話、或智慧型手機、無線功能電子書閱讀器或其他行動裝置。將理解的是，某些元件一般會被顯示，且並非此一裝置的全部元件會被顯示於裝置1500中。
裝置1500包括處理器封裝體1510，其包括施行裝置 1500之主要處理操作的處理器1512。處理器封裝體1510包括一或多個物理裝置，譬如微處理器、應用處理器、微控制器、可程式化邏輯裝置或其他處理構件。在一種實施例中，處理器封裝體1510包括除了處理器晶粒1512以外的光學介面元件1514。因此，根據在此所說明的任何實施例，該處理器晶粒與光子元件係在相同的封裝體中。
藉由處理器1512所施行的處理操作包括於其上可執行應用與/或裝置功能之操作平台或操作系統的執行。該處理操作包括用人眼或用其他裝置之相關於I/O(輸入/輸出)的操作、相關於功率管理的操作、與/或相關於連接裝置1500到另一裝置的操作。該處理操作也包括相關於音頻I/O與/或顯示器I/O的操作。
在一種實施例中，裝置1500包括音頻子系統1520，其係代表與提供音頻功能到該計算裝置相關的硬體(例如，音頻硬體與音頻電路)與軟體(例如，驅動器、編解碼器)元件。音頻功能包括喇叭與/或頭戴式耳機輸出以及麥克風輸入。此些功能的裝置可被整合到裝置1500內或者連接到裝置1500。在一種實施例中，藉由提供由處理器1512所接收與處理的音頻指令，使用者會與裝置1500互動。
顯示子系統1530代表硬體(例如，顯示裝置)與軟體(例如，驅動器)元件，其係提供一視覺與/或觸覺顯示給使用者以與計算裝置互動。顯示子系統1530包括顯示介面1532，其係包括被使用來提供顯示給使用者的特別 螢幕或硬體裝置。在一種實施例中，顯示介面1532包括與處理器1512分開的邏輯，以施行與該顯示器相關的至少一些處理。在一種實施例中，顯示子系統1530包括提供輸出與輸入兩者給使用者的觸控式螢幕裝置。
I/O控制器1540代表與使用者互動相關的硬體裝置與軟體元件。I/O控制器1540可操作來管理硬體，其係為部分的音頻子系統1520與/或顯示子系統1530。此外，I/O控制器1540顯示用於連接到裝置1500之額外裝置的連接點，經由此，使用者可與系統互動。例如，附著到裝置1500的裝置可包括麥克風裝置、喇叭、或立體聲系統、視頻系統或其他顯示裝置、鍵盤或按鍵裝置、或使用以特定應用(譬如讀卡機或其他裝置)的其他I/O裝置。
如以上所述，I/O控制器1540可與音頻子系統1520與/或顯示系統1530互動。例如，經過麥克風或其他音頻裝置的輸入可提供輸入或指令，以用於裝置1500的一或多個應用或功能。另外，替代或除了顯示器輸出以外，可提供音頻輸出。在另一種實例中，假如顯示子系統包括觸控式螢幕，顯示裝置也可當作輸入裝置，其係可至少由I/O控制器1540所部分管理。在裝置1500上也有額外的按鈕或切換器，以提供由I/O控制器1540所管理的I/O功能。
在一種實施例中，I/O控制器1540管理裝置，譬如加速度計、照相機、光感應器或其他環境感應器、陀螺儀、全球定位系統(GPS)、或可被包括在裝置1500中的其他 硬體。該輸入係為部分的直接使用者互動，並且提供環境輸入到該系統以影響它的操作(譬如過濾雜訊、調整亮度檢測之顯示、應用照相機的閃光或者其他特徵)。
在一種實施例中，裝置1500包括功率管理1550，其係管理電池使用、電池充電、與相關於功率儲存操作的特徵。記憶體子系統1560包括用於儲存資訊於裝置1500中的記憶體裝置。記憶體包括非揮發性(假如到記憶體裝置的功率被中斷的話，狀態沒有改變)與/或揮發性(假如到記憶體裝置的功率被中斷的話，狀態不確定)記憶體裝置。記憶體1560可儲存應用資料、使用者資料、音樂、照片、文件或其他資料、以及與執行系統1500之應用與功能相關的系統資料(不管長期或短暫)。
連通性1570包括硬體裝置(例如，無線與/或有線連接器與通訊硬體)與軟體元件(例如，驅動器、協定堆疊)，以促使裝置1500與外部裝置通訊。該裝置係為分開裝置，譬如其他計算裝置、無線存取點或基地台以及譬如耳機、列印機或其他裝置的週邊。
連通性1570包括複數種不同型態的連通性。概括而言，裝置1500係以蜂巢式連通性1572與無線連通性1574來顯示。蜂巢式連通性1572一般意指由無線載體所提供的蜂巢式網路連通性，譬如經由GSM(行動通訊的全球系統)或變數或衍生物、CDMA(分碼多工存取)或變數或衍生物、TDM(分時多工化)或變數或衍生物、或其他蜂巢式裝置標準來提供。無線連通性1574意指非蜂巢式的 無線連通性，其係並且包括個人區域網路(譬如藍牙)、局部區域網路(譬如WiFi(無線行動硬碟))、與/或廣域網路(譬如WiMax(全球互通微波存取))或其他無線通訊。無線通訊意指經由使用經過非固體媒介之調變電磁輻射的使用來傳送資料。有線通訊經由一固體通訊媒介來發生。
週邊連接1580包括硬體介面與連接器，以及軟體元件(例如，驅動器、協定堆疊)以進行週邊連接。將理解的是，裝置1500係為週邊裝置(〝至〞1582)到其他計算裝置以及具有週邊裝置(〝從〞1584)連接到它之兩者。裝置1500一般具有〝對接〞連接器，以連接到其他計算裝置，譬如為了管理(例如，下載與/或上傳、改變、同步化)在裝置1500上的內容。此外，對接連接器允許裝置1500連接到特定週邊，其係允許裝置1500例如控制內容輸出到視聽或其他系統。
除了專屬對接連接器或其他專屬連接硬體，裝置1500可經由一般或以標準為主的連接器來進行週邊連接1580。一般型態包括通用串列匯流排(USB)連接器(其可包括許多不同硬體介面的任一個)、包括微型顯示埠(MDP)的顯示埠、高解析度多媒體介面(HDMI)、火線或其他型態。
就在此所說明之操作或功能的範圍而言，它們係以軟體代碼、指令、架構與/或資料被說明或定義。該內容係為可直接執行(〝物體〞或〝可執行〞形式)、來源代碼 或不同代碼(〝△〞或〝區塊〞代碼)。在此所說明之實施例的軟體內容可經由具有被儲存於上之內容的製造物品或者經由操作通訊介面以發送資料經由該通訊介面之方法來提供。一機械可讀取儲存媒體可導致一機械施行所說明的功能或操作，並且包括以可藉由一機械來存取之形式來儲存資訊的任何機械(例如，計算裝置、電子系統等等)，譬如可記錄/不可記錄媒體(例如，唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)。一通訊介面包括與硬體、無線、光學等等媒介任一個介面接合以通訊到另一裝置的任一機械，譬如記憶體匯流排介面、處理器匯流排介面、網際網路連接、磁碟控制器等等。該通訊介面可藉由提供架構參數與/或發送訊號被架構，以準備該通訊介面，以提供說明該軟體內容的資料訊號。該通訊介面可經由發送到通訊介面的一或多個指令或訊號來存取。
在此所說明的種種元件係為一種用來施行所說明操作或功能的構件。在此所說明的每一元件包括軟體、硬體或這些之組合。該等元件係以軟體模組、硬體模組、特殊目的硬體(例如，特殊應用硬體、特殊應用積體電路(ASIC)、數位訊號處理器(DSP)等等)、嵌入式控制器、固線式電路等等來實施。
除了在此所說明的以外，可對本發明所揭露的實施例與實施過程進行種種改良而不背離它們的範圍。因此，在此的顯示與實例應該以顯示性且非限制性意義來解釋。本 發明的範圍應該僅僅參考接下來的申請專利範圍來測量。
100‧‧‧系統
110‧‧‧封裝體
120‧‧‧中央處理單元
130‧‧‧收發器
140‧‧‧電光元件
142‧‧‧平面光波晶片/平面光波電路
144‧‧‧雷射晶粒
150‧‧‧耦合器
200‧‧‧系統
202‧‧‧單元
204‧‧‧單元
210‧‧‧電性元件
212‧‧‧中央處理單元
214‧‧‧收發器
216‧‧‧調變器(模)
220‧‧‧光學元件
222‧‧‧波導
240‧‧‧耦合器
242‧‧‧鏡子
244‧‧‧耦合器
250‧‧‧光學元件
252‧‧‧波導
280‧‧‧光纖
260‧‧‧耦合器
270‧‧‧電性元件
272‧‧‧檢測器
274‧‧‧收發器
276‧‧‧中央處理單元
300‧‧‧系統
302‧‧‧中央處理單元
304‧‧‧封裝體
306‧‧‧光纖束
310‧‧‧平面光波晶片/平面光波電路
312‧‧‧波導
314‧‧‧模組擴充器
316‧‧‧鏡子
320‧‧‧雷射
330‧‧‧收發器
332‧‧‧穿矽連接孔
334‧‧‧調變器
334‧‧‧光檢測器
340‧‧‧耦合器
342‧‧‧透鏡陣列
350‧‧‧積體散熱器
364‧‧‧熱介面材料
362‧‧‧熱介面材料
370‧‧‧凹口
400‧‧‧系統
410‧‧‧封裝體
420‧‧‧中央處理單元
430‧‧‧平面光波晶片/平面光波電路
432‧‧‧雷射
434‧‧‧光檢測器電路
440‧‧‧耦合器
442‧‧‧光纖
500‧‧‧系統
510‧‧‧封裝體
520‧‧‧中央處理單元
530‧‧‧收發器
540‧‧‧平面光波晶片/平面光波電路
542‧‧‧雷射
544‧‧‧光檢測器電路
550‧‧‧耦合器
552‧‧‧光纖
600‧‧‧系統
610‧‧‧封裝體
620‧‧‧中央處理單元
630‧‧‧平面光波晶片/平面光波電路
632‧‧‧雷射
634‧‧‧調變器
640‧‧‧耦合器
700‧‧‧系統
710‧‧‧封裝體
720‧‧‧中央處理單元
730‧‧‧平面光波晶片/平面光波電路
732‧‧‧光學連接
740‧‧‧平面光波晶片/平面光波電路
742‧‧‧雷射
750‧‧‧耦合器
752‧‧‧光纖
800‧‧‧系統
810‧‧‧封裝體
820‧‧‧中央處理單元
830‧‧‧平面光波晶片/平面光波電路
832‧‧‧光檢測器
834‧‧‧光學連接
840‧‧‧雷射
850‧‧‧光學波導
860‧‧‧耦合器
862‧‧‧光纖
900‧‧‧平面光波晶片/平面光波電路
920‧‧‧耦合器
930‧‧‧雷射晶片
940‧‧‧光檢測器
1010‧‧‧封裝體
1020‧‧‧中央處理單元
1030‧‧‧平面光波晶片/平面光波電路
1040‧‧‧耦合器
1050‧‧‧光纖陣列
1400‧‧‧系統
1410‧‧‧匯流排
1412‧‧‧光學輸入/輸出元件
1420‧‧‧處理器封裝體
1422‧‧‧處理器
1430‧‧‧記憶體
1432‧‧‧操作系統
1434‧‧‧指令
1440‧‧‧輸入/輸出介面
1450‧‧‧網路介面
1460‧‧‧儲存器
1462‧‧‧資料
1470‧‧‧週邊介面
1482‧‧‧插座
1484‧‧‧外殼
1490‧‧‧外部裝置
1492‧‧‧插頭
1500‧‧‧裝置
1510‧‧‧處理器封裝體
1512‧‧‧處理器
1514‧‧‧光學介面元件
1520‧‧‧音頻子系統
1530‧‧‧顯示子系統
1532‧‧‧顯示介面
1540‧‧‧輸入/輸出控制器
1550‧‧‧功率管理
1560‧‧‧記憶體子系統
1570‧‧‧連通性
1572‧‧‧蜂巢式連通性
1574‧‧‧無線連通性
1580‧‧‧週邊連接
1582‧‧‧週邊裝置
1584‧‧‧週邊裝置
以下說明包括圖式之討論，其係具有藉由本發明實施例之實施過程的實例所產生的顯示。該等圖式應該藉由實例而並非藉由限制來理解。誠如在此所使用的，參考一或多個〝實施例〞欲被理解為說明被包括在本發明至少一種實施過程中的特定特徵、結構或特色。因此，在此所出現的片語，譬如〝在一種實施例中〞或者〝在一替代性實施例中〞說明本發明的種種實施例與實施過程，其係並且不一定全部意指相同實施例。不過，他們也不一定互相互斥。
圖1係為具有光子元件配置在處理器封裝上之系統之實施例的方塊圖。
圖2係為在處理器封裝體之間光學互連之實施例的方塊圖。
圖3A係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有分開收發器與光子晶片之處理器封裝上的光子元件。
圖3B係為在具有積體散熱片之密封處理器封裝中之圖3A電路實施例的方塊圖。
圖4係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有分開光子晶片之處理器封裝上與積體收發器於中央處理單元上。
圖5係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有分開收發器與光子晶片之處理器封裝上，在此該收發器晶片係為在該處理器與光子之間的覆晶接合。
圖6係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有積體處理器之處理器封裝上與收發器晶片被配置在光子基板上。
圖7係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有積體處理器之處理器封裝上以及收發器晶片被配置在光子基板上，且第二光子基板會將第一基板耦合到光耦合器。
圖8係為一系統架構之實施例的方塊圖，其具有光子元件被配置在具有積體處理器與收發器晶片、光子晶片與被整合入該處理器封裝內之波導的處理器封裝上。
圖9係為配置在平面光波電路(PLC)上之元件架構佈局之一種實施例的方塊圖。
圖10係為一系統實施例的方塊圖，其具有複數個PLC連接複數個光學陣列到封裝體上的處理器。
圖11係為一種製造PLC之製程之實施例的流程圖。
圖12係為一種組裝PLC模組之製程之實施例的流程圖。
圖13係為一種用來以處理器晶粒與PLC來組裝處理器封裝體之製程之實施例的流程圖。
圖14係為一計算裝置之實施例的方塊圖，其中一處 理器封裝體包括光子元件。
圖15係為一種行動裝置之實施例的方塊圖，其中一處理器封裝體包括光子元件。
接著是特定細節與實施過程的說明，其包括該等圖式的說明，其係描述以下所說明的一些或全部實施例，並且討論在此所呈現之本發明概念的其他潛在實施例或實施過程。本發明實施例的概要係提供如下，接著是參考附圖的更詳細說明。
100‧‧‧系統
110‧‧‧封裝體
120‧‧‧中央處理單元
130‧‧‧收發器
140‧‧‧電光元件
142‧‧‧平面光波晶片/平面光波電路
144‧‧‧雷射晶粒
150‧‧‧耦合器

Claims (24)

  1. 一種裝置，包含：一處理器封裝基板，該基板具有電性連接以與一印刷電路板接合；一處理器晶粒，耦合到該封裝基板；收發器邏輯，耦合到該封裝基板上的該處理器晶粒，該收發器邏輯提供電性訊號交換給該處理器晶粒；電光電路，耦合到該封裝基板上的該收發器邏輯，該電光電路係在該電性訊號與相應光訊號之間轉換；以及一光耦合器，耦合到該封裝基板並耦合到該電光電路，以在該電光電路與延伸出該處理器封裝體的光纖之間傳遞該光訊號。
  2. 如申請專利範圍第1項之裝置，其中該處理器晶粒係經由具有穿矽連接孔(TSV)的平面光波晶片(PLC)而被耦合到該封裝基板。
  3. 如申請專利範圍第1項之裝置，其中該收發器邏輯係被整合到該處理器晶粒上。
  4. 如申請專利範圍第1項之裝置，其中該電光電路包括至少一雷射與至少一光檢測器。
  5. 如申請專利範圍第4項之裝置，其中該電光電路進一步包括至少一調變器。
  6. 如申請專利範圍第1項之裝置，其中該電光電路包括一PLC。
  7. 如申請專利範圍第6項之裝置，其中該電光電路 包括被整合到該封裝基板內的波導元件。
  8. 如申請專利範圍第6項之裝置，其中該PLC進一步包括包括該收發器邏輯之晶片、雷射晶片、或者配置在該PLC上、連接到具有TSV之該基板之該光耦合器的其中一個或更多個。
  9. 如申請專利範圍第1項之裝置，其中該光耦合器包含二維的透鏡陣列。
  10. 如申請專利範圍第1項之裝置，進一步包含：一積體散熱器(IHS)，其具有一凹口在該光耦合器四週，以接收一光界面連接器。
  11. 如申請專利範圍第1項之裝置，進一步包含：複數個光耦合器，其被耦合到該封裝基板，其中每一光耦合器包括收發器邏輯與電光電路的相對應實例，以將該光耦合器耦合到該處理器晶粒。
  12. 一種處理器，包含：一封裝基板；一處理器晶粒，耦合到該封裝基板；以及一平面光波電路(PLC)，耦合到在該封裝基板上的該處理器晶粒，該PLC包括電光電路，耦合到在該封裝基板上的收發器邏輯，該電光電路係在電性訊號與相對應光訊號之間轉換，以及一光耦合器，耦合到該封裝基板並耦合到該電光電路，以在該電光電路與延伸出該處理器的光纖之間傳遞 該光訊號。
  13. 如申請專利範圍第12項之處理器，其中至少一電光元件經由具有穿矽連接孔(TSV)的該PLC被耦合到該封裝基板。
  14. 如申請專利範圍第12項之處理器，其中至少部份的該PLC被整合到該封裝基板內。
  15. 如申請專利範圍第12項之處理器，其中該PLC進一步包括配置在該PLC上的收發器邏輯晶片。
  16. 如申請專利範圍第12項之處理器，其中該處理器晶粒包括被整合在該處理器晶粒上的收發器邏輯。
  17. 如申請專利範圍第12項之處理器，其中該電光電路包括被整合到該PLC內的波導元件。
  18. 如申請專利範圍第12項之處理器，其中該光耦合器包含二維透鏡陣列。
  19. 一種計算系統，包含：一處理器，包括一處理器封裝基板，該基板具有電性連接以與一印刷電路板接合；一處理器晶粒，耦合到該封裝基板；收發器邏輯，耦合到在該封裝基板上的該處理器晶粒，該收發器邏輯提供電性訊號交換給該處理器晶粒；電光電路，耦合到在該封裝基板上的該收發器邏輯，該電光電路係在該電性訊號與一相對應的光訊號之間轉換；以及 一光耦合器，耦合到該封裝基板並耦合到該電光電路，以在該電光電路與延伸出該處理器封裝體的一光纖之間傳遞該光訊號；以及一光纖連接器，包括一單模光纖，以耦合到該光耦合器。
  20. 如申請專利範圍第19項之計算系統，其中該處理器晶粒經由具有穿矽連接孔(TSV)的平面光波晶片(PLC)而被耦合到該封裝基板。
  21. 如申請專利範圍第19項之計算系統，其中該收發器邏輯係被整合到該處理器晶粒上。
  22. 如申請專利範圍第19項之計算系統，其中該電光電路包括被整合到該封裝基板內的波導元件。
  23. 如申請專利範圍第19項之計算系統，其中該光耦合器包含二維透鏡陣列。
  24. 如申請專利範圍第19項之計算系統，進一步包含：一積體散熱器(IHS)，其具有一凹口在該光耦合器四週，以接收一光界面連接器。
TW101147866A 2011-12-30 2012-12-17 用於使用平面光波積體電路之光學輸入／輸出系統之裝置、處理器及計算系統 TWI610103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/US11/68105 2011-12-30
PCT/US2011/068105 WO2013101184A1 (en) 2011-12-30 2011-12-30 Optical i/o system using planar light-wave integrated circuit

Publications (2)

Publication Number Publication Date
TW201346360A true TW201346360A (zh) 2013-11-16
TWI610103B TWI610103B (zh) 2018-01-01

Family

ID=48698418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147866A TWI610103B (zh) 2011-12-30 2012-12-17 用於使用平面光波積體電路之光學輸入／輸出系統之裝置、處理器及計算系統

Country Status (3)

Country Link
US (2) US9507086B2 (zh)
TW (1) TWI610103B (zh)
WO (1) WO2013101184A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013101184A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Optical i/o system using planar light-wave integrated circuit
US9874688B2 (en) * 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US9557478B2 (en) * 2012-08-28 2017-01-31 Acacia Communications, Inc. Electronic and optical co-packaging of coherent transceiver
US9105635B2 (en) * 2013-03-13 2015-08-11 Intel Corporation Stubby pads for channel cross-talk reduction
TW201441704A (zh) * 2013-04-17 2014-11-01 Hon Hai Prec Ind Co Ltd 光通訊模組
US9297971B2 (en) * 2013-04-26 2016-03-29 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer
US9939578B2 (en) 2013-05-10 2018-04-10 Intel Corporation Low cost integration of optical components in planar lightwave circuits
US9464883B2 (en) 2013-06-23 2016-10-11 Eric Swanson Integrated optical coherence tomography systems and methods
US9683928B2 (en) 2013-06-23 2017-06-20 Eric Swanson Integrated optical system and components utilizing tunable optical sources and coherent detection and phased array for imaging, ranging, sensing, communications and other applications
US10606003B2 (en) * 2013-08-02 2020-03-31 Luxtera, Inc. Method and system for an optical coupler for silicon photonics devices
JP6277851B2 (ja) * 2014-05-08 2018-02-14 富士通株式会社 光モジュール
DE102014219792A1 (de) * 2014-09-30 2016-03-31 Technische Universität Berlin Optoelektronisches Bauelement
CN107076933B (zh) * 2014-10-29 2020-08-07 阿卡西亚通信有限公司 具有光纤的光电子球栅阵列封装
US20170237228A1 (en) * 2014-11-05 2017-08-17 Innovative Micro Technology Microfabricated optical apparatus
US20160231101A1 (en) * 2015-02-06 2016-08-11 Eric Swanson Swept-source optical coherence tomography (ss-oct) system with silicon photonic signal processing element having matched path lengths
US9482818B2 (en) * 2015-02-23 2016-11-01 Cisco Technology, Inc. Optically coupling waveguides
WO2016145310A1 (en) * 2015-03-12 2016-09-15 Samtec, Inc. Optical module including silicon photonics chip and coupler chip
US20160314088A1 (en) * 2015-04-23 2016-10-27 PhotonIC International Pte. Ltd. Photonics-Optimized Processor System
US9588298B2 (en) * 2015-06-04 2017-03-07 Elenion Technologies, Llc Edge coupler
JP6237719B2 (ja) * 2015-07-10 2017-11-29 富士通オプティカルコンポーネンツ株式会社 光送受信器
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US20170093227A1 (en) * 2015-09-30 2017-03-30 Apple Inc. Corrosion resistant optical connector with accompanying circuitry
US11585991B2 (en) * 2019-02-28 2023-02-21 Teramount Ltd. Fiberless co-packaged optics
US20230296853A9 (en) 2015-10-08 2023-09-21 Teramount Ltd. Optical Coupling
US9939596B2 (en) 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
US9762334B2 (en) 2015-12-31 2017-09-12 Alcatel-Lucent Usa Inc. Photonic integrated circuit using chip integration
US10026723B2 (en) * 2016-01-04 2018-07-17 Infinera Corporation Photonic integrated circuit package
CN108885321A (zh) * 2016-01-28 2018-11-23 申泰公司 光收发器
US9791640B2 (en) * 2016-03-14 2017-10-17 Te Connectivity Corporation Interposer with separable interface
US10996401B2 (en) 2016-06-30 2021-05-04 Mellanox Technologies, Ltd. Method and apparatus for optical coupling of optical signals for a photonic integrated circuit
US10749603B2 (en) * 2016-07-14 2020-08-18 Ayar Labs, Inc. Laser module for optical data communication system within silicon interposer
WO2018013122A1 (en) * 2016-07-14 2018-01-18 Intel Corporation Semiconductor package with embedded optical die
US9772458B1 (en) * 2016-09-12 2017-09-26 Yottahn, Inc. Optical module for optical fibers and method of manufacturing the same
US10050409B2 (en) * 2016-09-22 2018-08-14 Innovative Micro Technology Microfabricated optical apparatus with grounded metal layer
US10242976B2 (en) * 2016-12-31 2019-03-26 Intel Corporation In-package photonics integration and assembly architecture
US11452208B2 (en) 2017-02-24 2022-09-20 Hewlett Packard Enterprise Development Lp Electronic devices packaged on wing boards
CN107070556A (zh) * 2017-03-17 2017-08-18 深圳市傲科光电子有限公司 一种双向光纤收发电路及双向光纤收发机
WO2018198490A1 (ja) 2017-04-28 2018-11-01 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
US11333907B2 (en) 2017-05-23 2022-05-17 Rockley Photonics Limited Optical engine
US10267988B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US11239377B2 (en) * 2017-08-07 2022-02-01 Rockley Photonics Limited Optoelectronic module package
US11055318B2 (en) * 2017-08-31 2021-07-06 Intel Corporation Target number of clusters based on internal index Fibonacci search
US11030231B2 (en) * 2017-09-08 2021-06-08 Intel Corporation Angular k-means for text mining
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
WO2019066914A1 (en) 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
WO2019066908A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
WO2019066921A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
EP3749996A4 (en) 2018-02-05 2021-11-24 Samtec Inc. OPTICAL INTERPOSER
US10598860B2 (en) * 2018-03-14 2020-03-24 Globalfoundries Inc. Photonic die fan out package with edge fiber coupling interface and related methods
US10848152B2 (en) 2018-03-15 2020-11-24 Analog Devices Global Unlimited Company Optically isolated micromachined (MEMS) switches and related methods comprising a light transmitting adhesive layer between an optical receiver and a light source
US11573387B2 (en) 2018-04-12 2023-02-07 Rockley Photonics Limited Optical engine
US11054597B2 (en) 2018-04-12 2021-07-06 Rockley Photonics Limited Electro-optical package and method of fabrication
JP2019191251A (ja) * 2018-04-19 2019-10-31 日本電信電話株式会社 光モジュール、光配線基板および光モジュールの製造方法
WO2019207363A1 (en) 2018-04-25 2019-10-31 Rockley Photonics Limited Electro-optical package and method of fabrication
WO2019246594A1 (en) 2018-06-22 2019-12-26 Masseta Technologies Llc Discrete optical unit on a substrate of an integrated photonics chip
US10333623B1 (en) * 2018-06-25 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Optical transceiver
US10777430B2 (en) 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same
US10823912B1 (en) * 2018-09-27 2020-11-03 Apple Inc. Silicon photonics using off-cut wafer having top-side vertical outcoupler from etched cavity
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US10598875B2 (en) * 2018-12-14 2020-03-24 Intel Corporation Photonic package with a bridge between a photonic die and an optical coupling structure
CN111352192B (zh) * 2018-12-20 2021-08-10 青岛海信宽带多媒体技术有限公司 一种光模块
WO2020162564A1 (ja) * 2019-02-08 2020-08-13 古河電気工業株式会社 光モジュール
US11525958B1 (en) 2019-09-09 2022-12-13 Apple Inc. Off-cut wafer with a supported outcoupler
US11715728B2 (en) * 2019-09-19 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
DE102020119103A1 (de) 2019-09-19 2021-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Photonische halbleitervorrichtung und herstellungsverfahren
US11899251B2 (en) * 2019-10-31 2024-02-13 Ayar Labs, Inc. Vertical integrated photonics chiplet for in-package optical interconnect
US10983293B1 (en) * 2020-02-28 2021-04-20 Hewlett Packard Enterprise Development Lp Electro-optical hot-pluggable module with a dual-purpose heat transfer plate
CN115485596A (zh) * 2020-03-06 2022-12-16 洛克利光子有限公司 开关组合件
US11145606B1 (en) 2020-03-26 2021-10-12 Globalfoundries U.S. Inc. Corner structures for an optical fiber groove
US11621795B2 (en) 2020-06-01 2023-04-04 Nubis Communications, Inc. Polarization-diversity optical power supply
TW202232163A (zh) 2020-09-18 2022-08-16 美商紐比斯通訊股份有限公司 包括光通訊模組的資料處理系統及裝置及其方法
TW202232157A (zh) 2020-10-07 2022-08-16 美商紐比斯通訊股份有限公司 資料處理系統、資料處理裝置及使用光通訊模組的系統、裝置及方法
DE112021004425T5 (de) 2020-10-23 2023-06-29 Apple Inc. Fast-axis-kollimator mit hängeverbinder
WO2022109349A1 (en) * 2020-11-20 2022-05-27 Nubis Communications, Inc. Thermal design for rack mount systems including optical communication modules
US20240031032A1 (en) * 2020-12-10 2024-01-25 Lightspeedai Labs Private Limited Systems and methods for enabling an optics based compute system associated with transmission and reception
US20220196935A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Novel connector designs for photonics packaging integration
US20220196931A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Micro-lens array optically coupled with a photonics die
US11391897B2 (en) * 2020-12-23 2022-07-19 Cisco Technology, Inc. Stiffener device providing external connections to co-packaged optical devices
US11664318B2 (en) * 2020-12-31 2023-05-30 Nokia Solutions And Networks Oy Stack of dies
US11719898B2 (en) * 2021-03-03 2023-08-08 Marvell Asia Pte Ltd. Methods for co-packaging optical modules on switch package substrate
CN115515027A (zh) * 2021-06-03 2022-12-23 华为技术有限公司 光电混合封装结构和电子设备
US20230057702A1 (en) * 2021-08-19 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11686908B2 (en) 2021-11-17 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US20230185034A1 (en) * 2021-12-14 2023-06-15 Chia-Pin Chiu Open cavity photonic integrated circuit and method
US20240027706A1 (en) * 2022-07-22 2024-01-25 Intel Corporation Photonics integrated circuit device packaging
US20240111106A1 (en) * 2022-10-04 2024-04-04 Applied Materials, Inc. Photonic glass layer substrate with embedded optical structures for communicating with an electro optical integrated circuit

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167059A (ja) * 1991-12-11 1993-07-02 Hitachi Ltd 光電子集積回路
EP0613032B1 (en) 1993-02-23 1999-01-20 The Whitaker Corporation Fiber optic coupling devices
US5416861A (en) 1994-04-29 1995-05-16 University Of Cincinnati Optical synchronous clock distribution network and high-speed signal distribution network
US5748827A (en) 1996-10-23 1998-05-05 University Of Washington Two-stage kinematic mount
US6229947B1 (en) 1997-10-06 2001-05-08 Sandia Corporation Tapered rib fiber coupler for semiconductor optical devices
US6385374B2 (en) 1999-01-06 2002-05-07 Infineon Technologies Ag Multichannel electro-optical assembly
JP2000227529A (ja) 1999-02-05 2000-08-15 Mitsubishi Electric Corp 光コネクタ
GB9907407D0 (en) 1999-03-31 1999-05-26 Univ Bristol An optical crosspoint switch using vertically coupled waveguide structure
US6567963B1 (en) 1999-10-22 2003-05-20 Tera Connect, Inc. Wafer scale integration and remoted subsystems using opto-electronic transceivers
DE19959781C2 (de) 1999-12-07 2003-02-20 Infineon Technologies Ag Opto-elektronische Baugruppe mit integriertem Abbildungs-System
US6364542B1 (en) * 2000-05-09 2002-04-02 National Semiconductor Corporation Device and method for providing a true semiconductor die to external fiber optic cable connection
US6985219B2 (en) 2000-12-21 2006-01-10 Credence Systems Corporation Optical coupling for testing integrated circuits
US6636540B2 (en) 2001-10-30 2003-10-21 Agilent Technologies, Inc. Optical turn for monitoring light from a laser
JP4352661B2 (ja) * 2002-07-25 2009-10-28 住友電気工業株式会社 光モジュール
TWI278673B (en) 2002-11-27 2007-04-11 Nat Semiconductor Corp Multi-format connector module incorporating chip mounted optical sub-assembly
JP2004240220A (ja) 2003-02-06 2004-08-26 Seiko Epson Corp 光モジュール及びその製造方法、混成集積回路、混成回路基板、電子機器、光電気混載デバイス及びその製造方法
JP2004246279A (ja) 2003-02-17 2004-09-02 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、光電気混載集積回路、回路基板、電子機器
US7343058B2 (en) * 2003-04-22 2008-03-11 Intel Corporation Efficient light coupler from off-chip to on-chip waveguides
JP4348604B2 (ja) 2003-07-10 2009-10-21 オムロン株式会社 光路変換型光結合素子
US7083333B2 (en) 2003-08-29 2006-08-01 Intel Corporation Optical packages and methods to manufacture the same
US6993212B2 (en) 2003-09-08 2006-01-31 Intel Corporation Optical waveguide devices having adjustable waveguide cladding
US7316512B2 (en) 2004-07-30 2008-01-08 General Electric Company Interconnect device
KR100737348B1 (ko) 2004-12-14 2007-07-09 한국전자통신연구원 전계흡수형 광 변조기 및 그 제조방법
US8238699B2 (en) * 2005-03-04 2012-08-07 Finisar Corporation Semiconductor-based optical transceiver
US7206472B2 (en) * 2005-03-15 2007-04-17 Fujitsu Ltd. Optical backplanes with integrated optical couplers and methods of making the same
KR100749528B1 (ko) 2005-09-30 2007-08-16 주식회사 두산 광 접속 모듈 및 그 제조 방법
US7556440B2 (en) 2006-12-22 2009-07-07 Lightwire Inc. Dual-lensed unitary optical receiver assembly
JP5156502B2 (ja) 2007-06-26 2013-03-06 パナソニック株式会社 光モジュール
JP4914819B2 (ja) 2007-12-14 2012-04-11 株式会社エンプラス 光結合素子およびこれを備えた光モジュール
US7539366B1 (en) * 2008-01-04 2009-05-26 International Business Machines Corporation Optical transceiver module
JP5082894B2 (ja) 2008-01-31 2012-11-28 ソニー株式会社 光電伝送用コネクタ、光電伝送デバイスおよび電子機器
JP5055193B2 (ja) 2008-04-24 2012-10-24 日東電工株式会社 光電気混載基板の製造方法
US8335411B2 (en) 2008-11-11 2012-12-18 Ultra Communications, Inc. Fiber optic bi-directional coupling lens
JP2010122312A (ja) 2008-11-17 2010-06-03 Hitachi Cable Ltd 送受信レンズブロック及びそれを用いた光モジュール
US8315492B2 (en) 2009-04-24 2012-11-20 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Fiber connector module including integrated optical lens turn block and method for coupling optical signals between a transceiver module and an optical fiber
US8787714B2 (en) 2009-12-22 2014-07-22 Enplas Corporation Lens array and optical module provided therewith
US20110243509A1 (en) 2010-04-05 2011-10-06 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Opto-electronic transceiver module system
TWI446036B (zh) 2010-05-24 2014-07-21 Univ Nat Central 光學傳輸模組
JP5538108B2 (ja) 2010-07-09 2014-07-02 株式会社エンプラス レンズアレイおよびこれを備えた光モジュール
TW201211606A (en) * 2010-09-03 2012-03-16 Univ Nat Central Optical transmission module with optical waveguide structure
CN102760711A (zh) 2011-04-29 2012-10-31 中国科学院微电子研究所 半导体器件及其编程方法
WO2013101184A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Optical i/o system using planar light-wave integrated circuit
TWI563308B (en) 2012-11-30 2016-12-21 Hon Hai Prec Ind Co Ltd Optical communication module
TWI565989B (zh) 2012-12-14 2017-01-11 鴻海精密工業股份有限公司 光纖連接器
TW201426062A (zh) 2012-12-20 2014-07-01 Hon Hai Prec Ind Co Ltd 光耦合透鏡及光纖耦合連接器
CN203164482U (zh) 2013-04-08 2013-08-28 青岛海信宽带多媒体技术有限公司 一种光模块
US9134487B2 (en) 2013-07-09 2015-09-15 Hon Hai Precision Industry Co., Ltd. Optical connector with alignment structure
US9235012B1 (en) 2014-09-03 2016-01-12 Hon Hai Precision Industry Co., Ltd. Optical coupling lens and optical communication module having same

Also Published As

Publication number Publication date
US10054737B2 (en) 2018-08-21
US20140203175A1 (en) 2014-07-24
WO2013101184A1 (en) 2013-07-04
US9507086B2 (en) 2016-11-29
TWI610103B (zh) 2018-01-01
US20170131469A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
TWI610103B (zh) 用於使用平面光波積體電路之光學輸入／輸出系統之裝置、處理器及計算系統
US10591689B2 (en) Reflow-compatible optical I/O assembly adapter
US10365447B2 (en) Method and system for a chip-on-wafer-on-substrate assembly
TWI497137B (zh) 二維高密度光學連接器
JP6766049B2 (ja) パッケージ化された光電子モジュール
US9647762B2 (en) Integrated parallel optical transceiver
US11169335B2 (en) Slim connector plug and active optical cable assembly using same
US8678673B2 (en) Optical USB thin card
US20140086527A1 (en) Vertical light coupler
US9939596B2 (en) Optical integrated circuit package
Patterson et al. The future of packaging with silicon photonics
US20210048587A1 (en) Photonic optoelectronic module packaging
CN113272700A (zh) 连接器插头及利用其的有源光缆组装体
JP2017502502A (ja) 光電子パッケージアセンブリ
KR101266616B1 (ko) 광전 배선 모듈
CN113841075B (zh) 连接器插头及利用其的有源光缆组装体
KR20210035058A (ko) 초소형 광송신 모듈 및 반도체 패키징 방식을 이용한 그의 제조방법
US20230086908A1 (en) Optical element module, slim connector plug, active optical cable assembly using same, and manufacturing method thereof
TWI447590B (zh) Ｕｓｂ光學薄卡結構
Bernabé et al. Integration challenges for terabit class mid board photonic transceivers
CN114552367A (zh) 一种光发射器件
Tsiokos et al. 2.1 Optical interconnects: the driver behind future data centers
De Dobbelaere Optoelectronic integration for reduced power dissipation in optical interconnect