TW201342904A - 用於互補金氧半導體影像感測器之可變電壓列驅動器 - Google Patents

Abstract

一種實例影像感測器包括配置於行及列之陣列中的複數個像素、列驅動器及控制邏輯電路。該列驅動器耦合至該陣列之一列中的像素，以提供可變驅動電壓來驅動該列之該等像素中所包括的電晶體。該控制邏輯電路經耦合以將一或多個控制邏輯信號提供至該列驅動器。該列驅動器回應於該一或多個控制邏輯信號而調整該驅動電壓之量值。

Description

用於互補金氧半導體影像感測器之可變電壓列驅動器

本發明大體而言係關於影像感測器，且具體而言但非排他地，係關於互補金屬氧化物半導體(「CMOS」)影像感測器。

影像感測器已變得普遍存在。其廣泛用於數位靜態相機、蜂巢式電話、安全攝影機及醫療、汽車及其他應用。用於製造影像感測器且具體而言製造互補金屬氧化物半導體(「CMOS」)影像感測器(「CIS」)之技術已不斷快速進步。舉例而言，對更高解析度及更低電力消耗之需求已促進此等影像感測器之進一步微型化及整合。

通常，影像感測器包括配置於列及行中之像素陣列。每一像素可包括光電二極體，及用以控制累積於光電二極體中之電荷之累積、轉移及重設的若干電晶體。舉例而言，影像感測器通常至少包括源極隨耦器電晶體及用於將源極隨耦器電晶體耦合至行輸出線之列選擇電晶體。像素亦通常具有電荷儲存節點(諸如浮動擴散節點)，該電荷儲存節點又連接至源極隨耦器電晶體之閘極。由光感測器產生之電荷儲存於該儲存節點處。在一些配置中，影像感測器亦可包括用於將電荷自光感測器轉移至儲存節點之電晶體。影像感測器亦通常包括用以將儲存節點重設之電晶體，之後其接收光生電荷。

對於一些習知影像感測器，包括於像素中之電晶體藉由固定電 壓源驅動。然而，隨著像素大小不斷縮減且控制方法變得更複雜，用於傳送不同驅動信號之晶片區域變得更有限。且，藉由單一固定電壓源驅動像素中之電晶體可能由於(例如)引入不想要之雜訊而影響像素之效能。

100‧‧‧影像感測器

102‧‧‧行位元線

104‧‧‧控制邏輯信號

105‧‧‧像素陣列

106‧‧‧列線

108‧‧‧控制邏輯信號

110‧‧‧行讀出電路

115‧‧‧控制邏輯電路

120‧‧‧列控制電路

202‧‧‧行位元線

204‧‧‧行位元線

302‧‧‧列驅動器

304‧‧‧控制邏輯信號

315‧‧‧控制邏輯電路

320‧‧‧列控制電路

400‧‧‧列驅動器

405‧‧‧第一開關單元

410‧‧‧第二開關單元

415‧‧‧第三開關單元

420‧‧‧第四開關單元

500‧‧‧列驅動器

505‧‧‧開關單元

510‧‧‧開關單元

515‧‧‧開關單元

520‧‧‧開關單元

A1‧‧‧控制邏輯信號輸入

A2‧‧‧控制邏輯信號輸入

A3‧‧‧控制邏輯信號輸入

A4‧‧‧控制邏輯信號輸入

FD‧‧‧浮動擴散節點

GND‧‧‧接地電位

N1‧‧‧節點

P1‧‧‧像素

P2‧‧‧像素

P3‧‧‧像素

P4‧‧‧像素

Pn‧‧‧像素

PD‧‧‧光電二極體

RD1‧‧‧列驅動器

RD2‧‧‧列驅動器

RD3‧‧‧列驅動器

RDn‧‧‧列驅動器

RST1‧‧‧重設信號

S1‧‧‧開關

S1'‧‧‧開關

S2‧‧‧開關

S2'‧‧‧開關

S3‧‧‧開關

S3'‧‧‧開關

S4‧‧‧開關

S4'‧‧‧開關

SEL1‧‧‧選擇信號

t0‧‧‧時間

t1‧‧‧時間

t2‧‧‧時間

t3‧‧‧時間

t4‧‧‧時間

t5‧‧‧時間

t6‧‧‧時間

t7‧‧‧時間

T1‧‧‧轉移電晶體

T2‧‧‧重設電晶體

T3‧‧‧源極隨耦(SF)電晶體

T4‧‧‧選擇電晶體

TX1‧‧‧轉移信號

VDD‧‧‧電力軌

VDD1‧‧‧第一驅動電壓/第一電壓源

VDD2‧‧‧第二驅動電壓/第二電壓源

VDD3‧‧‧第三驅動電壓/第三電壓源

VDD4‧‧‧第四驅動電壓/第四電壓源

Y‧‧‧輸出

參看下圖描述本發明之非限制及非詳盡之實施例，其中除非另有規定，否則遍及各圖中相同參考數字指代相同部分。

圖1為說明根據本發明之實施例的影像感測器之功能方塊圖。

圖2為說明根據本發明之實施例的影像感測器內之四電晶體(「4T」)像素之像素電路的電路圖。

圖3為說明根據本發明之實施例的影像感測器內之控制邏輯電路及列控制電路之功能方塊圖。

圖4為說明根據本發明之實施例的影像感測器之列控制電路內之列驅動器的功能方塊圖。

圖5為根據本發明之實施例的列驅動器之電路圖。

圖6為說明根據本發明之實施例的列驅動器之輸出之時序圖。

本文中描述用於CMOS影像感測器之可變電壓列驅動器之實施例。在以下描述中，陳述眾多特定細節以提供對該等實施例之透徹理解。然而，熟習此項技術者將認識到，可在無該等特定細節中之一或多者的情況下或藉由其他方法、組件、材料等實踐本文中所描述之技術。在其他例子中，未詳細展示或描述熟知結構、材料或操作以避免混淆某些態樣。

遍及本說明書對「一個實施例」或「一實施例」之引用意謂結合該實施例描述之特定特徵、結構或特性包括於本發明之至少一個實施例中。因此，片語「在一個實施例中」或「在一實施例中」遍及本 說明書在各處出現未必均指同一實施例。另外，特定特徵、結構或特性可在一或多個實施例中以任何合適之方式組合。

圖1為說明根據本發明之實施例的影像感測器100之功能方塊圖。影像感測器100之所說明實施例包括作用區域(亦即，像素陣列105)、行讀出電路110、控制邏輯電路115及列控制120。

舉例而言，像素陣列105為背側或前側照明成像像素(例如，像素P1、P2……Pn)之二維陣列。在一個實施例中，每一像素為主動像素感測器(「APS」)，諸如互補金屬氧化物半導體(「CMOS」)成像像素。如所說明，每一像素被配置於列(例如，像素P1及P2位於第一列中，而像素P3及P4位於第二列中)及行(例如，像素P1及P3位於第一行中，而像素P2及P4位於第二行中)中，以獲取人、場所或物件之影像資料，該影像資料隨後可用於呈現人、場所或物件之影像。

像素陣列105中之每一像素可包括光電二極體及若干電晶體。列控制電路120經由列線106將驅動電壓提供至包括於像素中的電晶體，以控制累積於光電二極體中之電荷的累積、轉移及重設。

在每一像素已獲取其影像資料或影像電荷之後，行讀出電路110經由行位元線102讀出該影像資料。行讀出電路110可包括放大電路、類比至數位轉換電路或其他電路。行讀出電路110讀出之資料可被簡單地傳送至儲存器，或藉由應用後影像效應(例如，修剪、旋轉、移除紅眼、調整亮度、調整對比度，或其他)進一步操縱影像資料。

控制邏輯電路115經組態以控制像素陣列105之操作特性。舉例而言，控制邏輯電路115可產生控制邏輯信號108以啟用行位元線102供行讀出電路110讀出。此外，如下文更詳細地論述，控制邏輯電路115亦可產生控制邏輯信號104以調整由列控制電路120在列線106上供應之驅動電壓的量值。

圖2為說明根據本發明之實施例之影像感測器內的四電晶體 (「4T」)像素(例如，像素P1、P2、P3及P4)之像素電路的電路圖。像素P1、P2、P3及P4說明用於實施圖1之像素陣列105內之每一像素的像素電路架構。然而，應瞭解，本發明之實施例不限於4T像素架構；實情為，受益於本發明之一般熟習此項技術者將理解，本發明之教示亦適用於3T設計、5T設計及各種其他像素架構。

在圖2中，像素P1及P2配置於像素陣列之第一列中，且像素P3及P4配置於像素陣列之第二列中。類似地，像素P1及P3配置於像素陣列之第一行中，而像素P2及P4配置於像素陣列之第二行中。每一像素電路之所說明實施例包括光電二極體PD、轉移電晶體T1、重設電晶體T2、源極隨耦器(「SF」)電晶體T3及選擇電晶體T4。在操作期間，第一列之轉移電晶體T1接收轉移信號TX1，該轉移信號TX1將在光電二極體PD中累積之電荷轉移至浮動擴散節點FD。

第一列像素之重設電晶體T2耦合於電力軌VDD與浮動擴散節點FD之間以在重設信號RST1之控制下進行重設(例如，將FD放電或充電至預設電壓)。浮動擴散節點FD耦合至SF電晶體T3之閘極。SF電晶體T3耦合於電力軌VDD與選擇電晶體T4之間。SF電晶體T3作為源極隨耦器而操作，從而自浮動擴散節點FD提供高阻抗輸出。最終，該陣列中之第一列之選擇電晶體T4在選擇信號SEL1之控制下將像素電路之輸出選擇性地耦合至其各別行位元線202及204。在一個實施例中，TX1信號、RST1信號及SEL1信號由圖1之列控制電路120產生且經由列線106傳送。在一個實施例中，可藉由包括於影像感測器中之金屬互連層在像素電路中路由列線106。

圖3為說明根據本發明之實施例的影像感測器內之控制邏輯電路315及列控制電路320之功能方塊圖。控制邏輯電路315及列控制電路320分別為圖1之控制邏輯電路115及列控制電路120之可能實施。列控制電路320之所說明實例包括複數個列驅動器302(例如，RD1、RD2、 RD3...RDn)。如圖所示，列驅動器302配置於若干列中以提供驅動電壓來驅動包括於電晶體之各別列之像素中的電晶體。舉例而言，列驅動器RD1為包括於像素陣列之第一列中之列選擇電晶體提供驅動電壓SEL1，列驅動器RD2為包括於第一列中之重設電晶體提供驅動電壓RST1，且列驅動器RD3為包括於第一列中之轉移電晶體提供驅動電壓TX1。圖3說明用於與如上文在圖2中所論述之4T像素架構一起使用的用於每一列之三個列驅動器302。然而，本發明之實施例不限於4T像素架構，且因此列控制電路320可視需要包括每列任何數目個列驅動器以用於適當地實施替代性像素架構，例如3T、5T及其他設計。

圖3亦說明由控制邏輯電路315產生之控制邏輯信號304。在操作中，列驅動器302藉由回應於控制邏輯信號304調整驅動電壓之量值而提供可變驅動電壓以驅動包括於像素中之電晶體。舉例而言，圖3將列驅動器302說明為反及(NAND)閘。列驅動器NAND閘可回應於控制邏輯信號之各別輸入而輸出具有複數個離散非零電壓位準之驅動電壓。在所說明實施例中，每一列驅動器302經耦合以接收四個控制邏輯信號304來控制其操作。舉例而言，列驅動器RD1之分解視圖說明四個控制邏輯信號A1、A2、A3及A4，該等輸入中之每一者表示至少一個位元。列驅動器RD1經組態以回應於此四個輸入而輸出可變驅動電壓SEL1。舉例而言，列驅動器RD1之邏輯表如下：

因此，在圖1之實例中，控制邏輯信號輸入A1為最高有效位元(MSB)，其中當輸入A1為邏輯低時，列驅動器RD1輸出第一驅動電壓 VDD1，而不管其他輸入A2至A4之邏輯狀態如何。且，當輸入A1為邏輯高且輸入A2為邏輯低時，列驅動器RD1輸出第二驅動電壓VDD2，而不管輸入A3及A4之邏輯狀態如何。類似地，當輸入A1及A2為邏輯高且輸入A3為邏輯低時，列驅動器RD1輸出第三驅動電壓VDD3，而不管輸入A4之邏輯狀態如何。當輸入A1至A3為邏輯高且輸入A4為邏輯低時，列驅動器RD1經組態以輸出第四驅動電壓VDD4。最後，當列驅動器RD1之所有輸入均處於邏輯高狀態時，列驅動器RD1使其輸出耦合至接地(GND)。如在此實施例中可見，由列驅動器RD1輸出之離散非零電壓位準的數目等於輸入至列驅動器RD1之控制邏輯信號之數目(亦即，四個控制邏輯信號輸入及四個離散非零電壓位準輸出)。

陣列之第一列之剩餘列驅動器RD2及RD3及後續列之列驅動器可經組態以按與上文關於列驅動器RD1所描述之方式類似的方式操作，每一列驅動器具有其自身之各別控制邏輯信號304輸入。然而，在一個實施例中，在控制邏輯信號A1至A4之共用匯流排上提供控制邏輯信號304，其中在需要時用額外控制邏輯信號(未圖示)來啟用特定列驅動器。

操作時，控制邏輯電路315產生控制邏輯信號304以控制包括於像素陣列之像素中的電晶體，用於光電二極體中累積之電荷的累積、轉移及重設。此外，控制邏輯電路315判定控制邏輯信號304之邏輯位準，用於調整列驅動器302在列線106上供應之驅動電壓的量值。在一實施例中，控制邏輯電路315可提供用於驅動選擇電晶體之第一電壓位準及用於驅動重設電晶體之第二電壓位準。在另一實施例中，控制邏輯電路315可實施高級控制技術，該等高級控制技術包括藉由在電晶體之接通或關斷期間，將驅動電壓自第一電壓位準改變為第二電壓位準之電晶體的「平滑」轉變。舉例而言，包括於一像素中之轉移電 晶體可接收處於第一電壓位準之驅動電壓以開始接通電晶體(例如，在線性區中操作)，且隨後接收第二電壓位準以完全接通該電晶體(例如，在飽和區中操作)。

圖4為說明根據本發明之實施例之影像感測器之列控制電路內之列驅動器400的功能方塊圖。列驅動器400之所說明實例包括開關單元405、410、415及420及輸出Y。列驅動器400為圖3之列驅動器302之一個可能實施。因此，輸出Y可為列選擇SEL驅動電壓、轉移TX驅動電壓或重設RST驅動電壓，如圖2及3中所示。圖4中亦說明電壓源VDD1、VDD2、VDD3、VDD4、控制邏輯信號輸入A1至A4及接地電位GND。

如圖4中所示，第一開關單元405經耦合以接收控制邏輯信號之最高有效位元(MSB)(亦即，A1)；第二開關單元410及第三開關單元415經耦合以分別接收次最高有效位元A2及A3；且第四開關單元420經耦合以接收控制邏輯信號之最低有效位元(LSB)A4。將每一開關單元展示為包括由其各別控制邏輯信號輸入所控制之一對互補開關。舉例而言，包括於開關單元405中之兩個開關S1及S1'由控制邏輯信號輸入A1控制。然而，開關S1經組態以當開關S1'斷開時接通，且反之亦然。因此，當控制邏輯信號輸入A1為邏輯高時，開關S1斷開且開關S1'接通。同樣地，當控制邏輯信號輸入A1為邏輯低時，開關S1接通且開關S1'斷開。開關單元中包括互補開關可防止操作期間將電壓源短接於一起。

如圖4中所示，第一開關單元405之開關S1經組態以回應於第一控制邏輯輸入A1處於低邏輯狀態而閉合，使得列驅動器400之輸出Y耦合至第一電壓源VDD1。此外，開關S1'回應於第一控制邏輯輸入A1處於邏輯低而斷開，因此防止將其他電壓源耦合至輸出Y，且允許由列驅動器400輸出之驅動電壓為第一電壓源VDD1之電壓位準。

第一開關單元405進一步經組態以當第一控制邏輯輸入A1為邏輯高時藉由斷開開關S1且閉合開關S1'而將輸出Y耦合至第二開關單元410。第二開關單元410之開關S2回應於第二控制邏輯輸入A2處於低邏輯狀態而閉合，因此將第二電壓源VDD2耦合至節點N1。然而，如自圖4可見，開關S1'必須亦閉合以便將第二電壓源VDD2耦合至輸出Y。因此，第二電壓源VDD2之電壓位準處之驅動電壓需要控制邏輯信號輸入A1為邏輯高且控制邏輯信號輸入A2為邏輯低。此外，開關S2'回應於第二控制邏輯輸入A2為邏輯低而斷開。

開關單元415及420之操作類似於上文參考開關單元405及410所描述之操作，其中每一開關單元包括一對互補開關(例如，S3及S3'及S4及S4')且耦合至各別電壓源(例如，第三電壓源VDD3及第四電壓源VDD4)。

如自圖4可見，列驅動器400之輸出Y回應於控制邏輯輸入A1至A4中之每一者處於邏輯高狀態而耦合至接地電位GND。亦即，當控制邏輯輸入A1至A4為邏輯高時，開關S1、S2、S3及S4斷開且開關S1'、S2'、S3'及S4'閉合以將輸出Y耦合至接地GND。因此，在一個實施例中，當控制邏輯輸入A1至A4為邏輯高時，列驅動器400在其輸出Y處提供邏輯低。且，電壓源VDD1、VDD2、VDD3及VDD4之所揭示之電壓位準中的每一者為邏輯高，以用於啟用一或多個電晶體之目的，但允許驅動電壓之量值的變化。

圖5為根據本發明之實施例的列驅動器500之電路圖。列驅動器500之所說明實例包括開關單元505、510、515及520及輸出Y。列驅動器500為圖3之列驅動器302及圖4之列驅動器400之一個可能實施。因此，輸出Y可為列選擇SEL驅動電壓、轉移TX驅動電壓或重設RST驅動電壓，如圖2及3中所示。圖5中亦說明電壓源VDD1、VDD2、VDD3、VDD4、控制邏輯信號輸入A1至A4及接地電位GND。列驅動 器500之操作類似於上文所描述之圖4之列驅動器400的操作。然而，列驅動器500將開關S1至S4及S1'至S4'之實施說明為金屬氧化物半導體場效電晶體(MOSFET)。舉例而言，圖5說明實施為p通道MOSFET(p-MOSFET)之開關S1至S4及實施為n通道MOSFET(n-MOSFET)之開關S1'至S4'。

在一個實施例中(未圖示)，如受益於本發明之一般熟習此項技術者將理解，p-MOSFET可與n通道MOSFET及在列驅動器500中相應地調整之邏輯交換。在此替代實施例中，可將開關S1至S4實施為n-MOSFET且將開關S1'至S4'實施為p-MOSFET。因此，在此實例中，控制邏輯輸入A1處之邏輯高將把第一電壓源VDD1耦合至輸出Y，而開關S1'將斷開。

圖6為說明根據本發明之實施例的列驅動器之輸出Y之時序圖。將參看圖3、5及6來描述圖6之時序圖。在時間t0，控制邏輯電路315提供控制邏輯信號304(亦即，A1至A4)，控制邏輯信號304各自具有邏輯高位準。因此，列驅動器500之開關S1'、S2'、S3'及S4'中之每一者均被啟用以將輸出Y耦合至接地GND。在時間t1，控制邏輯輸入A4轉變為邏輯低，同時其他控制邏輯輸入保持於邏輯高，藉此啟用開關S4，停用開關S4'，且將輸出Y耦合至第四電壓源VDD4。列驅動器500之輸出Y隨後回應於控制邏輯輸入A4轉變回至邏輯高而在時間T2耦合至接地GND。

在時間t3，控制邏輯輸入A3轉變為邏輯低，同時其他控制邏輯輸入保持於邏輯高，藉此啟用開關S3，停用開關S3'，且將輸出Y耦合至第三電壓源VDD3。列驅動器500之輸出Y再次回應於控制邏輯輸入A3轉變回至邏輯高而在時間T4耦合至接地GND。

接著在時間T5，控制邏輯輸入A2轉變為邏輯低，同時其他控制邏輯輸入保持於邏輯高，藉此啟用開關S2，停用開關S2'，且將輸出Y 耦合至第二電壓源VDD2。然而，在時間t6，控制邏輯輸入A1轉變為邏輯低，藉此啟用開關S1，停用開關S1'，且將輸出Y耦合至第一電壓源VDD1。在時間t6對開關S1'之停用會將第二電壓源VDD2與輸出Y斷開，即使開關S2保持啟用亦如此，從而防止將電壓源短接於一起。在一個實施例中，將從時間t5至時間t7之輸出Y稱作梯形輸出脈衝，且可用於特殊控制技術。舉例而言，可由列驅動器500提供梯形輸出脈衝以用於包括於像素陣列中之電晶體(例如，轉移電晶體)的平滑接通，如上文所描述。最終，在時間t7，所有控制邏輯輸入處於邏輯高位準，藉此將輸出Y耦合至接地GND，以在列驅動器500之輸出Y處提供邏輯低。

本發明之所說明實施例之以上描述(包括摘要中所描述之內容)不意欲為詳盡的或將本發明限於所揭示之精確形式。雖然本文出於說明之目的而描述了本發明之特定實施例及實例，但如熟習此項技術者將認識到，在本發明之範疇內各種修改為可能的。

可鑒於以上詳細描述對本發明作出此等修改。以下申請專利範圍中所使用之術語不應被解釋為將本發明限於說明書中所揭示之特定實施例。實情為，本發明之範疇完全由以下申請專利範圍來判定，以下申請專利範圍將根據已確立之請求項解釋原則來解釋。

302‧‧‧列驅動器

304‧‧‧控制邏輯信號

315‧‧‧控制邏輯電路

320‧‧‧列控制電路

A1‧‧‧控制邏輯信號輸入

A2‧‧‧控制邏輯信號輸入

A3‧‧‧控制邏輯信號輸入

A4‧‧‧控制邏輯信號輸入

RD1‧‧‧列驅動器

RD2‧‧‧列驅動器

RD3‧‧‧列驅動器

RDn‧‧‧列驅動器

RST1‧‧‧重設信號

SEL1‧‧‧選擇信號

TX1‧‧‧轉移信號

Claims (17)

1. 一種影像感測器，其包含：複數個像素，其配置於行及列之一陣列中；一列驅動器，其耦合至該陣列之一列中之像素以提供一可變驅動電壓，以驅動包括於該列之該等像素中的電晶體；及一控制邏輯電路，其經耦合以將一或多個控制邏輯信號提供至該列驅動器，其中該列驅動器回應於該一或多個控制邏輯信號而調整該驅動電壓之一量值。
2. 如請求項1之影像感測器，其中該列驅動器為一NAND閘，該NAND閘回應於該一或多個控制邏輯信號而輸出具有複數個離散非零電壓位準之該驅動電壓。
3. 如請求項1之影像感測器，其中該離散非零電壓位準之一數目與耦合至該NAND閘之輸入之該等控制邏輯信號的一數目相同。
4. 如請求項1之影像感測器，其中該列驅動器包含複數個開關單元，該複數個開關單元包括經耦合以接收該等控制邏輯信號之一最高有效位元(MSB)之一第一開關單元，其中該第一開關單元回應於該MSB處於一第一邏輯狀態而將該列驅動器之一輸出耦合至一第一電壓源；該複數個開關單元包含耦合至該第一開關單元之一第二開關單元，其中該第一開關單元回應於該MSB處於一第二邏輯狀態而將該列驅動器之該輸出耦合至該第二開關單元。
5. 如請求項4之影像感測器，其中該第二開關單元經耦合以接收該等控制邏輯信號之一第二位元，且其中該第二開關單元回應於該MSB處於該第二邏輯狀態且該第二位元處於該第一邏輯狀態而將該列驅動器之該輸出耦合至一第二電壓源。
6. 如請求項5之影像感測器，其中該複數個開關單元經組態以回應於該等控制邏輯信號之各別位元中之每一者處於該第二邏輯狀態而將該列驅動器之該輸出耦合至接地。
7. 如請求項6之影像感測器，其中該第一邏輯狀態為一邏輯低且該第二邏輯狀態為一邏輯高。
8. 如請求項4之影像感測器，其中該第一開關單元包含一第一開關及一第二開關，該第一開關單元之每一開關經耦合以由該等控制邏輯信號之該MSB控制，其中該第一開關經組態以回應於該MSB處於該第一邏輯狀態而將該第一電壓源耦合至該列驅動器之該輸出，且該第二開關經組態以回應於該MSB處於該第二邏輯狀態而將該列驅動器之該輸出耦合至該第二開關單元。
9. 如請求項8之影像感測器，其中該第一開關及該第二開關中之一者包含一p通道金屬氧化物半導體場效電晶體(p-MOSFET)，且該第一開關及該第二開關中之另一者包含一n通道金屬氧化物半導體場效電晶體(n-MOSFET)。
10. 如請求項1之影像感測器，其中該影像感測器為一互補金屬氧化物半導體(「CMOS」)影像感測器。
11. 一種影像感測器，其包含：複數個像素，其配置於行及列之一陣列中；一控制邏輯電路，其經耦合以提供一第一控制邏輯信號及一第二控制邏輯信號；及一列驅動器，其耦合至該陣列之一列中之像素以提供一可變驅動電壓，以驅動包括於該列之該等像素中的電晶體，且回應於該一或多個控制邏輯信號而調整該驅動電壓之一量值，其中該列驅動器包含：一第一開關單元，其經耦合以接收該第一控制邏輯信號， 其中該第一開關單元回應於該第一控制邏輯信號處於一第一邏輯狀態而將該列驅動器之一輸出耦合至一第一電壓源；一第二開關單元，其耦合至該第一開關單元，其中該第一開關單元回應於該第一控制邏輯信號處於一第二邏輯狀態而將該列驅動器之該輸出耦合至該第二開關單元，其中該第二開關單元經耦合以接收該第二控制邏輯信號，且其中該第二開關單元回應於該第一控制邏輯信號處於該第二邏輯狀態而將該列驅動器之該輸出耦合至一第二電壓源。
12. 如請求項11之影像感測器，其中該列驅動器進一步包含：一第三開關單元，其耦合至該第二開關單元，其中該第二開關單元回應於該第二控制邏輯信號處於一第二邏輯狀態而將該列驅動器之該輸出耦合至該第三開關單元，其中該第三開關單元經耦合以接收一第三控制邏輯信號，且其中該第三開關單元回應於該第三控制邏輯信號處於該第一邏輯狀態而將該列驅動器之該輸出耦合至一第三電壓源；及一第四開關單元，其耦合至該第三開關單元，其中該第三開關單元回應於該第三控制邏輯信號處於一第二邏輯狀態而將該列驅動器之該輸出耦合至該第四開關單元，其中該第四開關單元經耦合以接收一第四控制邏輯信號，且其中該第四開關單元回應於該第四控制邏輯信號處於該第一邏輯狀態而將該列驅動器之該輸出耦合至一第四電壓源。
13. 如請求項12之影像感測器，其中該第四開關單元經組態以回應於第四控制信號處於該第二邏輯狀態而將該列驅動器之該輸出耦合至接地。
14. 如請求項13之影像感測器，其中該第一邏輯狀態為一邏輯低且該第二邏輯狀態為一邏輯高。
15. 如請求項11之影像感測器，其中該第一開關單元包含一第一開關及一第二開關，該第一開關單元之每一開關經耦合以由該第一控制邏輯信號控制，其中該第一開關經組態以回應於該第一控制邏輯信號處於該第一邏輯狀態而將該第一電壓源耦合至該列驅動器之該輸出，且該第二開關經組態以回應於該第一控制邏輯信號處於該第二邏輯狀態而將該列驅動器之該輸出耦合至該第二開關單元。
16. 如請求項15之影像感測器，其中該第一開關及該第二開關中之一者包含一p通道金屬氧化物半導體場效電晶體(p-MOSFET)，且該第一開關及該第二開關中之另一者包含一n通道金屬氧化物半導體場效電晶體(n-MOSFET)。
17. 如請求項11之影像感測器，其中該影像感測器為一互補金屬氧化物半導體(「CMOS」)影像感測器。