CN103248839B - 用于cmos图像传感器的可变电压行驱动器 - Google Patents

Abstract

本发明揭示用于CMOS图像传感器的可变电压行驱动器。一种实例图像传感器包含布置在列和行的阵列中的多个像素、行驱动器和控制逻辑电路。所述行驱动器耦合到所述阵列的一行中的像素以将可变驱动电压提供给所述行的所述像素中所包含的驱动晶体管。所述控制逻辑电路经耦合以将一个或一个以上控制逻辑信号提供给所述行驱动器。所述行驱动器响应于所述一个或一个以上控制逻辑信号而调整所述驱动电压的量值。

Description

用于CMOS图像传感器的可变电压行驱动器

技术领域

本发明大体上涉及图像传感器，且具体来说但非排他地，涉及互补金属氧化物半导体(“CMOS”)图像传感器。

背景技术

图像传感器已变得普遍存在。它们广泛用于数字静态相机、蜂窝式电话、安全相机以及医疗、汽车和其它应用。用于制造图像传感器且具体来说制造金属氧化物半导体(“CMOS”)图像传感器(“CIS”)的技术已不断快速进步。举例来说，对更高分辨率和更低电力消耗的需求已促进这些图像传感器的进一步微型化和集成。

通常，图像传感器包含布置在行和列中的像素阵列。每一像素可包含光电二极管，以及用以控制累积在光电二极管中的电荷的累积、传递和复位的若干晶体管。举例来说，图像传感器通常至少包含源极跟随器晶体管和用于将源极跟随器晶体管耦合到列输出线的行选择晶体管。像素还通常具有电荷存储节点(例如，浮动扩散节点)，所述电荷存储节点又连接到源极跟随器晶体管的栅极。由光电传感器产生的电荷存储于所述存储节点处。在一些布置中，图像传感器还可包含用于将电荷从光电传感器传递到存储节点的晶体管。图像传感器还通常包含用以将存储节点复位的晶体管，之后其接收光生电荷。

对于一些常规的图像传感器，包含于像素中的晶体管是由固定电压源驱动。然而，随着像素大小不断缩减且控制方法变得更复杂，用于传递不同驱动信号的芯片区域变得更加有限。而且，用单一固定电压源驱动像素中的晶体管可能会由于(例如)引入不想要的噪声而影响像素的性能。

发明内容

一种图像传感器，其包括：多个像素，其布置在列和行的阵列中；行驱动器，其耦合到所述阵列的一行中的像素以将可变驱动电压提供给所述行的所述像素中所包含的驱动晶体管；以及控制逻辑电路，其经耦合以将一个或一个以上控制逻辑信号提供给所述行驱动器，其中所述行驱动器响应于所述一个或一个以上控制逻辑信号而调整所述驱动电压的量值。

一种图像传感器，其包括：多个像素，其布置在列和行的阵列中；控制逻辑电路，其经耦合以提供第一控制逻辑信号和第二控制逻辑信号；以及行驱动器，其耦合到所述阵列的一行中的像素以将可变驱动电压提供给所述行的所述像素中所包含的驱动晶体管，且响应于所述一个或一个以上控制逻辑信号而调整所述驱动电压的量值，其中所述行驱动器包括：第一开关单元，其经耦合以接收所述第一控制逻辑信号，其中所述第一开关单元响应于所述第一控制逻辑信号处于第一逻辑状态而将所述行驱动器的输出耦合到第一电压源；第二开关单元，其耦合到所述第一开关单元，其中所述第一开关单元响应于所述第一控制逻辑信号处于第二逻辑状态而将所述行驱动器的所述输出耦合到所述第二开关单元，其中所述第二开关单元经耦合以接收所述第二控制逻辑信号，且其中所述第二开关单元响应于所述第一控制逻辑信号处于所述第二逻辑状态而将所述行驱动器的所述输出耦合到第二电压源。

附图说明

参考下图描述本发明的非限制和非详尽的实施例，其中所有各图中相同参考数字指代相同部分，除非另有规定。

图1是说明根据本发明的实施例的图像传感器的功能框图。

图2是说明根据本发明的实施例的图像传感器内的四晶体管(“4T”)像素的像素电路的电路图。

图3是说明根据本发明的实施例的图像传感器内的控制逻辑电路和行控制电路的功能框图。

图4是说明根据本发明的实施例的图像传感器的行控制电路内的行驱动器的功能框图。

图5是根据本发明的实施例的行驱动器的电路图。

图6是说明根据本发明的实施例的行驱动器的输出的时序图。

具体实施方式

本文中描述用于CMOS图像传感器的可变电压行驱动器的实施例。在以下描述中，陈述众多具体细节以提供对所述实施例的透彻理解。然而，所属领域的技术人员将认识到，可在没有所述具体细节中的一者或一者以上的情况下或在其它方法、组件、材料等的情况下实践本文中所描述的技术。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以避免混淆某些方面。

贯穿本说明书对“一个实施例”或“一实施例”的引用是指结合所述实施方案所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在一实施例中”在本说明书各处出现未必都是指同一个实施例。另外，特定特征、结构或特性可在一个或一个以上实施例中以任何合适的方式组合。

图1是说明根据本发明的实施例的图像传感器100的功能框图。图像传感器100的所说明实施例包含有效区域(即，像素阵列105)、列读出电路110、控制逻辑电路115和行控制120。

举例来说，像素阵列105是背侧或前侧照明成像像素(例如，像素P1、P2...Pn)的二维阵列。在一个实施例中，每一像素是有源像素传感器(“APS”)，例如互补金属氧化物半导体(“CMOS”)成像像素。如所说明，每一像素被布置到行(例如，像素P1和P2位于第一行中，而像素P3和P4位于第二行中)和列(例如，像素P1和P3位于第一列中，而像素P2和P4位于第二列中)中，以获取人、场所或对象的图像数据，所述图像数据随后可用于再现人、场所或对象的图像。

像素阵列105中的每一像素可包含光电二极管和若干晶体管。行控制电路120经由行线106将驱动电压提供给像素中所包含的晶体管，以控制在光电二极管中累积的电荷的累积、传递和复位。

在每一像素已获取其图像数据或图像电荷之后，由列读出电路110经由列位线102读出所述图像数据。列读出电路110可包含放大电路、模/数转换电路或其它电路。由列读出电路110读出的数据可被简单地传递到存储装置，或通过应用后图像效应(例如，修剪、旋转、移除红眼、调整亮度、调整对比度，或其它)而对图像数据进行进一步操纵。

控制逻辑电路115经配置以控制像素阵列105的操作特性。举例来说，控制逻辑电路115可产生控制逻辑信号108以用于启用列位线102以供列读出电路110进行读出。而且，如下文更详细地论述，控制逻辑电路115还可产生控制逻辑信号104以用于调整由行控制电路120在行线106上供应的驱动电压的量值。

图2是说明根据本发明的实施例的图像传感器内的四晶体管(“4T”)像素(例如，像素P1、P2、P3和P4)的像素电路的电路图。像素P1、P2、P3和P4说明用于实施图1的像素阵列105内的每一像素的像素电路架构。然而，应了解，本发明的实施例不限于4T像素架构；而是，受益于本发明的所属领域的技术人员将理解，本发明的教示还适用于3T设计、5T设计以及各种其它像素架构。

在图2中，像素P1和P2布置在像素阵列的第一行中，且像素P3和P4布置在像素阵列的第二行中。类似地，像素P1和P3布置在像素阵列的第一列中，而像素P2和P4布置在像素阵列的第二列中。每一像素电路的所说明实施例包含光电二极管PD、传递晶体管T1、复位晶体管T2、源极跟随器(“SF”)晶体管T3和选择晶体管T4。在操作期间，第一行的传递晶体管T1接收传递信号TX1，所述传递信号TX1将在光电二极管PD中累积的电荷传递到浮动扩散节点FD。

第一行像素的复位晶体管T2耦合在电力轨VDD与浮动扩散节点FD之间以在复位信号RST1的控制下进行复位(例如，将FD放电或充电到预设电压)。浮动扩散节点FD耦合到SF晶体管T3的栅极。SF晶体管T3耦合在电力轨VDD与选择晶体管T4之间。SF晶体管T3作为源极跟随器而操作，从而从浮动扩散节点FD提供高阻抗输出。最终，所述阵列中的第一行的选择晶体管T4在选择信号SEL1的控制下将像素电路的输出选择性地耦合到其相应的列位线202和204。在一个实施例中，TX1信号、RST1信号和SEL1信号是由图1的行控制电路120产生且经由行线106传递。在一个实施例中，可通过包含于图像传感器中的金属互连层在像素电路中路由行线106。

图3是说明根据本发明的实施例的图像传感器内的控制逻辑电路315和行控制电路320的功能框图。控制逻辑电路315和行控制电路320分别是图1的控制逻辑电路115和行控制电路120的可能实施方案。行控制电路320的所说明实例包含多个行驱动器302(例如，RD1、RD2、RD3...RDn)。如图所示，行驱动器302布置在若干行中以将驱动电压提供给包含于驱动晶体管的相应行的像素中的驱动晶体管。举例来说，行驱动器RD1为包含于像素阵列的第一行中的行选择晶体管提供驱动电压SEL1，行驱动器RD2为包含于所述第一行中的复位晶体管提供驱动电压RST1，且行驱动器RD3为包含于所述第一行中的传递晶体管提供驱动电压TX1。图3说明用于与如上文在图2中所论述的4T像素架构一起使用的用于每一行的三个行驱动器302。然而，本发明的实施例不限于4T像素架构，且因此行控制电路320可包含视需要的每行任何数目个行驱动器以用于适当地实施替代性像素架构，例如3T、5T和其它设计。

图3还说明由控制逻辑电路315产生的控制逻辑信号304。在操作中，行驱动器302通过响应于控制逻辑信号304调整驱动电压的量值而提供可变驱动电压来驱动包含于像素中的晶体管。举例来说，图3将行驱动器302说明为“与非”门。行驱动器“与非”门可输出具有响应于控制逻辑信号的其相应输入的多个离散非零电压电平的驱动电压。在所说明实施例中，每一行驱动器302经耦合以接收四个控制逻辑信号304来控制其操作。举例来说，行驱动器RD1的分解视图说明四个控制逻辑信号A1、A2、A3和A4，所述输入中的每一者表示至少一个位。行驱动器RD1经配置以响应于这四个输入而输出可变驱动电压SEL1。举例来说，行驱动器RD1的逻辑表如下：

表1

A1	A2	A3	A4	SEL1
					0	X	X	X	VDD1
1	0	X	X	VDD2
					1	1	0	X	VDD3
1	1	1	0	VDD4
					1	1	1	1	GND

因此，在图1的实例中，控制逻辑信号输入A1是最高有效位(MSB)，其中当输入A1是逻辑低时，行驱动器RD1输出第一驱动电压VDD1，而不管其它输入A2到A4的逻辑状态如何。而且，当输入A1是逻辑高且输入A2是逻辑低时，行驱动器RD1输出第二驱动电压VDD2，而不管输入A3和A4的逻辑状态如何。类似地，当输入A1和A2是逻辑高且输入A3是逻辑低时，行驱动器RD1输出第三驱动电压VDD3，而不管输入A4的逻辑状态如何。当输入A1到A3是逻辑高且输入A4是逻辑低时，行驱动器RD1经配置以输出第四驱动电压VDD4。最后，当行驱动器RD1的全部输入都处于逻辑高状态时，行驱动器RD1使其输出耦合到接地(GND)。如可在此实施例中看到，由行驱动器RD1输出的离散非零电压电平的数目等于输入到行驱动器RD1的控制逻辑信号的数目(即，四个控制逻辑信号输入和四个离散非零电压电平输出)。

阵列的第一行的剩余行驱动器RD2和RD3以及后续行的行驱动器可经配置以用与上文相对于行驱动器RD1所描述的方式类似的方式操作，每一行驱动器具有其自身的相应的控制逻辑信号304输入。然而，在一个实施例中，在控制逻辑信号A1到A4的共享总线上提供控制逻辑信号304，其中在需要时用额外的控制逻辑信号(未图示)来启用特定行驱动器。

在操作中，控制逻辑电路315产生控制逻辑信号304以控制像素阵列的像素中所包含的晶体管来用于在光电二极管中累积的电荷的累积、传递和复位。此外，控制逻辑电路315可确定控制逻辑信号304的逻辑电平以用于调整由行驱动器302在行线106上供应的驱动电压的量值。在一个实施例中，控制逻辑电路315可提供用于驱动选择晶体管的第一电压电平和用于驱动复位晶体管的第二电压电平。在另一实施例中，控制逻辑电路315可实施高级控制技术，所述高级控制技术包含通过在晶体管的接通或关断期间将驱动电压从第一电压电平改变为第二电压电平而进行的晶体管的“平滑”转变。举例来说，像素中所包含的传递晶体管可接收处于第一电压电平的驱动电压以开始接通晶体管(例如，在线性区中操作)，且随后接收第二电压电平以完全接通所述晶体管(例如，在饱和区中操作)。

图4是说明根据本发明的实施例的图像传感器的行控制电路内的行驱动器400的功能框图。行驱动器400的所说明实例包含开关单元405、410、415和420以及输出Y。行驱动器400是图3的行驱动器302的一个可能的实施方案。因此，输出Y可为行选择SEL驱动电压、传递TX驱动电压或复位RST驱动电压，如图2和3中所示。图4中还说明电压源VDD1、VDD2、VDD3、VDD4、控制逻辑信号输入A1到A4以及接地电位GND。

如图4中所示，第一开关单元405经耦合以接收控制逻辑信号的最高有效位(MSB)(即，A1)；第二开关单元410和第三开关单元415经耦合以分别接收次最高有效位A2和A3；且第四开关单元420经耦合以接收控制逻辑信号的最低有效位(LSB)A4。将每一开关单元展示为包含由其相应的控制逻辑信号输入控制的一对互补开关。举例来说，开关单元405中所包含的两个开关S1和S1′是由控制逻辑信号输入A1控制。然而，开关S1经配置以当开关S1′断开时接通，且反之亦然。因此，当控制逻辑信号输入A1是逻辑高时，开关S1断开且开关S1′接通。类似地，当控制逻辑信号输入A1是逻辑低时，开关S1接通且开关S1′断开。在开关单元中包含互补开关可防止在操作期间将电压源短接在一起。

如图4中所示，第一开关单元405的开关S1经配置以响应于第一控制逻辑输入A1处于逻辑低状态而闭合，使得行驱动器400的输出Y耦合到第一电压源VDD1。此外，开关S1′响应于第一控制逻辑输入A1处于逻辑低而断开，因此防止将其它电压源耦合到输出Y，且允许由行驱动器400输出的驱动电压为第一电压源VDD1的电压电平。

第一开关单元405进一步经配置以当第一控制逻辑输入A1是逻辑高时通过断开开关S1且闭合开关S1′而将输出Y耦合到第二开关单元410。第二开关单元410的开关S2响应于第二控制逻辑输入A2处于逻辑低状态而闭合，因此将第二电压源VDD2耦合到节点N1。然而，如可从图4看到，开关S1′必须也闭合以便将第二电压源VDD2耦合到输出Y。因此，第二电压源VDD2的电压电平处的驱动电压需要控制逻辑信号输入A1是逻辑高且控制逻辑信号输入A2是逻辑低。此外，开关S2′响应于第二控制逻辑输入A2是逻辑低而断开。

开关单元415和420的操作类似于上文参考开关单元405和410所描述的操作，其中每一开关单元包含一对互补开关(例如，S3和S3′以及S4和S4′)且耦合到相应的电压源(例如，第三电压源VDD3和第四电压源VDD4)。

如从图4可看到，行驱动器400的输出Y响应于控制逻辑输入A1到A4中的每一者处于逻辑高状态而耦合到接地电位GND。也就是说，当控制逻辑输入A1到A4是逻辑高时，开关S1、S2、S3和S4断开且开关S1′、S2′、S3′和S4′闭合以将输出Y耦合到接地GND。因此，在一个实施例中，当控制逻辑输入A1到A4是逻辑高时，行驱动器400在其输出Y处提供逻辑低。而且，电压源VDD1、VDD2、VDD3和VDD4的所揭示的电压电平中的每一者是逻辑高，以用于启用一个或一个以上晶体管的目的，但允许驱动电压的量值的变化。

图5是根据本发明的实施例的行驱动器500的电路图。行驱动器500的所说明实例包含开关单元505、510、515和520以及输出Y。行驱动器500是图3的行驱动器302以及图4的行驱动器400的一个可能的实施方案。因此，输出Y可为行选择SEL驱动电压、传递TX驱动电压或复位RST驱动电压，如图2和3中所示。图5中还说明电压源VDD1、VDD2、VDD3、VDD4、控制逻辑信号输入A1到A4以及接地电位GND。行驱动器500的操作类似于上文所描述的图4的行驱动器400的操作。然而，行驱动器500将开关S1到S4以及S1′到S4′的实施方案说明为金属氧化物半导体场效应晶体管(MOSFET)。举例来说，图5说明实施为p沟道MOSFET(p-MOSFET)的开关S1到S4以及实施为n沟道MOSFET(n-MOSFET)的开关S1′到S4′。

在一个实施例中(未图示)，如受益于本发明的所属领域的技术人员将理解，p-MOSFET可与n沟道MOSFET以及在行驱动器500中相应地调整的逻辑交换。在此替代实施例中，可将开关S1到S4实施为n-MOSFET且将开关S1′到S4′实施为p-MOSFET。因此，在此实例中，控制逻辑输入A1处的逻辑高将把第一电压源VDD1耦合到输出Y，而开关S1′将断开。

图6是说明根据本发明的实施例的行驱动器的输出Y的时序图。将参考图3、5和6来描述图6的时序图。在时间t0处，控制逻辑电路315提供控制逻辑信号304(即，A1到A4)，控制逻辑信号304各自具有逻辑高电平。因此，行驱动器500的开关S1′、S2′、S3′和S4′中的每一者均被启用以将输出Y耦合到接地GND。在时间t1处，控制逻辑输入A4转变为逻辑低，同时其它控制逻辑输入保持在逻辑高，进而启用开关S4，停用开关S4′，且将输出Y耦合到第四电压源VDD4。行驱动器500的输出Y随后响应于控制逻辑输入A4转变回到逻辑高而在时间T2处耦合到接地GND。

在时间t3处，控制逻辑输入A3转变为逻辑低，同时其它控制逻辑输入保持在逻辑高，进而启用开关S3，停用开关S3′，且将输出Y耦合到第三电压源VDD3。行驱动器500的输出Y再次响应于控制逻辑输入A3转变回到逻辑高而在时间T4处耦合到接地GND。

接着在时间T5处，控制逻辑输入A2转变为逻辑低，同时其它控制逻辑输入保持在逻辑高，进而启用开关S2，停用开关S2′，且将输出Y耦合到第二电压源VDD2。然而，在时间t6处，控制逻辑输入A1转变为逻辑低，进而启用开关S1，停用开关S1′，且将输出Y耦合到第一电压源VDD1。在时间t6处对开关S1′的停用会将第二电压源VDD2与输出Y断开，即使开关S2保持启用也如此，从而防止将电压源短接在一起。在一个实施例中，将从时间t5到时间t7的输出Y称作梯形输出脉冲，且可用于特殊控制技术。举例来说，可由行驱动器500提供梯形输出脉冲以用于像素阵列中所包含的晶体管(例如，传递晶体管)的平滑接通，如上文所描述。最终，在时间t7处，所有控制逻辑输入处于逻辑高电平，进而将输出Y耦合到接地GND，以在行驱动器500的输出Y处提供逻辑低。

本发明的所说明实施例的以上描述(包含摘要中所描述的内容)无意是详尽的或将本发明限于所揭示的精确形式。虽然本文出于说明的目的而描述了本发明的特定实施例和实例，但如所属领域的技术人员将认识到的，在本发明的范围内各种修改是可能的。

可鉴于以上详细描述对本发明作出这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限于说明书中所揭示的特定实施例。而是，本发明的范围完全是由所附权利要求书来确定，所附权利要求书将根据权利要求解释的已确立原则来解释。

Claims (13)

1.一种图像传感器，其包括：

多个像素，其布置在列和行的阵列中；

行驱动器，其耦合到所述阵列的一行中的像素以将可变驱动电压提供给所述行的所述像素中所包含的驱动晶体管；以及

控制逻辑电路，其经耦合以将一个或多个控制逻辑信号提供给所述行驱动器，其中所述行驱动器响应于所述一个或多个控制逻辑信号而调整所述驱动电压的量值，其中所述行驱动器包括多个开关单元，所述多个开关单元包含经耦合以接收所述控制逻辑信号的最高有效位MSB的第一开关单元，其中所述第一开关单元响应于所述MSB处于第一逻辑状态而将所述行驱动器的输出耦合到第一电压源，所述多个开关单元包括耦合到所述第一开关单元的第二开关单元，其中所述第一开关单元响应于所述MSB处于第二逻辑状态而将所述行驱动器的所述输出耦合到所述第二开关单元，其中所述第二开关单元经耦合以接收所述控制逻辑信号的第二位，且其中所述第二开关单元响应于所述MSB处于所述第二逻辑状态且所述第二位处于所述第一逻辑状态而将所述行驱动器的所述输出耦合到第二电压源，其中所述第一开关单元包括第一开关和第二开关，所述第一开关单元的每一开关经耦合以由所述控制逻辑信号的所述MSB控制，其中所述第一开关经配置以响应于所述MSB处于所述第一逻辑状态而将所述第一电压源耦合到所述行驱动器的所述输出，且所述第二开关经配置以响应于所述MSB处于所述第二逻辑状态而将所述行驱动器的所述输出耦合到所述第二开关单元。

2.根据权利要求1所述的图像传感器，其中所述行驱动器是“与非”门，所述“与非”门输出具有响应于所述一个或多个控制逻辑信号的多个离散非零电压电平的所述驱动电压。

3.根据权利要求2所述的图像传感器，其中所述离散非零电压电平的数目与耦合到所述“与非”门的输入的所述控制逻辑信号的数目相同。

4.根据权利要求1所述的图像传感器，其中所述多个开关单元经配置以响应于所述控制逻辑信号的其相应位中的每一者处于所述第二逻辑状态而将所述行驱动器的所述输出耦合到接地。

5.根据权利要求4所述的图像传感器，其中所述第一逻辑状态是逻辑低且所述第二逻辑状态是逻辑高。

6.根据权利要求1所述的图像传感器，其中所述第一开关和所述第二开关中的一者包括p沟道金属氧化物半导体场效应晶体管p-MOSFET，且所述第一开关和所述第二开关中的另一者包括n沟道金属氧化物半导体场效应晶体管n-MOSFET。

7.根据权利要求1所述的图像传感器，其中所述图像传感器是互补金属氧化物半导体“CMOS”图像传感器。

8.一种图像传感器，其包括：

多个像素，其布置在列和行的阵列中；

控制逻辑电路，其经耦合以提供第一控制逻辑信号和第二控制逻辑信号；以及

行驱动器，其耦合到所述阵列的一行中的像素以将可变驱动电压提供给所述行的所述像素中所包含的驱动晶体管，且响应于一个或多个控制逻辑信号而调整所述驱动电压的量值，其中所述行驱动器包括：

第一开关单元，其经耦合以接收所述第一控制逻辑信号，其中所述第一开关单元响应于所述第一控制逻辑信号处于第一逻辑状态而将所述行驱动器的输出耦合到第一电压源；

第二开关单元，其耦合到所述第一开关单元，其中所述第一开关单元响应于所述第一控制逻辑信号处于第二逻辑状态而将所述行驱动器的所述输出耦合到所述第二开关单元，其中所述第二开关单元经耦合以接收所述第二控制逻辑信号，且其中所述第二开关单元响应于所述第二控制逻辑信号处于所述第一逻辑状态而将所述行驱动器的所述输出耦合到第二电压源，

第三开关单元，其耦合到所述第二开关单元，其中所述第二开关单元响应于所述第二控制逻辑信号处于第二逻辑状态而将所述行驱动器的所述输出耦合到所述第三开关单元，其中所述第三开关单元经耦合以接收第三控制逻辑信号，且其中所述第三开关单元响应于所述第三控制逻辑信号处于所述第一逻辑状态而将所述行驱动器的所述输出耦合到第三电压源；以及

第四开关单元，其耦合到所述第三开关单元，其中所述第三开关单元响应于所述第三控制逻辑信号处于第二逻辑状态而将所述行驱动器的所述输出耦合到所述第四开关单元，其中所述第四开关单元经耦合以接收第四控制逻辑信号，且其中所述第四开关单元响应于所述第四控制逻辑信号处于所述第一逻辑状态而将所述行驱动器的所述输出耦合到第四电压源。

9.根据权利要求8所述的图像传感器，其中所述第四开关单元经配置以响应于第四控制信号处于所述第二逻辑状态而将所述行驱动器的所述输出耦合到接地。

10.根据权利要求9所述的图像传感器，其中所述第一逻辑状态是逻辑低且所述第二逻辑状态是逻辑高。

11.根据权利要求8所述的图像传感器，其中所述第一开关单元包括第一开关和第二开关，所述第一开关单元的每一开关经耦合以由所述第一控制逻辑信号控制，其中所述第一开关经配置以响应于所述第一控制逻辑信号处于所述第一逻辑状态而将所述第一电压源耦合到所述行驱动器的所述输出，且所述第二开关经配置以响应于所述第一控制逻辑信号处于所述第二逻辑状态而将所述行驱动器的所述输出耦合到所述第二开关单元。

12.根据权利要求11所述的图像传感器，其中所述第一开关和所述第二开关中的一者包括p沟道金属氧化物半导体场效应晶体管p-MOSFET，且所述第一开关和所述第二开关中的另一者包括n沟道金属氧化物半导体场效应晶体管n-MOSFET。

13.根据权利要求8所述的图像传感器，其中所述图像传感器是互补金属氧化物半导体“CMOS”图像传感器。