TWI531237B - Solid state photography device - Google Patents
Solid state photography device Download PDFInfo
- Publication number
- TWI531237B TWI531237B TW098116574A TW98116574A TWI531237B TW I531237 B TWI531237 B TW I531237B TW 098116574 A TW098116574 A TW 098116574A TW 98116574 A TW98116574 A TW 98116574A TW I531237 B TWI531237 B TW I531237B
- Authority
- TW
- Taiwan
- Prior art keywords
- differential
- solid
- interface
- imaging device
- state imaging
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 43
- 238000003384 imaging method Methods 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 4
- 239000006160 differential media Substances 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 10
- 101150042711 adc2 gene Proteins 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 208000032365 Electromagnetic interference Diseases 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本發明關於固態攝影裝置及差動介面。
習知照相機係以底片型為主流,近年來隨數位技術之進展,數位型照相機(以下簡單稱為數位相機)成為主流。該數位相機之畫質顯著提升,最新型之性能亦凌駕底片相機。另外,數位相機使用之固態攝影裝置,主要有CCD(Charge Coupled Devices)方式之影像感測器與CMOS(Complementary Metal Oxide Semiconductor)方式之影像感測器(以下簡單稱為CMOS影像感測器)。
其中,就數位相機之高性能畫觀點而言,CMOS影像感測器受到大部分之注目。特別是,能高速輸出大量影像資料的數位輸出型CMOS影像感測器之研究開發被進行。能高速輸出大量影像資料的影像感測器使用於數位相機時,不僅可進行動畫攝影,更可以和影像處理組合成為各種應用。例如網球拍被球擊中瞬間,或運動會中目標對象之小孩臉部照片之更新,只需使數位相機朝向該方向即可自動判斷快門機會(shutter chance)進行攝影。
數位輸出型CMOS影像感測器,須以高速傳送攝影之大量影像資料至影像處理之電路方塊,因此採用對於影像感測器之列以列狀配置之ADC,及對應於高訊框速率(frame rate),可以高速輸出影像資料的LVDS(Low Votage Differential Signal)等之小振幅差動介面。數位輸出型CMOS影像感測器之具體構成被揭示於專利文獻1、專利文獻2及非專利文獻1。
另外,如非專利文獻2之說明,數位輸出型CMOS影像感測器採用之LVDS介面,針對數百Mbps以上之資料傳送,可以低消費電力、低EMI(Electro-Magnetic Interference:電磁干擾雜訊)等之低雜訊之產生、該雜訊除去性能、高信賴性之資料傳送。
專利文獻1:特開2000-333081號公報
專利文獻2:特開2005-86224號公報
非專利文獻1:S. Yoshihara,et al,“A 1/1.8-inch 6.4M pixel. 60Frames/s CMOS image Sensor with Seamless Mode Change,”IEEE JSSCC 41(12),2006
非專利文獻2:National Semiconductor Corporation“LVDS Owners manual(第3版)第1章LVDS入門”,[online],2004年12月,Internet<URL:http://www.national.com/JPN/appinfo/lvds/files/lvds_chl.pdf>
數位相機並非經常要求高速輸出畫素資料之動作模式,在按下快門前之即時顯示模式(Live View Mode),僅需以低圖框速率進行低速之影像資料輸出即可。但是,專利文獻1等揭示之數位輸出型CMOS影像感測器,採用之LVDS係使一定之輸出電流流入差動放大器之傳送線,因此畫素資料無法於低速輸出之動作模式動作,存在無法減低消費電力之問題。
另外,於習知固態攝影裝置,變更動作模式,差動輸出信號之補償(offset)信號產生變化時,存在著無法傳送信號以使接收器能穩定接收影像資料的問題。
本發明目的在於提供能穩定地傳送影像資料,而且可以減低消費電力的固態攝影裝置及差動介面。
本發明之一實施形態之固態攝影裝置,係具備:影像感測器部,以攝影之影像作為類比信號予以輸出;AD轉換部,對於上述影像感測器部之列方向被設置多數個,用於將上述類比信號轉換為數位信號;驅動電路部,用於控制上述影像感測器部及資料AD轉換部;及多數差動介面部,以上述AD轉換部轉換之上述數位信號作為差動輸出信號傳送至外部裝置。本發明之一實施形態,差動介面部,係具備:電流值切換部,對應於多數動作模式,而切換流入上述差動介面部的定電流值;及補償電壓(offset voltage)保持部,即使在上述動作模式變化情況下,亦可將上述差動輸出信號之補償電壓保持一定。
圖1為本實施形態之固態攝影裝置之方塊圖。圖1所示固態攝影裝置,係具備:畫素區域1;列ADC2;垂直掃描驅動電路3;水平掃描驅動電路4;及LVDS介面5。畫素區域1,例如係基本畫素287萬畫素(1968×1460)以1層多晶矽、3層金屬構成之CMOS影像感測器。列ADC2,係將畫素區域1之CMOS影像感測器輸出之攝影資訊、亦即類比信號,轉換為影像處理資訊、亦即數位信號的電路,係對應於CMOS影像感測器之每一列被設置,可以進行並列處理。
垂直掃描驅動電路3及水平掃描驅動電路4,係控制畫素區域1及列ADC2的電路,LVDS介面5,係將列ADC2轉換之數位信號,傳送至外部之影像處理之電路方塊(未圖示)。該LVDS介面5,例如係對應於列ADC2之輸出之數位資料之各位元被設置多數,可進行固態攝影裝置之高速資料之輸出。另外,LVDS介面5為差動介面,可以低消費電力、低EMI等實現數百Mbps以上之資料傳送。
以下詳細說明本實施形態之LVDS介面5。首先,圖2為本實施形態之LVDS介面5之電路圖。圖5所示LVDS介面5,係具備:切換定電流i1、i2(i1>i2)之電流值切換電路6;以數位信號為差動輸出信號傳送至外部裝置之影像處理電路方塊的傳送電路7;及即使動作模式變化情況下,亦可將差動輸出信號之補償電壓保持一定的補償電壓保持電路8。
圖2所示電流值切換電路6,係具備:定電流i1之電流源61;定電流i2之電流源62;依據/MODE1信號控制定電流i1之流通的控制元件(例如開關PMOS)63;及依據/MODE2信號控制定電流i2之流通的控制元件(例如開關PMOS)64。其中,定電流i1,係高速傳送資料時之高速動作模式時流通之電流,定電流i2,係為抑制消費電力而以低速傳送資料之低速動作模式時流通之電流。電流值切換電路6之動作,於高速動作模式時,/MODE1信號被確立為L(低)位準,控制元件63導通,使定電流i1流入傳送電路7。另外,低速動作模式時,/MODE2信號被確立為L位準,控制元件64導通,使定電流i2流入傳送電路7。
傳送電路7,係具備:主動元件71、72,其閘極被輸入列ADC2所轉換之數位信號、亦即輸入信號IN;及主動元件73、74,其閘極被輸入反轉輸入信號IN後之反轉輸入信號INB。傳送電路7,係以輸入信號IN及反轉輸入信號INB為差動輸出信號,傳送至外部裝置之影像處理電路方塊內設置之接收器9。另外,本實施形態之LVDS介面5之電源電壓為Vdd1,接收器9之電源電壓為Vdd2。
以下詳細說明由傳送電路7被傳送之差動輸出信號。由接收器9附近之電阻10(例如100Ω)之上朝下流通電流Iout時之電流構成如圖3(a)所示,由電阻10之下朝上流通電流Iout時之電流構成如圖3(b)所示。於圖3(a),GND至上側配線為止之電壓為VOH,GND至下側配線為止之電壓為VOL,兩電壓差為VOD。另外,GND至VOH與VOL之中心為止之電壓為VOS。於圖3(b),GND至上側配線為止之電壓為VOL,GND至下側配線為止之電壓為VOH,其餘和圖3(a)相同。圖3(a)與圖3(b)所示電壓構成之差動輸出信號波形被圖示於圖3(c)。於圖3(c),VOD為差動輸出信號之振幅,VOS為差動輸出信號之補償(offset)電壓。
本實施形態之LVDS介面5,係如上述說明,構成為切換高速動作模式與低速動作模式,但是伴隨動作模式之切換,VOS(補償電壓)之大幅變動並非接收器9側所想要者。因此,本實施形態之LVDS介面5,係具備補償電壓保持電路8,即使動作模式變化情況下,亦可將差動輸出信號之補償電壓保持一定。
補償電壓保持電路8,係藉由對NMOS81之閘極端子施加偏壓BiasN1,而將定電流i1流入傳送電路7時之VOS(補償電壓),設為最適合接收器9之位準。另外,補償電壓保持電路8,係藉由對NMOS82之閘極端子施加偏壓BiasN2,而將定電流i2流入傳送電路7時之VOS(補償電壓),設為最適合接收器9之位準。亦即,補償電壓保持電路8,即使切換高速動作模式與低速動作模式時,亦可將VOS(補償電壓)保持一定而不致於大幅變動。
另外,補償電壓保持電路8,係具備:藉由MODE1信號控制的控制元件83,及藉由MODE2信號控制的控制元件84,切換偏壓BiasN1與偏壓BiasN2而進行VOS(補償電壓)之位準設定。另外,偏壓BiasN1與偏壓BiasN2,係可調諧之偏壓,於各個動作模式其電壓被設為可使VOS(補償電壓)成為最適合接收器9之位準。
高速動作模式之補償電壓保持電路8之動作時,MODE1信號被確立為H(高)位準,使NMOS81連接於傳送電路7(特別是,連接於接收器9的差動連接線),依據偏壓BiasN1設定VOS(補償電壓)。另外,低速動作模式之補償電壓保持電路8之動作時,MODE2信號被確立為H位準,使NMOS82連接於傳送電路7(特別是,連接於接收器9的差動連接線),依據偏壓BiasN2設定VOS(補償電壓)。因此,本實施形態之LVDS介面5,於高速動作模式與低速動作模式可將VOS設定於大略一定之位準。
圖4為本實施形態之變形例之LVDS介面5之電路圖。圖4所示之LVDS介面5,基本上和圖2所示之LVDS介面5相同,僅補償電壓保持電路8之構成不同。因此,圖4所示之LVDS介面5中,和圖2所示之LVDS介面5相同之要素附加同一符號,並省略重複說明。
圖4所示之補償電壓保持電路8,係取代對閘極施加偏壓BiasN1之NMOS81,改設可程式化之可變電阻元件85,而將定電流i1流入傳送電路7時之VOS(補償電壓),設為最適合接收器9之位準。同樣,圖4所示之補償電壓保持電路8,係取代對閘極施加偏壓BiasN2之NMOS82,改設可程式化之可變電阻元件86,而將定電流i2流入傳送電路7時之VOS(補償電壓),設為最適合接收器9之位準。
如此則,本實施形態之變形例之LVDS介面5,於高速動作模式與低速動作模式可將VOS設定於大略一定之位準。
另外,圖2及圖4所示之LVDS介面5之電路構成僅為一例,本發明不限定於該LVDS介面5,可為具有同樣功能之電路構成。
如圖1所示固態攝影裝置,進行來自CMOS影像感測器之信號轉換的列ADC2,其連接之LVDS介面5,係存在多數個之多通道(channel)構成。此乃為對應於伴隨列ADC2輸出之數位信號(畫素信號)之調諧之增大,數位信號更多位元化。
但是,如圖1所示配置多數LVDS介面5時,配置之區域變大,因而各個LVDS介面之輸出電流之變動亦有變大之傾向。
其中,本實施形態之固態攝影裝置,係如圖5所示,將多數通道之LVDS介面5予以群組化,依據每一群組調整供給至LVDS介面5之偏壓。另外,群組化之基準,有依據m通道單位進行鄰接之LVDS介面5等之基準。
具體言之為,依據群組單位進行對應各LVDS介面5設置之類比緩衝器12之調諧,調整由偏壓產生電路11供給之偏壓而供給至LVDS介面5。另外,於類比緩衝器12,係依據群組單位被供給調諧代碼,依據該調諧代碼來調整由偏壓產生電路11供給之偏壓。另外,偏壓可為電壓信號,或電流信號經由類比緩衝器轉換而成的電壓信號。
本實施形態之固態攝影裝置,係如圖5所示,依群組單位進行偏壓調整,可以抑制各LVDS介面5之輸出電流之變動。另外,本實施形態之固態攝影裝置之構成,除圖5所示LVDS介面5以外,均和圖1所示構成相同。
本實施形態之固態攝影裝置,係說明以LVDS介面5作為傳送信號至外部裝置的介面,但本發明不限定於此,亦可為藉由偏壓被控制的差動介面。
具體言之為,取代圖5所示LVDS介面5,改用圖6所示TMDS(Transition Minimized Differential Signaling)介面51亦可。圖6所示TMDS介面51為,藉由偏壓控制定電流源510的差動介面。同樣,取代圖5所示LVDS介面5,改用圖7所示CML(Current Mode Logic)介面52亦可。圖7所示CML介面52為,藉由偏壓控制定電流源520的差動介面。
圖8為本實施形態之LVDS介面5之電路圖。圖8所示之LVDS介面5,基本上和圖2所示之LVDS介面5相同,僅電流值切換電路6及傳送電路7之構成不同。因此,圖8所示之LVDS介面5中,和圖2所示之LVDS介面5相同之要素附加同一符號,並省略重複說明。另外,本實施形態之固態攝影裝置之構成,除圖8所示之LVDS介面5以外均和圖1所示構成相同。
圖8所示電流值切換電路6,係於切換定電流i1之電流源61與定電流i2之電流源62用的控制元件63、64之閘極,設置OR電路65、66,而輸入/MODE1信號、/MODE2信號、PowerCut信號的構成。亦即,圖8所示電流值切換電路6,係追加切換電源用的動作模式,藉由PowerCut信號之輸入,控制元件63、64將電流源61及電流源62由傳送電路7予以切斷的構成。
另外,圖8所示傳送電路7,係具備傳送監控部,用於使接收器9連接之差動傳送線之中間電位P,介由高電阻元件75引出,輸入至比較器76,和特定之基準電壓VREF比較而輸出READY信號。
因此,圖8所示之LVDS介面5,可以實現更能抑制消費電力的待機模式。亦即,圖8所示之LVDS介面5,在確定PowerCut信號之後,藉由控制元件63、64完全切斷來自2個電流源61、62的電流路徑,由接收器9連接之差動連接線介由主動元件72、73及補償電壓保持電路8,藉由洩放至GND的電流路徑,使差動傳送線之電壓位準被固定於0V。
另外,圖8所示之LVDS介面5,由待機模式回復時,/MODE1信號或/MODE2信號係被確立為L位準,或/MODE1信號或/MODE2信號被確立為H位準。圖8所示之LVDS介面5,電流雖流出至差動傳送線,但在由待機模式回復之後,差動傳送線之電位不會到達特定位準,因此不會進行LVDS動作。其中,於圖8所示LVDS介面5,係使差動傳送線之中間電位P介由高電阻元件75引出,於比較器76監控,大達特定之基準電壓VREF時,確立READY信號而對系統側通知成為LVDS動作可能之充電狀態。
如上述說明,本實施形態之固態攝影裝置,於LVDS介面5可輸入PowerCut信號,而且藉由監控差動傳送線之中間電位P,可以設置更能抑制消費電力的待機模式。
如圖9(a)所示,LVDS介面5被形成於半導體晶片上時,需要連接接收器用的焊墊或EDS等之I/O區域(輸出入區域)15。將LVDS介面5或I/O區域15佈局於半導體晶片上時,若為SoC(System On a Chip)則鄰接之I/O區域15間狹窄,因此如圖9(b)所示佈局為必要。
但是,如本實施形態之固態攝影裝置,單眼數位相機等使用之全尺寸(full size)之CMOS影像感測器,晶片尺寸較大之分配時,焊墊數並無如此多。因此,本實施形態之固態攝影裝置,和SoC比較,大多情況下採取較大之焊墊配置間隔,使鄰接之I/O區域15間變大。
因此,本實施形態之固態攝影裝置,係使用如圖9(c)、(d)所示佈局法則,利用鄰接之I/O區域15間之區域配置LVDS介面5,依此來抑制包含LVDS介面5之I/O區域15之高度。
具體言之為,於圖9(c),利用獲取較大之焊墊配置間隔,和圖9(b)比較,將I/O區域15配置於橫方向。因此,於圖9(b),I/O區域15之高度為H1,於圖9(c),I/O區域15之高度成為W1/2(<H1)。另外,焊墊配置間隔可以確保H1之2倍以上,因此亦利用I/O區域15間之區域配置LVDS介面5,可將圖9(c)之LVDS介面5之高度設為W1/2以下。於圖9(b),包含LVDS介面5之I/O區域15之高度為H1+H2,於圖9(c)則可以設為W1(<H1+H2)以下。
另外,於圖9(d),利用獲取較大之焊墊配置間隔,而將LVDS介面5配置於鄰接之I/O區域15間之區域。亦即,焊墊配置間隔可以確保W1之2倍以上,因此利用鄰接之I/O區域15間之區域來配置LVDS介面5,可將圖9(d)之包含LVDS介面5之I/O區域15之高度設為H1。
另外,本實施形態之固態攝影裝置,除圖9(c)、(d)所示LVDS介面5與I/O區域15以外,圖1所示構成亦被形成於同一半導體晶片上。另外,本實施形態之固態攝影裝置,係說明以LVDS介面5作為傳送信號至外部裝置的介面,但本發明不限定於此,只要是藉由偏壓被控制的差動介面即可。具體言之為,可為第2實施形態說明之TMDS介面或CML介面。
圖10(a)、(b)為本實施形態之LVDS介面5之電路圖。圖10(b)之LVDS介面5,基本上和圖4所示之LVDS介面5相同,僅補償電壓保持電路8之構成不同。因此,圖10(b)所示之LVDS介面5中,和圖4所示之LVDS介面5相同之要素附加同一符號,並省略重複說明。另外,本實施形態之固態攝影裝置之構成,除圖(a)、(b)所示之LVDS介面5以外均和圖1所示構成相同。
另外,於本實施形態之LVDS介面5,係和圖4之補償電壓保持電路8不同,如圖10(b)所示,對於各動作模式可以選擇多數之電阻元件。因此,於圖10(b)所示補償電壓保持電路8之前段,使具備將圖10(a)所示之,動作模式信號(MODE1信號、MODE2信號)與調諧代碼(P0、P1、P2)予以組合,而產生MODE1_0、MODE1_1、MODE1_2)信號及MODE2_0、MODE2_1、MODE2_2)信號的電路構成。
依據由圖10(a)所示之電路構成所輸出之信號,切換補償電壓保持電路8之構成之電阻元件,而將差動輸出信號之補償電壓保持一定。
圖10(b)所示補償電壓保持電路8,係於NMOS830之閘極端子被輸入MODE1_1,電阻值R1之電阻元件850被選擇,而將定電流i1流入傳送電路7時之接收器9之VOS(補償電壓)設為最適合之位準。但是,於電阻值R1之電阻元件850,接收器9之VOS(補償電壓)非為最適合之位準時,藉由使調諧代碼P0對應之MODE1_0輸入至NMOS830之閘極端子,選擇電阻值R1-△R之電阻元件851,如此則,和選擇電阻值R1之電阻元件850時比較,VOS位準可以僅下降△R*i1。反之,藉由使調諧代碼P2對應之MODE1_2輸入至NMOS830之閘極端子,選擇電阻值R1+△R之電阻元件852,如此則,和選擇電阻值R1之電阻元件850時比較,VOS位準可以僅上升△R*i1。另外,VOS位準之變化量△R*i1,係變化補償電壓保持電路8之電阻值△R時定電流i1流入傳送電路7時之接收器9之VOS(補償電壓)之變化量。
另外,圖10(b)所示補償電壓保持電路8,係於NMOS840之閘極端子被輸入MODE2_1,電阻值R2之電阻元件860被選擇,而將定電流i2流入傳送電路7時之接收器9之VOS(補償電壓)設為最適合之位準。但是,於電阻值R2之電阻元件860,接收器9之VOS(補償電壓)非為最適合之位準時,藉由使調諧代碼P0對應之MODE2_0輸入至NMOS840之閘極端子,選擇電阻值R2-△R’之電阻元件861,如此則,和選擇電阻值R2之電阻元件860時比較,VOS位準可以僅下降△R*i2。反之,藉由使調諧代碼P2對應之MODE2_2輸入至NMOS840之閘極端子,選擇電阻值R2+△R’之電阻元件862,如此則,和選擇電阻值R2之電阻元件860時比較,VOS位準可以僅上升△R*i2。另外,VOS位準之變化量△R*i2,係變化補償電壓保持電路8之電阻值△R’時定電流i2流入傳送電路7時之接收器9之VOS(補償電壓)之變化量。
如上述說明,本實施形態之補償電壓保持電路8,即使切換高速動作模式與低速動作模式時,不僅可將VOS(補償電壓)保持一定而不致於大幅變動,藉由調諧代碼(P0、P1、P2)之設定,可使VOS位準依期望而上下移位。另外,即使變化調諧代碼(P0、P1、P2),流入傳送電路7時之定電流i2亦不會變化,因此,即使移位VOS位準情況下,VOD亦不會變化,輸出信號之品質不會變化。特別是,因為PVT(Process,Voltage,Temperature)之變動導致VOS位準移位,偏離接收器側之容許範圍時,本實施形態之LVDS介面5,藉由利用該調諧代碼可以將VOS位準抑制於接收器側之容許範圍,可提升資料傳送之信賴性。
另外,圖10(a)、(b)所示LVDS介面5,係說明3階段調諧之構成,但本發明不限定於此,亦可構成為2階段或4階段之調諧。
圖1所示列ADC2轉換而成的數位信號,係由LVDS介面5傳送至外部之影像處理電路方塊。傳送之數位信號,係m位元之並列資料,但為能於LVDS介面5予以傳送,而於圖11(a)所示序列器51轉換為m:1之序列信號之後,轉換之序列信號經由前置驅動器52被供給至LVDS介面5,被傳送至圖12所示接收器側之LVDS介面5。接收器側之LVDS介面5接收之序列信號,係於1:m之解序列器52被轉換為m位元之並列資料。於圖11(a)及圖12,傳送側及接收器側之LVDS介面5之組合被圖示n+1個(第0編號之通道CH0~第n編號之通道CHn)。
設於各通道的序列器(serializer)51,係以低速時脈CLK將m位元之並列資料(DIN_CH0[m-1:0]~DIN_CHn[m-1:0]予以閂鎖,同步於m倍增之高速時脈CLK×m,將轉換後之序列資料依序傳送至LVDS介面5。於接收器側之LVDS介面5,係依每一通道接收序列資料,將之傳送至解序列器(deseriallizer)54。
如圖11(a)所示,於傳送側之LVDS介面5,除傳送並列資料(DIN_CH0[m-1:0]~DIN_CHn[m-1:0]之各通道以外,亦具備介面50用於將高速時脈、亦即LVDS時脈傳送至接收器側。於介面50,被輸入經由和序列器51對應之虛擬緩衝器53及前置驅動器52被m倍增之高速時脈CLK×m。介面50,係以輸入之高速時脈CLK×m作為LVDS時脈,傳送至接收器側之介面50,該介面50則對各通道之解序列器54供給LVDS時脈。被供給LVDS時脈的解序列器54,係依據該LVDS時脈,使傳送來的序列資料轉換為m位元之並列資料(DIN_CH0[m-1:0]~DIN_CHn[m-1:0]。
於此種資料傳送系,各通道之差動資料輸出及LVDS時脈之時序圖係如圖13所示。由圖13所示時序圖可知,和差動資料輸出之傳送速度比較,LVDS時脈之傳送速度被要求2倍速度。
通常,差動介面之VOD,隨傳送速度之高速化而有逐漸變小之傾向。於本實施形態之差動介面,和傳送資料的LVDS介面5比較,將傳送LVDS時脈的介面50所流通之定電流設為較高,如此則可抑制VOD之降低。
具體言之為,如圖11(b)所示,傳送LVDS時脈的介面50之電流值切換電路6,係取代定電流i1之電流源61改用定電流i1’(>i1)之電流源66,取代定電流i2之電流源62改用定電流i2’(>i1)之電流源67。因此,於傳送LVDS時脈的介面50之傳送電路70,和LVDS介面5之傳送電路7比較,係被供給較高之定電流。另外,於圖11(b)所示介面50,和圖2所示LVDS介面5,同一要素被附加同一符號,而省略詳細說明。
依據本發明之一實施形態之固態攝影裝置,差動介面部具備:電流值切換部,對應於多數動作模式,而切換流入上述差動介面部的定電流值;及補償電壓保持部,即使在上述動作模式變化情況下,亦可將上述差動輸出信號之補償電壓保持一定;因此,可以實現能穩定傳送影像資料,而且可減少消費電力的固態攝影裝置。
1...畫素區域
2...列ADC
3...垂直掃描驅動電路
4...水平掃描驅動電路
5...LVDS介面
6...電流值切換電路
7...傳送電路
8...補償電壓保持電路
9...接收器
10...電阻
11...偏壓產生電路
12...類比緩衝器
15...I/O區域
50...介面
51...TMDS介面
52...CML介面
53...虛擬緩衝器
54...解序列器
61...電流源
62...電流源
63...控制元件
64...控制元件
71、72、73...主動元件
74...可變直流電源
75...高電阻元件
76...比較器
81、82...NMOS
83...控制元件
84...控制元件
圖1為本發明第1實施形態之固態攝影裝置之方塊圖。
圖2為本發明第1實施形態之LVDS介面之電路圖。
圖3為本發明第1實施形態之LVDS介面之動作說明圖。
圖4為本發明第1實施形態之變形例之LVDS介面之電路圖。
圖5為本發明第2實施形態之LVDS介面之電路圖。
圖6為本發明第2實施形態之另一差動介面之電路圖。
圖7為本發明第2實施形態之另一差動介面之電路圖。
圖8為本發明第3實施形態之LVDS介面之電路圖。
圖9為本發明第4實施形態之LVDS介面與I/O區域之佈局說明圖。
圖10為本發明第5實施形態之LVDS介面之電路圖。
圖11為本發明第6實施形態之LVDS介面之電路圖。
圖12為本發明第6實施形態之接收器側之LVDS介面之電路圖。
圖13為本發明第6實施形態之LVDS介面傳送差動資料及時脈之時序說明圖。
1...畫素區域
2...列ADC
3...垂直掃描驅動電路
4...水平掃描驅動電路
5...LVDS介面
Claims (9)
- 一種固態攝影裝置,係具備:影像感測器部,以攝影之影像作為類比信號予以輸出;AD轉換部,對於上述影像感測器部之列方向被設置多數個,用於將上述類比信號轉換為數位信號;驅動電路部,用於控制上述影像感測器部及上述AD轉換部;及多數差動介面部,以上述AD轉換部轉換之上述數位信號作為差動輸出信號傳送至外部裝置;其特徵為:上述差動介面部具備:電流值切換部,對應於多數動作模式,而切換流入上述差動介面部的定電流值;及補償電壓保持部,在上述動作模式變化情況下,亦可將上述差動輸出信號之補償電壓保持一定。
- 如申請專利範圍第1項之固態攝影裝置,其中上述補償電壓保持部,係具備:閘極被施加有電壓的多數NMOS,可對應於上述每一動作模式將上述補償電壓保持一定;對應於上述動作模式來切換上述多數NMOS。
- 如申請專利範圍第1項之固態攝影裝置,其中上述補償電壓保持部,係具備:電阻元件,可對應於上述每一動作模式將上述補償電壓保持一定;對應於上述動作模式來切換上述電阻元件。
- 如申請專利範圍第3項之固態攝影裝置,其中上述補償電壓保持部之上述電阻元件,係對應於上述各個動作模式設置多數個,為調整上述各個動作模式之上述補償電壓,而切換多數個上述電阻元件。
- 如申請專利範圍第1~4項中任一項之固態攝影裝 置,其中上述差動介面部具有:傳送上述數位信號的上述差動介面部;及傳送時脈的上述差動介面部;傳送上述時脈的上述差動介面部,相較於傳送上述數位信號的上述差動介面部,傳送上述時脈的上述差動介面部流入之上述定電流值為較大。
- 如申請專利範圍第1項之固態攝影裝置,其中上述差動介面部另具有:傳送監控部,用於監控傳送上述差動輸出信號的傳送線之中間電位,判斷能否傳送;上述電流值切換部,係具備切斷上述定電流值的上述動作模式。
- 如申請專利範圍第1項之固態攝影裝置,其中依據特定基準使上述差動介面部群組化,對各群組包含之上述差動介面部之各個介由類比緩衝器供給被調整後之偏壓。
- 如申請專利範圍第1項之固態攝影裝置,其中至少上述差動介面部之一部分,被配置於上述固態攝影裝置之鄰接之輸出入區域之間。
- 一種固態攝影裝置,係具備:影像感測器部,以攝影之影像作為類比信號予以輸出;AD轉換部,對於上述影像感測器部之列方向被設置多數個,用於將上述類比信號轉換為數位信號;驅動電路部,用於控制上述影像感測器部及上述AD轉換部;及多數差動介面部,以上述AD轉換部轉換之上述數位信號作為差動輸出信號傳送至 外部裝置;其特徵為:依據特定基準使上述多數差動介面部群組化,對各群組包含之上述多數差動介面部之各個介由類比緩衝器供給被調整後之偏壓。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140422 | 2008-05-29 | ||
JP2008278189A JP5253964B2 (ja) | 2008-05-29 | 2008-10-29 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201008262A TW201008262A (en) | 2010-02-16 |
TWI531237B true TWI531237B (zh) | 2016-04-21 |
Family
ID=41379309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098116574A TWI531237B (zh) | 2008-05-29 | 2009-05-19 | Solid state photography device |
Country Status (4)
Country | Link |
---|---|
US (2) | US8237836B2 (zh) |
JP (1) | JP5253964B2 (zh) |
CN (1) | CN101692697A (zh) |
TW (1) | TWI531237B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223430A (ja) | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体装置 |
CN101819743B (zh) * | 2010-05-04 | 2012-07-04 | 硅谷数模半导体(北京)有限公司 | 显示面板的接口电路及显示面板 |
US8630821B2 (en) * | 2011-07-25 | 2014-01-14 | Qualcomm Incorporated | High speed data testing without high speed bit clock |
US8830361B2 (en) * | 2012-04-12 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing column fixed pattern noise |
CN103905728B (zh) * | 2014-03-03 | 2017-02-08 | 中国科学院长春光学精密机械与物理研究所 | 航天相机lvds数据可靠传输接收方法 |
US9774324B2 (en) * | 2014-12-05 | 2017-09-26 | Intel Corporation | Biasing scheme for high voltage circuits using low voltage devices |
KR20160139102A (ko) * | 2015-05-26 | 2016-12-07 | 에스케이하이닉스 주식회사 | 차동 회로 및 그를 포함하는 이미지 센싱 장치 |
DE102016122003A1 (de) * | 2016-11-16 | 2018-05-17 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Ansteuerschaltung |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0209805B1 (en) | 1985-07-22 | 1993-04-07 | Hitachi, Ltd. | Semiconductor device having bipolar transistor and insulated gate field effect transistor |
JPH02246516A (ja) | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体装置 |
JP2683948B2 (ja) | 1990-06-19 | 1997-12-03 | 三菱電機株式会社 | 半導体集積回路 |
JPH10163451A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 半導体記憶装置 |
US6452632B1 (en) * | 1997-01-31 | 2002-09-17 | Kabushiki Kaisha Toshiba | Solid state image sensor and video system using the same |
JP3225895B2 (ja) * | 1997-07-25 | 2001-11-05 | 株式会社日立製作所 | 半導体装置 |
JP3257504B2 (ja) * | 1998-03-30 | 2002-02-18 | 株式会社日立製作所 | 半導体記憶装置 |
JP3445960B2 (ja) * | 1999-05-20 | 2003-09-16 | 松下電器産業株式会社 | 差動信号判定回路および差動信号判定方法 |
JP2000333081A (ja) | 1999-05-21 | 2000-11-30 | Olympus Optical Co Ltd | シリアルデータ伝送機能付cmosセンサユニット、それを用いた撮像ユニット及び画像データ送受信システム |
JP4092132B2 (ja) | 2002-04-26 | 2008-05-28 | Necエレクトロニクス株式会社 | 表示装置 |
US20040218599A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based video display interface and methods of use thereof |
JP4457613B2 (ja) | 2003-09-04 | 2010-04-28 | ソニー株式会社 | 固体撮像装置 |
US7274361B2 (en) * | 2003-09-26 | 2007-09-25 | Mstar Semiconductor, Inc. | Display control device with multipurpose output driver |
JP4479235B2 (ja) * | 2003-12-25 | 2010-06-09 | ソニー株式会社 | 信号出力装置、信号処理装置、固体撮像装置、インタフェース装置、電子機器ならびにインタフェース装置の動作方法 |
US20060262055A1 (en) | 2005-01-26 | 2006-11-23 | Toshiba Matsushita Display Technology | Plane display device |
JP5254530B2 (ja) * | 2005-01-26 | 2013-08-07 | 株式会社ジャパンディスプレイセントラル | 平面表示装置 |
JP4404074B2 (ja) * | 2006-06-30 | 2010-01-27 | ソニー株式会社 | 固体撮像装置及びデータ伝送方法並びに撮像装置 |
JP4700040B2 (ja) * | 2007-10-29 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 表示装置 |
-
2008
- 2008-10-29 JP JP2008278189A patent/JP5253964B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-15 US US12/424,150 patent/US8237836B2/en not_active Expired - Fee Related
- 2009-05-19 TW TW098116574A patent/TWI531237B/zh not_active IP Right Cessation
- 2009-05-27 CN CN200910203105A patent/CN101692697A/zh active Pending
-
2012
- 2012-07-05 US US13/542,431 patent/US8462251B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010011432A (ja) | 2010-01-14 |
JP5253964B2 (ja) | 2013-07-31 |
CN101692697A (zh) | 2010-04-07 |
US20090295955A1 (en) | 2009-12-03 |
US8462251B2 (en) | 2013-06-11 |
US8237836B2 (en) | 2012-08-07 |
US20130057336A1 (en) | 2013-03-07 |
TW201008262A (en) | 2010-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI531237B (zh) | Solid state photography device | |
US10681294B2 (en) | Solid-state imaging device and camera system | |
TWI433537B (zh) | 固態成像裝置及其驅動方法與攝影機系統 | |
TWI404409B (zh) | 固態影像擷取裝置及攝影機系統 | |
JP6369696B2 (ja) | 固体撮像装置及び撮像装置 | |
US8502578B2 (en) | Timing adjustment circuit, solid-state image pickup element, and camera system | |
US8319522B2 (en) | Data transfer circuit, solid-state imaging device and camera system | |
JP2013172270A (ja) | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 | |
KR20110066919A (ko) | 고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템 | |
TWI531234B (zh) | 用於互補金氧半導體影像感測器之可變電壓列驅動器 | |
JP6152992B2 (ja) | 固体撮像装置およびカメラ | |
US8466718B2 (en) | Semiconductor device | |
US20070247535A1 (en) | Solid-state image sensing device and image sensing device | |
JP2007060080A (ja) | 半導体装置 | |
JP5070945B2 (ja) | 固体撮像装置、撮像装置 | |
US20080061830A1 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate | |
JP2010193113A (ja) | イメージセンサおよび電子情報機器 | |
JP2007150751A (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |