TW201340315A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201340315A
TW201340315A TW101148626A TW101148626A TW201340315A TW 201340315 A TW201340315 A TW 201340315A TW 101148626 A TW101148626 A TW 101148626A TW 101148626 A TW101148626 A TW 101148626A TW 201340315 A TW201340315 A TW 201340315A
Authority
TW
Taiwan
Prior art keywords
layer
compound semiconductor
semiconductor device
forming
iron
Prior art date
Application number
TW101148626A
Other languages
English (en)
Other versions
TWI548089B (zh
Inventor
Tetsuro Ishiguro
Atsushi Yamada
Norikazu Nakamura
Kenji Imanishi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201340315A publication Critical patent/TW201340315A/zh
Application granted granted Critical
Publication of TWI548089B publication Critical patent/TWI548089B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

一種製造化合物半導體裝置的方法實施例，其係包含下列步驟：形成初始層於基板上方；形成緩衝層於該初始層上方；形成電子傳輸層及電子供給層於該緩衝層上方；以及形成閘極電極、源極電極及閘極電極於該電子供給層上方。形成初始層的該步驟包括：用等於第一數值的流率比形成第一化合物半導體膜，該流率比為第五族元素源氣體之流率與第三族元素源氣體之流率的比率；以及用等於與該第一數值不同之第二數值的該流率比形成第二化合物半導體膜於該第一化合物半導體膜上方。該方法復包括：在該緩衝層與該電子傳輸層之間形成鐵摻雜區。

Description

化合物半導體裝置及其製造方法
提及於本文的具體實施例係有關於化合物半導體裝置及其製造方法。
已開發出數種化合物半導體裝置，其中係形成氮化鎵層及氮化鋁鎵層於基板上方以及氮化鎵層用作電子傳輸層。該等化合物半導體裝置中之一者包含基於氮化鎵的高電子移動率晶體管(HEMT)。
氮化鎵有優良的電氣特性。例如，由於氮化鎵有高飽和電子速度以及寬廣的帶隙(band gap)而有高崩潰電壓特性。氮化鎵也有纖鋅礦(wurtzite)結晶結構以及在平行於c軸的<0001>方向有極性。此外，在氮化鎵層及氮化鋁鎵層的異質結構下，這兩層的晶格扭曲會在氮化鋁鎵層中誘發壓電極化(piezoelectric polarization)而在氮化鎵層與氮化鋁鎵的介面產生高濃度的二維電子氣體(2DEG)。基於上述理由，氮化鎵作為高頻裝置及電力裝置的材料已受重視。
不過，製造有優良結晶性(crystallinity)的氮 化鎵基板非常困難。主要的習知解決方案例如用異質磊晶生長形成氮化鎵層、氮化鋁鎵層等等於矽基板、藍寶石基板、碳化矽基板或其類似物上方。特別是，矽基板為有大直徑、高品質以及容易以低成本取得的基板。因此，結構有氮化鎵層及氮化鋁鎵層形成於其上之矽基板的研究一直很興盛。
不過，難以抑制具有矽基板之氮化鎵基HEMT的洩露電流。儘管已有人進行以下研究：為了洩露電流而摻雜鐵至電子傳輸層的下半部，然而摻入的鐵會降低電子傳輸層的結晶性以及影響其他特性。
[專利文獻1]日本早期公開專利公告第2011-23642號
[專利文獻2]日本早期公開專利公告第2010-225710號
[專利文獻3]日本早期公開專利公告第2011-187654號
[專利文獻4]日本早期公開專利公告第2011-228442號
本發明的目標是要提供一種能夠抑制洩露電流以及得到優良結晶性的化合物半導體裝置及其製造方法。
根據該等具體實施例之一態樣，一種製造化合物半導體裝置的方法係包含下列步驟：形成初始層於基板上方；形成緩衝層於該初始層上方；形成電子傳輸層及電子供給層於該緩衝層上方；以及形成閘極電極、源極電極及閘極電極於該電子供給層上方。形成初始層的該步 驟包括：用屬於第一數值的流率比形成第一化合物半導體膜，該流率比為第五族元素源氣體之流率與第三族元素源氣體之流率的比率；以及用屬於與該第一數值不同之第二數值的該流率比形成第二化合物半導體膜於該第一化合物半導體膜上方。該方法復包括：在該緩衝層與該電子傳輸層之間形成摻有鐵的鐵摻雜區。
根據該等具體實施例的另一態樣，一種化合物半導體裝置包含：基板；形成於該基板上方的初始層；形成於該緩衝層上方的電子傳輸層及電子供給層；以及形成於該電子供給層上方的閘極電極、源極電極及閘極電極。該初始層包含：第一化合物半導體膜；以及形成於該第一化合物半導體膜上方的第二化合物半導體膜，該第二化合物半導體膜的差排密度低於該第一化合物半導體膜的差排密度。在該緩衝層與該電子傳輸層之間形成摻有鐵的鐵摻雜區。
10‧‧‧化合物半導體堆疊結構
11‧‧‧基板
12‧‧‧初始層
12a‧‧‧高五三比層
12b‧‧‧低五三比層
13‧‧‧緩衝層
13a‧‧‧高鋁金屬層
13b‧‧‧中等鋁金屬層
13c‧‧‧低鋁金屬層
14、14a‧‧‧鐵摻雜層
15‧‧‧電子傳輸層(通道層)
16‧‧‧電子供給層
17d‧‧‧汲極電極
17g‧‧‧閘極電極
17s‧‧‧源極電極
21‧‧‧蓋層
22‧‧‧元件隔離區
23‧‧‧絕緣膜
24‧‧‧開口
25‧‧‧絕緣膜
210‧‧‧HEMT晶片
226d‧‧‧汲極焊墊
226g‧‧‧閘極焊墊
226s‧‧‧源極焊墊
231‧‧‧模塑樹脂
232d‧‧‧汲極引線
232g‧‧‧閘極引線
232s‧‧‧源極引線
233‧‧‧焊盤(晶粒焊墊)
234‧‧‧晶粒附接劑
235s‧‧‧接線
235d‧‧‧接線
235g‧‧‧接線
250‧‧‧PFC電路
251‧‧‧開關元件(電晶體)
252‧‧‧二極體
253‧‧‧抗流線圈
254、255‧‧‧電容器
256‧‧‧二極體電橋
257‧‧‧交流電源(AC)
260‧‧‧全橋式換流器電路
261‧‧‧高電壓，一次側電路
262‧‧‧低電壓，二次側電路
263‧‧‧變壓器
264a至264d‧‧‧開關元件
265a至265c‧‧‧開關元件
271‧‧‧數位預失真電路
272a、272b‧‧‧混波器
273‧‧‧功率放大器
第1A圖至第1D圖的橫截面圖根據第一具體實施例依序圖示製造化合物半導體裝置的方法；第2A圖至第2E圖的橫截面圖根據第二具體實施例依序圖示製造化合物半導體裝置的方法；第3圖的橫截面圖圖示第二具體實施例的修改實施例；第4圖的圖表圖示SIMS分析鐵密度的結果； 第5圖的圖表圖示基於不對稱反射式x射線搖擺曲線衍射法之分析的結果；第6圖的圖表圖示測量發射強度的結果；第7圖圖示根據第三具體實施例的離散封裝件；第8圖根據第四具體實施例圖示功率因子修正(PFC)電路的佈線圖；第9圖根據第五具體實施例圖示電源供應設備的佈線圖；以及第10圖根據第六具體實施例圖示高頻放大器的佈線圖。
本案發明人廣泛研究以得到電子傳輸層的優良結晶性，即使在摻雜鐵的情形下。然後，已發現，在適當條件下形成初始層以控制基板的翹曲(warping)是很重要的。
以下參考附圖描述數個具體實施例。
(第一具體實施例)
首先，描述第一具體實施例。第1A圖至第1D圖的橫截面圖根據第一具體實施例依序圖示用於製造氮化鎵基HEMT(化合物半導體裝置)的方法。
在第一具體實施例中，形成初始層12於基板11上方，如第1A圖所示。至於基板11，例如，可使用矽基板、碳化矽基板、藍寶石基板、氮化鎵基板，或其類似物。矽基板以成本而言為較佳。例如，形成五三比(V/III ratio)在其中漸變的氮化鋁層作為初始層12。例如，用結晶成長方法，例如MOVPE(金屬有機氣相磊晶)方法，以及含有第三族元素源氣體(三甲基鋁(TMA)氣體)及第五族元素氣體(氨氣(NH3))的混合氣體，可形成初始層12。在形成初始層12時，以控制TMA氣體之流率與NH3氣體之流率的方式，形成高五三比層12a於基板11上方，然後，形成低五三比層12b於高五三比層12a上方。NH3氣體之流率與TMA氣體之流率的比率(五三比)在形成低五三比層12b時低於在形成高五三比層12a時。如上述，藉由控制流率，高五三比層12a可在容易成核(nucleation)的狀態下形成，以及低五三比層12b可在差排(dislocation)不易發生以及表面容易拉平的狀態下形成。
在形成初始層12後，形成緩衝層13於初始層12上方，以及形成鐵摻雜層14於緩衝層13上方，如第1B圖所示。形成AlxGa(1-x)N(0≦x≦1)作為緩衝層13，例如，以及形成摻有鐵的AlyGa(1-y)N(0≦y≦1)作為鐵摻雜層14，例如。鐵摻雜層14的鋁分率(“y”的數值)最好等於緩衝層13的鋁分率(“x”的數值)或更低。例如，用結晶成長方法(例如，MOVPE方法)以及含有第三族元素源氣體(TMA氣體及三甲基鎵(TMG)氣體)及第五族元素氣體(NH3氣體)的混合氣體，可形成緩衝層13及鐵摻雜層14。Cp2Fe(環戊二烯基鐵，二茂鐵)可用作鐵的來源，例如。在本具體實施例，鐵摻雜層14可為鐵摻雜區的實施例。
然後，形成電子傳輸層(通道層)15於鐵摻雜 層14上方，以及形成電子供給層16於電子傳輸層15上方，如第1C圖所示。形成氮化鎵層用於電子傳輸層15，例如，以及形成AlzGa(1-z)N(0<x<1)用於電子供給層16，例如。例如，用結晶成長方法(例如，MOVPE方法)以及含有第三族元素源氣體(TMA氣體及TMG氣體)及第五族元素氣體(NH3氣體)的混合氣體，可形成電子傳輸層15及電子供給層16。
之後，形成源極電極17s、閘極電極17g及汲極電極17d使得閘極電極17g位於源極電極17s、汲極電極17d之間，如第1D圖所示。
因此，可製成第一具體實施例的氮化鎵基HEMT。
在第一具體實施例，裝設鐵摻雜層14於緩衝層13、電子傳輸層15之間，因此，鐵摻雜層14用作高抗蝕區(high resistant region)。因此，可抑制洩露電流以及可得到高崩潰電壓。此外，電子傳輸層15有優異的結晶性，即使鐵摻雜層14是經形成之層，因為初始層12是在適當的狀態下形成。如果不形成初始層12，基板會因加熱用以形成電子傳輸層及其類似者而翹曲以及翹曲會觸發生長前沿(growth front)的溫度差異。以及，溫度差異會使得難以得到優良結晶性。另一方面，可抑制基板11的翹曲以及可得到優異結晶性，因為本具體實施例是在適當的狀態下形成初始層12。再者，可得到優異特性，例如較高的電子移動率以及變低的電流崩塌(current collapse)以及抑制 洩露電流，因為可得到優異結晶性。
(第二具體實施例)
接下來，描述第二具體實施例。第2A圖至第2E圖的橫截面圖根據第二具體實施例依序圖示用於製造氮化鎵基HEMT(化合物半導體裝置)的方法。
在第二具體實施例中，形成五三比在其中漸變的初始層12於基板11上方，如第2A圖所示。在形成初始層12時，以控制TMA氣體之流率與NH3氣體之流率的方式，形成高五三比層12a，然後，形成低五三比層12b於高五三比層12a上方，如同第一具體實施例。使五三比在形成低五三比層12b時低於在形成高五三比層12a時。形成高五三比層12a時的五三比可等於100或更高以及等於1000或更低，以及在形成低五三比層12b時的五三比可等於10或更低，例如。高五三比層12a的厚度可在數奈米至數十奈米之間，例如，以及低五三比層12b的厚度可在數十奈米至數百奈米之間，例如。當初始層12在這些狀態下形成時，高五三比層12a的差排密度約為1×1010 cm-3，高五三比層12a之表面的平均粗糙度Ra約為1.5奈米(取樣長度：1奈米)，低五三比層12b的差排密度約為1×108 cm-3，以及低五三比層12b之表面的平均粗糙度Ra約為0.1奈米(取樣長度：1奈米)。換言之，與高五三比層12a相比，低五三比層12b可得到較低的差排密度以及更平坦的表面。
在形成初始層12後，形成緩衝層13、電子 傳輸層15、電子供給層16及蓋層21於初始層12上方，如第2B圖所示。
在形成緩衝層13時，以控制TMA氣體之流率及TMG氣體之流率的方式，形成高鋁金屬層13a於初始層12上方，形成中等鋁金屬層13b於高鋁金屬層13a上方，然後，形成低鋁金屬層13c於中等鋁金屬層13b上方。例如，可形成Al0.8Ga0.2N層用於高鋁金屬層13a，可形成Al0.5Ga0.5N層用於中等鋁金屬層13b，以及形成Al0.2Ga0.8N層用於低鋁金屬層13b。因此，鋁分率遠低於初始層12的這3個氮化鋁鎵層可用於緩衝層13。緩衝層13的層數不限於3個，而可具有4層或更多。再者，鋁分率不必遠低於初始層12，以及可採用超晶格結構，例如。簡言之，可採用各有數奈米厚度之氮化鎵膜及氮化鋁膜周期性地堆疊而成的結構。最好緩衝層13的總厚度約在500奈米至1000奈米之間以便減少差排的傳播以及抑制翹曲及分裂。
在形成電子傳輸層15中，用TMG氣體及NH3氣體的混合氣體形成氮化鎵層。最好電子傳輸層15的厚度約在500奈米至1000奈米之間以便抑制結晶性由差排傳播所致的惡化。用於形成電子傳輸層15的條件不限於特定的條件。以高壓(例如，60 kPa或更高)形成電子傳輸層15為較佳，以及以等於10000或更高的五三比形成電子傳輸層15為較佳，以便得到更優異的結晶性。
在本具體實施例中，從形成低鋁層13c的中間到形成電子傳輸層15的中間，添加Cp2Fe至混合氣體， 因此，在低鋁層13c及電子傳輸層15中形成鐵摻雜區14a。鐵摻雜區14a的厚度可大約在100奈米至300奈米之間，例如。最好以1×1016 cm-3至1×1018 cm-3摻雜鐵至鐵摻雜區14a，例如5×1017 cm-3或左右，因為可充分增加阻力以及抑制擴散至通道的鄰域，在此係存在2DEG。在本具體實施例中，鐵摻雜區14a可為鐵摻雜區的實施例，緩衝層13中在開始摻雜鐵之前形成的區域可視為緩衝層的實施例，以及電子傳輸層15中在摻雜鐵結束後形成的區域可視為電子傳輸層的實施例。
在形成電子供給層16時，用TMA氣體、TMG氣體及NH3氣體的混合氣體形成氮化鋁鎵層。例如，可形成未摻雜i-AlGaN層於電子傳輸層15上方，然後，可形成n型n-AlGaN於i-AlGaN層上方。i-AlGaN層的厚度可在大約1奈米至30奈米之間，例如5奈米或左右，以及n-AlGaN層的厚度可在大約3奈米至30奈米之間，例如15奈米或左右。最好i-AlGaN層與n-AlGaN層中之每一者的鋁分率等於0.3或更低以避免結晶性因晶格失配而惡化。可以大約1×1018 cm-3至1×1020 cm-3摻雜矽至n-AlGaN層，例如5×1018 cm-3或左右。
在形成蓋層21時，用TMG氣體與NH3氣體的混合氣體形成氮化鎵層。形成n型n-GaN層用於氮化鎵層，例如。蓋層21的厚度可在約2奈米至20奈米之間，例如15奈米或左右。可以以大約1×1018 cm-3至1×1020 cm-3摻雜矽至n-GaN層，例如5×1018 cm-3或左右。
因此，可形成包含初始層12、緩衝層13、電子傳輸層15、電子供給層16及蓋層21的化合物半導體堆疊結構10。在化合物半導體堆疊結構10中，形成由緩衝層13的鋁13c之一部份至電子傳輸層15之一部份的鐵摻雜區14a。
在形成蓋層21後，在化合物半導體堆疊結構10中形成定義元件區的元件隔離區22，如第2C圖所示。在形成元件隔離區22時，例如，形成光阻圖案於化合物半導體堆疊結構10上方以便選擇性地暴露待形成元件隔離區22的區域，以及通過用作遮罩的光阻圖案植入離子，例如氬離子。或者，用作為蝕刻遮罩的光阻圖案，可用使用含氯氣體的乾蝕刻法蝕刻化合物半導體堆疊結構10。
之後，在該元件區中形成源極電極17s及汲極電極17d於蓋層21上方，如第2D圖所示。可用剝離法(lift-off method)形成源極電極17s及汲極電極17d，例如。更特別的是，形成光阻圖案以便暴露待形成源極電極17s及汲極電極17d的區域和覆蓋其他區域，用蒸發法，使用作為生長遮罩的光阻圖案形成金屬膜於整個表面上方，然後一併移除光阻圖案與金屬膜中沉積於其上的部份。在形成金屬膜時，例如，可形成厚約100奈米的鈦膜，然後在鈦膜上形成厚約300奈米的鋁膜。然後，例如，在氮氣中以400℃至1000℃(例如，600℃或左右)退火該金屬膜以便確保歐姆特性。金屬膜的退火可用快速熱退火法(RTA)。 在形成源極電極17s及汲極電極17d後，形成絕緣膜23於蓋層21上方以便覆蓋源極電極17s及汲極電極17d。絕緣膜23用原子層沉積法(ALD)、電漿輔助化學氣相沉積法(CVD)或濺鍍法形成為較佳。
之後，在絕緣膜23中形成開口24於待形成閘極電極的位置，如第2E圖所示。例如，開口24可用乾蝕刻法、濕蝕刻法或離子銑銷法(ion-milling)形成。隨後，在開口24中形成閘極電極17g。閘極電極17g可用剝離法形成，例如。更特別的是，形成光阻圖案以便暴露待形成閘極電極17g及覆蓋其他區域的區域，用蒸發法，使用作為生長遮罩的光阻圖案，形成金屬膜於整個表面上方，然後一併移除光阻圖案與金屬膜中沉積於其上的部份。在形成金屬膜時，例如，可形成厚約50奈米的鎳膜，然後可形成厚約300奈米的金膜。然後，形成絕緣膜25於絕緣膜23上方以便覆蓋閘極電極17g。絕緣膜25用原子層沉積法(ALD)、電漿輔助化學氣相沉積法(CVD)或濺鍍法形成為較佳，這與形成絕緣膜23的相似。之後，在絕緣膜25、23中形成用於與外部端子或其類似物連接的開口。
因此，可製成根據第一具體實施例的氮化鎵基HEMT。
第二具體實施例也可得到與第一具體實施例類似的效果。此外，在電子傳輸層15以60 kPa或更高的壓力以及混合氣體的五三比等於10000或更高形成時，可得到更優異的結晶性。
初始層12的層數不限於特定的數目。例如，在形成高五三比層12a後以及在形成低五三比層12b之前，可形成中等五三比層12c以便使初始層12含有3個化合物半導體層。就此情形而言，在形成中等五三比層12c時的五三比，例如，可低於在形成高五三比層12a時的，以及高於在形成低五三比層12c時的，而且可在20至80之間，例如。
鐵摻雜層14與鐵摻雜區14a中之每一者摻雜鐵的數量不限於特定的數量，而且在1×1016 cm-3至1×1018 cm-3之間為較佳，如上述。第4圖圖示鐵在化合物半導體堆疊結構實施例中的分布。在形成該實施例時，形成0.3微米厚摻有鐵的氮化鎵層於氮化鋁鎵層上方，以及形成0.6微米厚的氮化鎵層於摻鐵氮化鎵層上方。以5×1017 cm-3至1×1018 cm-3摻雜鐵至摻鐵氮化鎵層。在形成氮化鎵層後，用二次離子質量分析裝置(SIMS)測量深度方向的鐵密度分布。在氮化鎵層上表面的鄰域中產生二維氣體。因此，最好氮化鎵層上表面的鐵密度等於1×1016 cm-3或更低。如第4圖所示，當摻雜量等於1×1018 cm-3或更低時，氮化鎵層上表面的鐵密度等於1×1016 cm-3或更低，而且以二維氣體的效果而言為較佳。另一方面，當摻雜量小於1×1016 cm-3時，阻力不夠高，而且有時無法充分減少洩露電流。
在本案發明人遵循第二具體實施例製成氮化鎵基HEMT以及研究電子傳輸層的結晶性時，得到圖示於第5圖與第6圖的結果。第5圖基於不對稱反射式x射 線搖擺曲線衍射法的分析結果，而第6圖圖示在室溫測量發射強度的結果。大致上可說，對於不對稱反射式x射線搖擺曲線衍射法的結果，在全寬半高(FWHM)等於1200弧度秒或更低時，邊緣差排的密度夠低。大致上可說，對於測量發射強度的結果，在能隙邊緣發射(band-edge emission)強度與缺陷發射強度的比率等於1或更低時，點缺陷(point defect)的密度夠低。例如，當FWHM等於1200弧度秒或更低時，邊緣差排的密度約為7.7×109 cm-2或更低。如第5圖及第6圖所示，在根據第二具體實施例製成的氮化鎵基HEMT中，FWHM約為860弧度秒以及能隙邊緣發射強度與缺陷發射強度的比率約為0.5。簡言之，可得到有優異結晶性的結果。
(第三具體實施例)
第三具體實施例係有關於包含氮化鎵基HEMT之化合物半導體裝置的離散封裝件(discrete package)。第7圖圖示根據第三具體實施例的離散封裝件。
在第三具體實施例中，如第7圖所示，根據第一至第二具體實施例中之任一的化合物半導體裝置之HEMT晶片210的背面用晶粒附接劑(die attaching agent)234(例如，焊錫)固定於焊盤(晶粒焊墊)233上。接線235d(例如，鋁線)的一端黏結至與汲極電極17d連接的汲極焊墊(drain pad)226d，而接線235d的另一端黏結至與焊盤233整合的汲極引線(drain lead)232d。接線235s(例如，鋁線)的一端黏結至與源極17s連接的源極焊墊226s，以及接線 235s的另一端黏結至與焊盤233分離的源極引線232s。接線235g(例如，鋁線)的一端黏結至與閘極電極17g連接的閘極焊墊226g，而接線235g的另一端黏結至與焊盤233分離的閘極引線232g。焊盤233、HEMT晶片210等等用模塑樹脂(molding resin)231包裝，以便向外突出部份的閘極引線232g、部份的汲極引線232d以及部份的源極引線232s。
例如，用以下程序可製成該離散封裝件。首先，HEMT晶片210用晶粒附接劑234(例如，焊錫)黏結至導線架的焊盤233。接下來，各自用接線235g、235d及235s，以打線接合法(wire bonding)使閘極焊墊226g連接至導線架的閘極引線232g，使汲極焊墊226d連接至導線架的汲極引線232d，以及使源極焊墊226s連接至導線架的源極引線232s。然後，用轉移模造製程(transfer molding process)進行模塑樹脂231的模造。然後，切下該導線架。
(第四具體實施例)
接下來，解釋第四具體實施例。第四具體實施例係有關於設有包含氮化鎵基HEMT之化合物半導體裝置的PFC(功率因子修正)電路。第8圖根據第四具體實施例圖示PFC電路的的佈線圖。
PFC電路250包含開關元件(電晶體)251、二極體252、抗流線圈(choke coil)253、電容器254及255、二極體電橋(diode bridge)256、以及交流電源(AC)257。開關元件251的汲極電極、二極體252的陽極端子、以及抗 流線圈253的一端子相互連接。開關元件251的源極、電容器254的一個端子以及電容器255的一個端子相互連接。電容器254的另一端子與抗流線圈253的另一端子相互連接。電容器255的另一端子與二極體252的陰極端子相互連接。閘極驅動器(gate driver)連接至開關元件251的閘極電極。AC 257經由二極體電橋256連接於電容器254的兩個端子之間。直流電源(DC)連接在電容器255的兩個端子之間。在該具體實施例中，根據第一至第二具體實施例中之任一的化合物半導體裝置係用作開關元件251。
在PFC電路250的製造方法中，例如，開關元件251用焊錫連接至二極體252、抗流線圈253等等，例如。
(第五具體實施例)
接下來，解釋第五具體實施例。第五具體實施例係有關於設有包含氮化鎵基HEMT之化合物半導體裝置的電源供應設備。第9圖根據第五具體實施例圖示電源供應設備的佈線圖。
該電源供應設備包含高電壓的一次側電路261、低電壓的二次側電路262、以及配置於一次側電路261、二次側電路262之間的變壓器263。
一次側電路261包含根據第四具體實施例的PFC電路250，以及例如在PFC電路250中連接於電容器255之兩個端子之間的換流電路(可為全橋式換流器電路260)。全橋式換流器電路260包含多個(在該具體實施例 為4個)開關元件264a、264b、264c及264d。
二次側電路262包含多個(在該具體實施例為3個)開關元件265a、265b及265c。
在該具體實施例中，根據第一至第二具體實施例中之任一的化合物半導體裝置係用作PFC電路250的開關元件251，以及用作全橋式換流器電路260的開關元件264a、264b、264c及264d。PFC電路250與全橋式換流器電路260為一次側電路261的組件。另一方面，矽基通用MIS-FET(場效電晶體)用作二次側電路262的開關元件265a、265b及265c。
(第六具體實施例)
接下來，解釋第六具體實施例。第六具體實施例係有關於設有包含氮化鎵基HEMT之化合物半導體裝置的高頻放大器(高輸出放大器)。第10圖根據第六具體實施例圖示高頻放大器的佈線圖。
該高頻放大器包含數位預失真電路(digital predistortion circuit)271、混波器(mixer)272a及272b、以及功率放大器273。
數位預失真電路271補償輸入訊號的非線性失真。混波器272a混合有已予補償之非線性失真的輸入訊號與交流訊號。功率放大器273包含根據第一至第二具體實施例中之任一的化合物半導體裝置，以及放大與交流訊號混合的輸入訊號。在該具體實施例的圖示例子中，在切換時，可用混波器272b混合輸出側的訊號與交流訊號， 以及可送回到數位預失真電路271。
用於化合物半導體堆疊結構之化合物半導體層的組合物沒有特別限制，以及可使用氮化鎵、氮化鋁、氮化銦等等。也可使用它們的混晶(mixed crystal)。
閘極電極、源極電極及汲極電極的組態不限於上述具體實施例中所述者。例如，可用單層來組態它們。形成該等電極的方法不限於剝離法。可省略形成源極電極及汲極電極之後的退火，只要可獲得歐姆特性。可退火閘極電極。
在該等具體實施例中，基板可為碳化矽(SiC)基板、藍寶石基板、矽基板、氮化鎵基板、砷化鎵基板或其類似物。基板可為導電、半絕緣及絕緣基板中之任一者。就成本而言，最好使用矽基板(例如，表面有(111)平面之米勒指標者)、碳化矽基板或藍寶石基板。這些層中之每一者的厚度及材料不限於上述具體實施例中所述者。
根據上述化合物半導體裝置等等，因為可形成適當的初始層，故即使設有鐵摻雜區，電子傳輸層可得到優異結晶性。
理由：須用整個圖式[第1A圖至第1D圖]才能顯示完整技術特徵。
10‧‧‧化合物半導體堆疊結構
11‧‧‧基板
12‧‧‧初始層
12a‧‧‧高五三比層
12b‧‧‧低五三比層
13‧‧‧緩衝層
14‧‧‧鐵摻雜層
15‧‧‧電子傳輸層(通道層)
16‧‧‧電子供給層
17d‧‧‧汲極電極
17g‧‧‧閘極電極
17s‧‧‧源極電極

Claims (17)

  1. 一種製造化合物半導體裝置的方法，其係包含：形成初始層於基板上方；形成緩衝層於該初始層上方；形成電子傳輸層及電子供給層於該緩衝層上方；以及形成閘極電極、源極電極及閘極電極於該電子供給層上方，其中形成初始層的該步驟包括：用屬於第一數值的流率比形成第一化合物半導體膜，該流率比為第五族元素源氣體之流率與第三族元素源氣體之流率的比率；以及用屬於與該第一數值不同之第二數值的流率比形成第二化合物半導體膜於該第一化合物半導體膜上方，以及該方法復包括：在該緩衝層與該電子傳輸層之間形成摻有鐵的鐵摻雜區。
  2. 如申請專利範圍第1項所述之用於製造化合物半導體裝置的方法，其中，該第一化合物半導體膜與該第二化合物半導體膜中之每一者為氮化鋁膜。
  3. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，該第二數值小於該第一數值。
  4. 如申請專利範圍第3項所述之用於製造化合物半導體 裝置的方法，其中該第一數值等於100或更高以及等於1000或更低，以及該第二數值等於10或更低。
  5. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，以1×1016 cm-3至1×1018 cm-3摻雜鐵至該鐵摻雜區。
  6. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，該第二化合物半導體膜較該第一化合物半導體膜厚。
  7. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，係以60 kPa或更高的壓力形成該電子傳輸層。
  8. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，該電子傳輸層用等於10000或更高的流率比形成。
  9. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，該初始層、該緩衝層、該電子傳輸層及該電子供給層中之每一者為氮化物半導體層。
  10. 如申請專利範圍第1項或第2項所述之用於製造化合物半導體裝置的方法，其中，該基板為矽基板。
  11. 一種化合物半導體裝置，其係包含：基板； 形成於該基板上方的初始層；形成於該緩衝層上方的電子傳輸層及電子供給層；以及形成於該電子供給層上方的閘極電極、源極電極及閘極電極，其中該初始層包含：第一化合物半導體膜；以及形成於該第一化合物半導體膜上方的第二化合物半導體膜，該第二化合物半導體膜的差排密度低於該第一化合物半導體膜的差排密度，以及在該緩衝層與該電子傳輸層之間形成摻有鐵的鐵摻雜區。
  12. 如申請專利範圍第11項所述之化合物半導體裝置，其中，該第一化合物半導體膜與該第二化合物半導體膜中之每一者為氮化鋁膜。
  13. 如申請專利範圍第11項或第12項所述之化合物半導體裝置，其中，係以1×1016 cm-3至1×1018 cm-3摻雜鐵至該鐵摻雜區。
  14. 如申請專利範圍第11項或第12項所述之化合物半導體裝置，其中，在該電子傳輸層之上表面的鐵密度等於1×1016 cm-3或更低。
  15. 如申請專利範圍第11項或第12項所述之化合物半導體裝置，其中，該基板為矽基板。
  16. 一種電源供應設備，其係包含如申請專利範圍第1項 或第2項所述之化合物半導體裝置。
  17. 一種放大器，其係包含如申請專利範圍第1項或第2項所述之化合物半導體裝置。
TW101148626A 2012-03-27 2012-12-20 化合物半導體裝置及其製造方法 TWI548089B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012071999A JP2013206976A (ja) 2012-03-27 2012-03-27 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201340315A true TW201340315A (zh) 2013-10-01
TWI548089B TWI548089B (zh) 2016-09-01

Family

ID=49233687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148626A TWI548089B (zh) 2012-03-27 2012-12-20 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9502525B2 (zh)
JP (1) JP2013206976A (zh)
KR (1) KR101418187B1 (zh)
CN (1) CN103367142B (zh)
TW (1) TWI548089B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9443969B2 (en) * 2013-07-23 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier
JP6183145B2 (ja) * 2013-10-23 2017-08-23 富士通株式会社 化合物半導体装置及びその製造方法
KR20150085724A (ko) 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
JP6331695B2 (ja) * 2014-05-28 2018-05-30 三菱電機株式会社 半導体素子の製造方法
JP6373224B2 (ja) * 2015-04-09 2018-08-15 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
JP6652701B2 (ja) * 2015-10-30 2020-02-26 富士通株式会社 化合物半導体装置及びその製造方法
JP2017085056A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6790682B2 (ja) * 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
US11201217B2 (en) * 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
WO2021243653A1 (zh) * 2020-06-04 2021-12-09 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114809B2 (ja) * 1989-05-31 2000-12-04 富士通株式会社 半導体装置
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
TW454358B (en) 2000-07-04 2001-09-11 United Epitaxy Co Ltd Epitaxial growth for nitride semiconductor
US7462505B2 (en) 2005-02-23 2008-12-09 Tekcore Co., Ltd. Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
EP2175494B1 (en) * 2006-03-16 2015-03-25 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
CN100549243C (zh) 2006-07-05 2009-10-14 武汉华灿光电有限公司 一种在蓝宝石衬底材料上外延生长AlxGa1-xN单晶薄膜的方法
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
CA2641016A1 (en) 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP4985533B2 (ja) 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
CN101445956A (zh) 2007-11-28 2009-06-03 中国科学院半导体研究所 一种氮化物薄膜外延生长的方法
JP5112370B2 (ja) 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
JP5473445B2 (ja) 2009-07-17 2014-04-16 シャープ株式会社 エピタキシャルウェハ
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
JP2011187654A (ja) 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP2011228428A (ja) * 2010-04-19 2011-11-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2011228442A (ja) 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
WO2011149977A1 (en) * 2010-05-24 2011-12-01 Soraa, Inc. System and method of multi-wavelength laser apparatus
JP2012033575A (ja) 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
US9048170B2 (en) * 2010-11-09 2015-06-02 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
KR20120120828A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構

Also Published As

Publication number Publication date
KR101418187B1 (ko) 2014-07-09
US20130256682A1 (en) 2013-10-03
TWI548089B (zh) 2016-09-01
CN103367142A (zh) 2013-10-23
JP2013206976A (ja) 2013-10-07
CN103367142B (zh) 2016-05-25
KR20130109926A (ko) 2013-10-08
US9502525B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
TWI548089B (zh) 化合物半導體裝置及其製造方法
TWI475696B (zh) 化合物半導體裝置及其製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
US20180145148A1 (en) Compound semiconductor device
TW201344902A (zh) 半導體裝置及其製造方法
US9099422B2 (en) Compound semiconductor device and method for manufacturing the same
US10276703B2 (en) Compound semiconductor device and method of manufacturing the same
WO2016181441A1 (ja) 半導体装置及び半導体装置の製造方法
TWI481034B (zh) 化合物半導體裝置及其製造方法
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
US20170125563A1 (en) Compound semiconductor device and method of manufacturing the same
TWI532170B (zh) 化合物半導體裝置及其製造方法
US10032899B2 (en) Semiconductor device and method therefor including multiple cap layers with amorphous layer
JP2016143824A (ja) 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP6940762B2 (ja) 半導体装置及びその製造方法
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法