TW201340257A - 唯讀記憶體及其製造方法 - Google Patents

唯讀記憶體及其製造方法 Download PDF

Info

Publication number
TW201340257A
TW201340257A TW101109007A TW101109007A TW201340257A TW 201340257 A TW201340257 A TW 201340257A TW 101109007 A TW101109007 A TW 101109007A TW 101109007 A TW101109007 A TW 101109007A TW 201340257 A TW201340257 A TW 201340257A
Authority
TW
Taiwan
Prior art keywords
region
doping concentration
substrate
read
memory
Prior art date
Application number
TW101109007A
Other languages
English (en)
Other versions
TWI453869B (zh
Inventor
Chih-Chieh Cheng
Cheng-Hsien Cheng
Wen-Jer Tsai
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW101109007A priority Critical patent/TWI453869B/zh
Publication of TW201340257A publication Critical patent/TW201340257A/zh
Application granted granted Critical
Publication of TWI453869B publication Critical patent/TWI453869B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種唯讀記憶體，包括基底、源極區與汲極區、電荷儲存結構、閘極和局部極端摻雜區。上述源極區與汲極區設置於基底中、電荷儲存結構位於源極區與汲極區之間的基底上、閘極則設置於電荷儲存結構上。至於局部極端摻雜區是位於源極區與汲極區之間的基底內，且所述局部極端摻雜區包括一低摻雜濃度區以及至少一高摻雜濃度區。高摻雜濃度區設置於源極區與汲極區中之ㄧ與低摻雜濃度區之間，其中高摻雜濃度區的摻雜濃度要比低摻雜濃度區的摻雜濃度高3倍以上。

Description

唯讀記憶體及其製造方法
本發明是有關於一種唯讀記憶體，且特別是有關於一種抑制第二位元效應(2ndbit effect)的唯讀記憶體及其製造方法。
具有電荷儲存結構作為資料儲存型態的唯讀記憶體(read only memory)是目前常見的非揮發性記憶體。一個唯讀記憶體的結構包含一被儲存甚至捕捉電荷特性的結構層，如ONO (oxide-nitride-oxide)層。如採用局部化的電荷捕捉結構來儲存電荷，能允許每一個記憶胞中可以有兩個分離的電荷位元，而形成所謂的單記憶胞二位元(2 bits/cell)儲存的記憶體。
為了判斷一個二位元儲存的記憶體兩側的實際上分離的電荷，而採用逆向讀取。逆向讀取代表藉著將讀取偏壓施加於源極端，以感測在汲極側接面上的電荷來完成讀取操作；反之亦然。如果源極側接面上有電荷，則讀取偏壓需要夠高，才能夠阻擋源極側接面上的電荷的影響。
然而，在操作二位元儲存的記憶體時，同一記憶胞的兩個位元彼此仍然會互相影響而產生問題。因此，若是記憶胞的一側已儲存一位元，則在對記憶胞的另一側進行讀取時，使得原先應該為高電流的部分會有電流下降的情形，即所謂第二位元效應。也就是說，當對記憶胞進行讀取操作時，原先已經存在的位元會對記憶胞造成影響，而使能障提高，並導致讀取的臨界電壓(Vt)升高。在此情況下，就容易造成讀取錯誤。
第二位元效應不僅會導致元件操作上的困難，甚至會造成元件的可靠度降低。並且，因為第二位元效應減少了讀取感應裕度(sense margin)及操作左右位元的臨界電壓空間(Vt window)，使得多階記憶體的操作更加困難。
本發明提供一種唯讀記憶體，能降低第二位元效應。
本發明另提供一種唯讀記憶體的製造方法，能製作受第二位元效應影響小的記憶體。
本發明提出一種唯讀記憶體，包括基底、源極區與汲極區、電荷儲存結構、閘極和局部極端摻雜區。上述源極區與汲極區設置於基底中、電荷儲存結構位於源極區與汲極區之間的基底上、閘極則設置於電荷儲存結構上。至於局部極端摻雜區是位於源極區與汲極區之間的基底內，且所述局部極端摻雜區包括一低摻雜濃度區以及至少一高摻雜濃度區。高摻雜濃度區設置於源極區與汲極區中之ㄧ與低摻雜濃度區之間，其中高摻雜濃度區的摻雜濃度要比低摻雜濃度區的摻雜濃度高3倍以上。上述高摻雜濃度區與低摻雜濃度區為同一導電態。
在本發明之一實施例中，上述高摻雜濃度區的摻雜濃度要比低摻雜濃度區的摻雜濃度高10倍以下。
在本發明之一實施例中，上述基底的摻雜濃度比低摻雜濃度區的摻雜濃度高3倍至10倍。
在本發明之一實施例中，上述高摻雜濃度區包含兩個摻雜區，分別位於源極區與低摻雜濃度區之間和汲極區與低摻雜濃度區之間。
在本發明之一實施例中，上述低摻雜濃度區的厚度例如在50A ~500 A之間。
在本發明之一實施例中，上述低摻雜濃度區與電荷儲存結構直接接觸。
在本發明之一實施例中，上述低摻雜濃度區的邊緣和源極區或汲極區之間的距離約小於150 A。
本發明另提出一種唯讀記憶體的製造方法，包括在一基底內形成與其表面相隔一距離的井區，並在基底上形成一電荷儲存結構，再於電荷儲存結構上形成一閘極。然後，於電荷儲存結構兩側的基底內形成一源極區與一汲極區。於源極區與汲極區之間的基底內形成一局部極端摻雜區，其中所述局部極端摻雜區至少包括一低摻雜濃度區和至少一高摻雜濃度區，且高摻雜濃度區的摻雜濃度要比低摻雜濃度區的摻雜濃度高3倍以上。
在本發明之另一實施例中，形成上述井區的方法包括對基底植入一摻質，使其位於上述距離以外的基底內；或者，形成上述井區的方法包括對基底進行摻雜，然後對基底進行逆摻雜，以降低上述距離以內的基底內的摻雜濃度。
在本發明之另一實施例中，形成上述局部極端摻雜區的方法包括對源極區與汲極區之邊緣進行碳離子共植入或低溫離子植入搭配熱還原製程，以形成上窄下寬的高摻雜濃度區。
基於上述，本發明的唯讀記憶體在通道區採用局部極端摻雜區的結構，所以能藉由摻雜濃度差異大的通道來降低第二位元效應對於元件操作上的影響。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明之第一實施例之一種唯讀記憶體的示意圖。
在圖1中，唯讀記憶體包括基底100、源極區102a與汲極區102b、電荷儲存結構104、閘極106和局部極端摻雜區108。在本文中，所謂的「局部極端摻雜區」是指具有摻雜濃度差異大於3倍以上的多個摻雜區構成的區域。至於局部極端摻雜區108是位於源極區102a與汲極區102b之間的基底100內，且所述局部極端摻雜區108包括一低摻雜濃度區110以及至少一高摻雜濃度區112。上述由多個摻雜區構成的局部極端摻雜區108內之摻雜濃度差異如大於3倍以上，與只有低摻雜濃度區110的相比，其第二位元效應能降低約0.66倍；反之，如果上述摻雜濃度差異沒有大於3倍時，其第二位元效應絳低程度不明顯。上述源極區102a與汲極區102b設置於基底100中、電荷儲存結構104位於源極區102a與汲極區102b之間的基底100上、閘極106則設置於電荷儲存結構104上。
高摻雜濃度區112可選擇只設置於源極區102a與低摻雜濃度區110之間、只設置於汲極區102b與低摻雜濃度區110之間；或者如圖1所示，分別設置在源極區102a以及汲極區102b與低摻雜濃度區110之間。高摻雜濃度區112的摻雜濃度需比低摻雜濃度區110的摻雜濃度高3倍以上；譬如3倍~20倍；較佳是3倍以上且10倍以下。上述電荷儲存結構104可為ONO層或其他適合的電荷儲存層。
在本實施例中，高摻雜濃度區110是上窄下寬的區域，且高摻雜濃度區112與低摻雜濃度區110是同一導電態，譬如高摻雜濃度區112與低摻雜濃度區110都是p型，而源極區102a以及汲極區102b都是n型。至於基底100內一般有井區114，其摻雜濃度(即基底100的摻雜濃度)例如比低摻雜濃度區110的摻雜濃度高3倍至10倍；換言之，基底100的摻雜濃度可等於或接近高摻雜濃度區112的摻雜濃度。
以下列舉幾個模擬實驗。
模擬實驗一
模擬對象分別是具有局部極端摻雜區之唯讀記憶體(如圖2)和不具局部極端摻雜區之傳統唯讀記憶體(對照例)，且於圖3A顯示其源極區、通道及汲極區的摻雜濃度變化。在圖2的唯讀記憶體200中，於ONO層202右側的位置204已注入電荷，故模擬的實驗是對ONO層202的另一側進行讀取時，估算有無局部極端摻雜區之記憶體的第二位元效應變化，結果顯示於圖3B。
由圖3B可知具有局部極端摻雜區之唯讀記憶體能大幅降低第二位元效應。
模擬實驗二
模擬對象是具有局部極端摻雜區之唯讀記憶體400(如圖4)，其中固定的參數為：Lg=0.08μm；Leff=0.057μm；
高摻雜濃度區404的摻雜濃度=基底406的摻雜濃度=2e18cm-3；
源極區408a以及汲極區408b的摻雜濃度=1e20cm-3；
電荷儲存區410的寬度為50 A，而其右側邊緣與汲極區408b的左邊緣切齊。
變數是局部極端摻雜區中的低摻雜濃度區412的摻雜濃度，請見圖5A顯示的摻雜濃度變化是由比高摻雜濃度區404的摻雜濃度大的3.0e18cm-3到比高摻雜濃度區404的摻雜濃度小的1.0e16cm-3。
模擬結果請見下表一與圖5B。
由表一可得知，當濃度差大於3倍時，第二位元效應只有均勻濃度(即低摻雜濃度區412的濃度為2.0e18)的0.66倍。如果高摻雜濃度區404的摻雜濃度比低摻雜濃度區412的摻雜濃度沒有高於3倍時，雖然第二位元效應也有縮小的趨勢，但效果並沒有這麼明顯。
上述結果同樣可自圖5B得到，而且當高摻雜濃度區404的摻雜濃度比低摻雜濃度區412的摻雜濃度高10倍以上，第二位元效應的變化逐漸變小，所以即便高摻雜濃度區404與低摻雜濃度區412之間的摻雜濃度差異更大，對於降低第二位元效應對記憶體的影響將趨向一致。
模擬實驗三
模擬對象基本上與圖4的唯讀記憶體400一樣，其中固定的參數為：Lg=0.08μm；Leff=0.057μm；
低摻雜濃度區的摻雜濃度固定為1e17cm-3；
源極區及汲極區的摻雜濃度=1e20cm-3；
電荷儲存區410的寬度為50 A，而其右側邊緣與汲極區408b的左邊緣切齊。
變數是局部極端摻雜區中的高摻雜濃度區與基底的摻雜濃度，且分別模擬1e18cm-3、2e18cm-3、3e18cm-3之結果如圖6，其中顯示高摻雜濃度區的摻雜濃度變化對於降低第二位元效應對記憶體的影響不大，但是較低的摻雜濃度會影響Vpt(punch-through voltage)。
模擬實驗四
模擬對象基本上與圖4的唯讀記憶體400一樣，其中固定的參數為：Lg=0.08μm；Leff=0.057μm；
低摻雜濃度區的摻雜濃度固定為1e17cm-3；
源極區及汲極區的摻雜濃度=1e20cm-3；
電荷儲存區410的寬度為50 A，而其右側邊緣與汲極區408b的左邊緣切齊。
局部極端摻雜區中的高摻雜濃度區的摻雜濃度都比低摻雜濃度區的摻雜濃度高10倍。
變數是高摻雜濃度區與低摻雜濃度區的摻雜濃度，且分別模擬高摻雜濃度區之摻雜濃度為1e18cm-3、2e18cm-3、3e18cm-3的情形，結果顯示於圖7。
由圖7可知，只要維持高、低摻雜濃度區的摻雜濃度比，就能得到類似的結果。
模擬實驗五
模擬對象基本上與圖4的唯讀記憶體400一樣，其中固定的參數為：Lg=0.08μm；Leff=0.057μm；
低摻雜濃度區的摻雜濃度為1e17cm-3；
高摻雜濃度區和基底的摻雜濃度都是2e18cm-3；
源極區及汲極區的摻雜濃度=1e20cm-3；
電荷儲存區410的寬度為50 A，而其右側邊緣與汲極區408b的左邊緣切齊。
變數是低摻雜濃度區的厚度，請見圖8A顯示的厚度變化是由9 A至345 A，模擬結果顯示於圖8B。由圖8B可知，低摻雜濃度區的厚度在50 A ~500 A之間，就具有能降低第二位元效應的效果。而且，因為從模擬結果來看當低摻雜濃度區的厚度大於150 A的改善程度增加有限，所以低摻雜濃度區的厚度較佳是在50 A ~150 A之間。
模擬實驗六
模擬對象如圖9的唯讀記憶體，其中固定的參數為：
Lg=0.08μm；Leff=0.057μm；
低摻雜濃度區的摻雜濃度為1e17cm-3；
高摻雜濃度區和基底的摻雜濃度都是2e18cm-3；
源極區及汲極區的摻雜濃度=1e20cm-3；
電荷儲存區410的寬度為50 A，而其右側邊緣與汲極區408b的左邊緣切齊。
變數是低摻雜濃度區與ONO層之間的距離d1由0~42A變化，模擬結果顯示於圖10。由圖10可知，低摻雜濃度區與ONO層(即電荷儲存結構)直接接觸的效果最好。
模擬實驗七
模擬對象如圖11的唯讀記憶體，其中固定的參數為：
Lg=0.08μm；Leff=0.057μm；
低摻雜濃度區的摻雜濃度為1e17cm-3；
高摻雜濃度區和基底的摻雜濃度都是2e18cm-3；
源極區及汲極區的摻雜濃度=1e20cm-3。
變數是源極區408a或汲極區408b和低摻雜濃度區的邊緣之間的距離，請見圖12A顯示的寬度W變化是由110 A至550 A，模擬結果顯示於圖12B。
由於Lg為0.08μm時，電荷儲存區410的邊緣和低摻雜濃度區的邊緣之間的距離為0時所對應的寬度W為470 A，所以由圖12B可知，當源極區408a或汲極區408b和低摻雜濃度區的邊緣之間的距離小於150 A對降低第二位元效應有幫助，而電荷儲存區的邊緣對準低摻雜濃度區的邊緣可得到最佳效果。
模擬實驗八
模擬對象如模擬實驗七的唯讀記憶體，其中不同僅在Lg為0.07μm、Leff=0.043μm。
變數同樣是源極區408a或汲極區408b和低摻雜濃度區412的邊緣之間的距離，請見圖13A顯示的寬度變化是由110 A至390 A，模擬結果顯示於圖13B。
由於Lg為0.07μm時，電荷儲存區的邊緣和低摻雜濃度區的邊緣之間的距離為0時所對應的寬度為350 A，所以由圖13B可知，當源極區408a或汲極區408b和低摻雜濃度區的邊緣之間的距離小於150 A對降低第二位元效應有幫助，而電荷儲存區的邊緣對準低摻雜濃度區的邊緣可得到最佳效果。這樣的結果與模擬實驗七一樣。
模擬實驗九
模擬對象如圖14A至圖14C的唯讀記憶體，其中固定的參數為：
Lg=0.08μm；Leff=0.057μm；
低摻雜濃度區的摻雜濃度為1e17cm-3；
高摻雜濃度區和基底的摻雜濃度都是2e18cm-3；
源極區及汲極區的摻雜濃度=1e20cm-3；
電荷儲存區410的寬度為50 A，而其右側邊緣與汲極區408b的左邊緣切齊。
變數是局部極端摻雜區中的高、低摻雜濃度區與電荷儲存區之關係。圖14A是低摻雜濃度區兩邊有對稱的高摻雜濃度區；圖14B是低摻雜濃度區只有一邊有不對稱的單一高摻雜濃度區，且高摻雜濃度區與電荷儲存區位在同一側；圖14C同樣是低摻雜濃度區只有一邊有不對稱的單一高摻雜濃度區，但高摻雜濃度區是與電荷儲存區位在不同側。模擬結果顯示於圖15。
由圖15可知，圖14C的結構具有較佳的抑制第二位元效應之效果。
以上關於模擬實驗二~九的唯讀記憶體示意圖，如無特別標示都可參照圖4的內容。
圖16A至圖16D是依照本發明之第二實施例之一種唯讀記憶體的製造流程剖面示意圖。
請參照圖16A，在一基底1600內形成與其表面1600a相隔一距離d2的井區1602，其中井區1602的摻雜濃度比基底1600本質摻雜濃度高10倍以上。
以上製程是直接對基底1600植入一摻質，使其位於距離d2以外的基底1600內，還可配合一般離子植入後進行的熱處理。在其他實施例中，形成井區1602的方式還可以是對基底1600進行摻雜後，再對基底1600進行一次逆摻雜，以降低距離d2以內的基底1600內的摻雜濃度。也就是說，可以先對基底1600進行p型離子植入，再於距離d2以內的基底1600內進行n型離子植入。
接著請參照圖16B，在基底1600上形成電荷儲存結構1604，再於電荷儲存結構1604上形成閘極1606。電荷儲存結構1604例如ONO層，而閘極1606例如多晶矽層。
然後請參照圖16C，於電荷儲存結構1604之間的基底1600內形成源極區/汲極區1608。之後，於源極區/汲極區1608之間的基底1600內形成一局部極端摻雜區1610，其中所述局部極端摻雜區1610至少包括一低摻雜濃度區1612和至少一高摻雜濃度區1614，且高摻雜濃度區1614的摻雜濃度要比低摻雜濃度區1612的摻雜濃度高3倍以上。而高摻雜濃度區1614的製作譬如是對源極區/汲極區1608之邊緣進行口袋佈植製程，以形成上窄下寬的高摻雜濃度區1614，其中所述口袋佈植製程例如碳離子共植入(Carbon co-implantation)或低溫離子植入(Low temperature ion implantation)搭配熱還原製程(Thermal reduction)，以精確得到所需的高摻雜濃度區1614的摻雜輪廓(doping profile)。此時，井區1602的摻雜濃度例如比低摻雜濃度區1612的摻雜濃度高3倍至10倍。
最後可選擇性地進行圖16D的製程，在源極區/汲極區1608表面形成絕緣層1616，並於整個基底1600上形成連接閘極1606的字元線1618。
基於上述，本發明之設計概念在於將唯讀記憶體之通道區，以多個摻雜濃度差異大的摻雜區構成局部極端摻雜區，並藉此降低第二位元效應對於元件操作上的影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、1600、406．．．基底
102a、408a、1608．．．源極區
102b、408b、1608．．．汲極區
104、1604．．．電荷儲存結構
106、1606．．．閘極
108、1610．．．局部極端摻雜區
110、412、1612．．．低摻雜濃度區
112、1614、404．．．高摻雜濃度區
114、1602．．．井區
200、400．．．唯讀記憶體
202、402．．．ONO層
204．．．位置
410．．．電荷儲存區
1600a．．．表面
1618．．．字元線
1616．．．絕緣層
d1、d2．．．距離
W．．．寬度
圖1是依照本發明之第一實施例之一種唯讀記憶體的示意圖。
圖2是模擬實驗一之唯讀記憶體的示意圖。
圖3A顯示模擬實驗一之唯讀記憶體的源極區、通道及汲極區的摻雜濃度變化。
圖3B顯示模擬實驗一之第二位元效應變化圖。
圖4是模擬實驗二之唯讀記憶體的示意圖。
圖5A顯示模擬實驗二之唯讀記憶體的局部極端摻雜區中的低摻雜濃度區的摻雜濃度變化。
圖5B顯示模擬實驗二之第二位元效應變化圖。
圖6顯示模擬實驗三之第二位元效應變化圖。
圖7顯示模擬實驗四之第二位元效應變化圖。
圖8A顯示模擬實驗五之唯讀記憶體的局部極端摻雜區中的低摻雜濃度區的厚度變化。
圖8B顯示模擬實驗五之第二位元效應變化圖。
圖9是模擬實驗六之唯讀記憶體的示意圖。
圖10顯示模擬實驗六之第二位元效應變化圖。
圖11是模擬實驗七之唯讀記憶體的示意圖。
圖12A顯示模擬實驗七之電荷儲存區的邊緣和低摻雜濃度區的邊緣之間的距離變化。
圖12B顯示模擬實驗七之第二位元效應變化圖。
圖13A顯示模擬實驗八之電荷儲存區的邊緣和低摻雜濃度區的邊緣之間的距離變化。
圖13B顯示模擬實驗八之第二位元效應變化圖。
圖14A至圖14C是模擬實驗九之唯讀記憶體的示意圖。
圖15顯示模擬實驗九之第二位元效應變化圖。
圖16A至圖16D是依照本發明之第二實施例之一種唯讀記憶體的製造流程剖面示意圖。
100．．．基底
102a．．．源極區
102b．．．汲極區
104．．．電荷儲存結構
106．．．閘極
108．．．局部極端摻雜區
110．．．低摻雜濃度區
112．．．高摻雜濃度區

Claims (10)

  1. 一種唯讀記憶體，包括：
    一基底；
    一源極區與一汲極區，設置於該基底中；
    一電荷儲存結構，位於該源極區與該汲極區之間的該基底上；
    一閘極，設置於該電荷儲存結構上；以及
    一局部極端摻雜區，位於該源極區與該汲極區之間的該基底內，且該局部極端摻雜區包括：
    一低摻雜濃度區；以及
    至少一高摻雜濃度區，設置於該源極區與該汲極區中之ㄧ與該低摻雜濃度區之間，其中
    該至少一高摻雜濃度區的摻雜濃度要比該低摻雜濃度區的摻雜濃度高3倍以上，且該至少一高摻雜濃度區與該低摻雜濃度區為同一導電態。
  2. 如申請專利範圍第1項所述之唯讀記憶體，其中該至少一高摻雜濃度區的摻雜濃度要比該低摻雜濃度區的摻雜濃度高10倍以下。
  3. 如申請專利範圍第1項所述之唯讀記憶體，其中該基底的摻雜濃度比該低摻雜濃度區的摻雜濃度高3倍至10倍。
  4. 如申請專利範圍第1項所述之唯讀記憶體，其中該至少一高摻雜濃度區包含兩個摻雜區，分別位於該源極區與該低摻雜濃度區之間和該汲極區與該低摻雜濃度區之間。
  5. 如申請專利範圍第1項所述之唯讀記憶體，其中該低摻雜濃度區的厚度在50 A ~500 A之間。
  6. 如申請專利範圍第1項所述之唯讀記憶體，其中該低摻雜濃度區與該電荷儲存結構直接接觸。
  7. 如申請專利範圍第1項所述之唯讀記憶體，其中該低摻雜濃度區的邊緣和該源極區或該汲極區之間的距離小於150 A。
  8. 一種唯讀記憶體的製造方法，包括：
    在一基底內形成一井區，該井區與該基底的表面相隔一距離；
    在該基底上形成一電荷儲存結構；
    在該電荷儲存結構上形成一閘極；
    在該電荷儲存結構兩側的該基底內形成一源極區與一汲極區；以及
    於該源極區與該汲極區之間的該基底內形成一局部極端摻雜區，其中該局部極端摻雜區至少包括一低摻雜濃度區和至少一高摻雜濃度區，且該至少一高摻雜濃度區的摻雜濃度要比該低摻雜濃度區的摻雜濃度高3倍以上。
  9. 如申請專利範圍第8項所述之唯讀記憶體的製造方法，其中形成該井區的方法包括：對該基底植入一摻質，使其位於該距離以外的該基底內、或形成該井區的方法包括：
    對該基底進行摻雜；以及
    對該基底進行逆摻雜，以降低該距離以內的該基底內的摻雜濃度。
  10. 如申請專利範圍第8項所述之唯讀記憶體的製造方法，其中形成該局部極端摻雜區的方法包括：對該源極區與該汲極區之邊緣進行碳離子共植入或低溫離子植入搭配熱還原製程，以形成上窄下寬的該高摻雜濃度區。
TW101109007A 2012-03-16 2012-03-16 唯讀記憶體及其製造方法 TWI453869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101109007A TWI453869B (zh) 2012-03-16 2012-03-16 唯讀記憶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101109007A TWI453869B (zh) 2012-03-16 2012-03-16 唯讀記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201340257A true TW201340257A (zh) 2013-10-01
TWI453869B TWI453869B (zh) 2014-09-21

Family

ID=49771036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109007A TWI453869B (zh) 2012-03-16 2012-03-16 唯讀記憶體及其製造方法

Country Status (1)

Country Link
TW (1) TWI453869B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570892B (zh) * 2016-06-30 2017-02-11 世界先進積體電路股份有限公司 記憶體裝置及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724032B2 (en) * 2002-07-25 2004-04-20 Motorola, Inc. Multi-bit non-volatile memory cell and method therefor
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US7741699B2 (en) * 2006-06-09 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having ultra-shallow and highly activated source/drain extensions

Also Published As

Publication number Publication date
TWI453869B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
JP5010815B2 (ja) ゲートリセス構造及びその形成方法
KR101028993B1 (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
TWI566408B (zh) 積體電路及其製造方法
US20050285183A1 (en) Scalable two-transistor memory devices having metal source/drain regions and methods of fabricating the same
TWI536504B (zh) 非揮發性記憶體單元、非揮發性記憶體單元製造方法及非揮發性記憶體矩陣
TWI396287B (zh) 具有側邊口袋佈植之電荷捕捉裝置
US20110220986A1 (en) Memory device and method for fabricating the same
US20080099828A1 (en) Semiconductor structure, semiconductor memory device and method of manufacturing the same
TWI453869B (zh) 唯讀記憶體及其製造方法
KR101037649B1 (ko) 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법
US20160329490A1 (en) Vertical transistor for resistive memory
US7687350B2 (en) Method for manufacturing semiconductor memory device using asymmetric junction ion implantation
TWI513007B (zh) 記憶體元件以及製造與操作記憶體元件的方法
TWI556412B (zh) 記憶元件及其製造方法
KR20110093312A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9882033B2 (en) Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench
US9209316B2 (en) ROM for constraining 2nd-bit effect
TWI533441B (zh) Sonos裝置及其製造方法
KR101510480B1 (ko) 플래시 메모리 소자 및 그 제조 방법
CN105990365B (zh) 存储元件及其制造方法
TWI423398B (zh) 記憶胞及其製造方法以及記憶體結構
TW201635350A (zh) 製造半導體裝置的方法
TWI612640B (zh) 記憶元件及其製造方法
US9070588B2 (en) Non-volatile memory structure
CN103325790B (zh) 只读记忆体及其制造方法