TW201316258A - 晶片卡和用於製造晶片卡之方法 - Google Patents

晶片卡和用於製造晶片卡之方法 Download PDF

Info

Publication number
TW201316258A
TW201316258A TW101136447A TW101136447A TW201316258A TW 201316258 A TW201316258 A TW 201316258A TW 101136447 A TW101136447 A TW 101136447A TW 101136447 A TW101136447 A TW 101136447A TW 201316258 A TW201316258 A TW 201316258A
Authority
TW
Taiwan
Prior art keywords
contact
module
antenna
conductor
wafer
Prior art date
Application number
TW101136447A
Other languages
English (en)
Other versions
TWI562076B (en
Inventor
Manfred Michalk
Original Assignee
Smartrac Ip Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smartrac Ip Bv filed Critical Smartrac Ip Bv
Publication of TW201316258A publication Critical patent/TW201316258A/zh
Application granted granted Critical
Publication of TWI562076B publication Critical patent/TWI562076B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)

Abstract

本發明係揭露一種晶片卡，其包括：卡體（36），所述卡體在其頂側中設有空腔；插入到空腔中的晶片模組（37），其中晶片模組插入到空腔中，使得晶片模組的模組觸點（38）朝向設置在卡體中的天線的天線觸點（39），所述天線觸點設置在空腔的底部中，並且模組觸點和天線觸點的電接觸通過設置在空腔中的、由接觸導體形成的接線（60）來實現，其中接線具有接觸導體橫截面，所述接觸導體橫截面的沿著平行於天線觸點或模組觸點的接觸表面設置的橫軸線的寬度大於接觸導體橫截面的沿著垂直於天線觸點或模組觸點的接觸表面設置的縱軸線的高度。此外，本發明涉及一種用於製造晶片卡之方法。

Description

晶片卡和用於製造晶片卡之方法
本發明係有關於一種晶片卡，其包括：卡體，所述卡體在其頂側中設有空腔；設置在空腔中的卡模組，其中晶片模組插入到空腔中，使得晶片模組的模組觸點朝向設置在卡體中的天線的天線觸點，所述天線觸點設置在空腔的底部中，並且模組觸點和天線觸點的電接觸通過設置在所述空腔中的、由接觸導體形成的接線來實現。此外，本發明涉及一種用於製造該晶片卡之方法。
從WO 2008/129526中已知一種開始所述類型的晶片卡，其中設置在卡體中的天線的天線觸點與插入到空腔中的晶片模組的模組觸點觸點接通，其中所述天線觸點設置在卡體的空腔的底部中。為了建立在晶片模組和設置在卡體中的天線之間的導電連接，首先通過構成天線的線圈的端部設有金屬薄片來構成擴大的天線觸點。接下來進行構成為細線的連接導體與通過金屬薄片構成的天線觸點的觸點接通。為了隨後觸點接通通過細線構成的連接導體的自由端部，所述連接導體基本垂直於卡體的頂側定向並且隨後與晶片模組的模組觸點觸點接通。由於將晶片模組插入或者嵌入到空腔中，得到下述構造，其中模組觸點和天線觸點朝向彼此地設置並且通過細線構成的連接導體由於將模組插入到空腔中而處於在空腔之內的偶然收縮的構造中。
已知的晶片卡的製造變得相當耗費，因為構成為細線的連接導體與構成天線的天線線圈的端部的直接觸點接通是不可能的，並且相反地，首先用於構成在連接導體和天線之間的足夠的接觸面的金屬薄片必須設置在空腔中。此外，在實踐中證實，連接導體的自由端部與晶片模組的模組觸點的觸點接通是複雜的過程，因為首先必須進行將連接導體對準到相對於卡體垂直的延伸部中，並且接下來必須進行連接導體的自由端部的操作，以便將所述自由端部定位成與模組觸點重合，作為用於後續的觸點接通過程的前提。
以現有技術為出發點，本發明的目的基於，提出一種晶片卡或一種用於製造晶片卡之方法，所述晶片卡或所述方法實現晶片卡的簡化的製造。
這個目的藉由根據本發明的晶片卡和根據本發明的方法得以實現。
根據本發明，接線具有接觸導體橫截面，所述接觸導體橫截面的沿著平行於天線觸點或模組觸點的接觸表面設置的橫軸線的寬度大於接觸導體橫截面的沿著垂直於天線觸點或模組觸點的接觸表面設置的縱軸線的高度。
借助以此構成的接觸導體，使接線的構成成為可能，所述接觸導體相比於具有圓形橫截面的細線導體具有實現與天線觸點可靠的觸點接通的接觸表面，而所述接觸導體事先不必須設有擴大的連接面。此外，這種接觸導體在其縱向延伸上具有相對較大的方向穩定性。為此可能的是，將接觸導體定位在連接面上方，即在晶片模組的模組觸點或天線觸點上方，而不必須為此佔據接觸導體的自由端部本身。相反地，由於接觸導體給定的方向穩定性，接觸導體的限定的定向是可能的，而沒有固定或者佔據接觸導體的自由端部。
當作為扁平帶形橫截面的接觸導體橫截面具有下邊緣和上邊緣時，得到連接導體和模組觸點或天線觸點的可靠的觸點接通，所述下邊緣和上邊緣基本平行於橫軸線構成。
在接觸導體在空腔中的節約空間的安置和與模組觸點或天線觸點尤其可靠的觸點接通方面，尤其有利的是，接觸導體具有寬度至少10倍於高度的橫截面。優選的是，連接導體構成為薄膜條。
當接觸導體具有至少一個彎折位置時，能夠實現接線在空腔中例如通過接觸導體的折疊狀的褶皺整齊的、節約空間的設置。
當用於形成理論彎折位置的接觸導體具有帶有減少的橫截面面積的彎曲橫截面時，可以在製造接線之前通過接觸導體的相應的劃分已經預先設定理論彎折位置。優選地，通過彎曲橫截面具有減小的橫截面高度來構成彎曲橫截面。
因此，當尤其在通過線導體構成的天線的情況下，形成由構成天線的天線導體的蜿蜒形設置的天線導體端部組成的天線觸點接觸面時，進一步要求構成在接觸導體和設置在卡體中的天線之間的可靠的且盡可能大面積的觸點接通。在此優選的是，天線導體的構成接觸表面的表面區域設有觸點展平部，以便更進一步擴大在天線和接觸導體之間的接觸面。
但是不同於由線導體組成的天線的實施方式，所有其他的天線實施方式，即尤其是蝕刻或印製的天線，也是可能的，所述天線的天線觸點能夠與接線觸點接通。
當蜿蜒形設置的天線導體的端部具有通過天線導體中間空間彼此間隔的天線導體部段時，其中所述天線導體部段高出空腔的底部，則更進一步擴大在天線導體和接觸導體之間的接觸面，或者在接觸導體和天線導體之間且在蜿蜒形設置的天線導體端部的區域中構成的浸潤面。
在晶片卡或者晶片卡的為了完整而設有晶片模組的天線模組中，也與如何與晶片模組進行隨後的觸點接通的方式無關，具有天線導體部段的蜿蜒形設置的天線端部的上述有利的實施方式是尤其有利的，因為通過蜿蜒形設置的天線導體端部的設計實現尤其導電的觸點接通並且同時實現與晶片模組的持久的電接觸，所述天線導體部段通過天線導體中間空間彼此分離，其中天線導體部段優選高出空腔的底部，所述天線導體端部優選設有天線導體端部的展平部，以用於構成擴大的接觸表面。
在此，天線導體部段的高出空腔的底部的構造尤其引起由焊接材料或也由導電粘合劑形成的連接材料與天線導體端部的接合連接。
此外，尤其是在天線模組的襯底中的天線導體端部區域中通過銑削加工製造的空腔中，得到天線導體端部的無氧化物的表面，所述天線導體端部盡可能地排除在天線導體端部和隨後觸點接通的晶片模組的連接面之間構成不期望的接觸電阻。
根據本發明，為了製造晶片卡，進行晶片模組的借助朝上的模組觸點的定位。同樣進行卡體的借助朝上的天線觸點的定位。在接觸導體與模組觸點接觸之前，進行接觸導體的相對於模組觸點的定位，使得接觸導體與模組觸點成一定距離地彼此平行地定向，延伸到與模組觸點的重合位置上並且接觸導體端部延伸出晶片模組的側棱邊。
為了將接觸導體端部與天線觸點觸點接通，進行接觸導體端部與天線觸點重合的定位，其中晶片模組平行於卡體的頂側，並且晶片模組的側棱邊平行地且緊鄰空腔的開口邊緣地設置。
在接觸導體端部觸點接通之後，將接觸導體端部分離，以用於構成接線，並且晶片模組圍繞其側棱邊轉動，並且將晶片模組插入到卡體的空腔中，使得模組觸點朝向天線觸點。
優選的是，將晶片模組的轉動與平移運動疊加。
由於使用構成扁平帶式的接觸導體，適用於將接觸導體定位在模組觸點或天線觸點上方的定向或接觸導體的縱向延伸也許是可能的。因此尤其可能的是，進行晶片模組的定位和卡體的定位，使得分別為了觸點接通而彼此關聯的觸點，即分別是天線觸點和模組觸點，彼此對準地設置，使得在接觸導體相應地直線延伸時，接觸導體的相對於天線觸點或模組觸點的適合於隨後觸點接通的相對定位也許是可能的。
接觸導體由於其方向穩定的構造能夠同時地相對於模組觸點和天線觸點定向並且隨後觸點接通。在發生觸點接通之後，通過晶片模組圍繞其相鄰於空腔的側邊緣設置的側棱邊轉動，將晶片模組送到空腔中。在此，作為鉸接帶式的、與模組觸點和天線觸點之觸點接通的接觸導體能夠輔助引導這個轉動運動。
尤其有利的是，在天線觸點上方定位接觸導體端部且在模組觸點上方定位接觸導體之前，進行晶片模組的相對於卡體的相對定位，使得卡體和晶片模組設置在兩個彼此偏移地設置的、平行的平面中，並且晶片模組設置在卡體之上。以這種方式能夠進行接觸導體在相應的連接面上方的定位，以及接觸導體與連接面，即天線觸點和模組觸點，在晶片模組和卡體的相對位置上的觸點接通，這使得隨後將晶片模組插入到卡體的空腔中變得容易。
尤其有利的是，為了在天線觸點上方定位接觸導體端部和在模組觸點上方定位接觸導體，分別沿著輸送軸線輸送接觸導體，其中輸送軸線分別通過在通過接觸導體彼此連接的天線觸點和模組觸點之間的連接線來限定。由此可能的是，為晶片模組和卡體選擇實現接觸導體的連續輸送的相對設置。由此尤其得到下述可能性，即以節拍法製造晶片卡，其中為了建立在卡體和晶片模組之間的導電連接，將以合適的相對定位彼此定位的部件，即卡體和晶片模組定位在接觸導體輸送站之前，並且在接觸導體從接觸導體輸送站中進給之後，進行接觸導體與天線觸點或模組觸點的觸點接通。
當在接觸導體相對於模組觸點和天線觸點定位之前，在用於構成在卡體和晶片模組之間的接線的接觸導體部段中的接觸導體設有至少一個理論彎折位置時，由此能夠輔助在將晶片模組插入到空腔之後在空腔中限定地設置接線。
可替代地還可能的是，在接觸導體與模組觸點和天線觸點觸點接通後並且在通過接觸導體端部的分離構成接線後，在進行轉動/平移運動疊加的情況下，通過接線的彎曲構成彎折位置。
尤其在下述情況中，即當使用不具有連接材料覆層，尤其是不具有焊接材料塗層的接觸導體來形成在卡體和晶片模組之間的接線時，有利的是，在接觸導體相對於模組觸點和天線觸點定位之前，將構成片狀的焊料澱積物施加到模組觸點和天線觸點上。
尤其是為了固定用於隨後的焊接過程的焊料澱積物，有利的是，在將焊料澱積物塗覆到模組觸點和天線觸點上之前，將助焊劑澱積物塗覆到模組觸點和天線觸點上。
如第1圖示出設置在兩個彼此平行的平面中的卡體10和晶片模組11，其中晶片模組11位於設置在卡體10的頂側12之上的晶片模組容納部13中。
卡體10具有設置在卡體10中的天線14，所述天線14具有用於構成天線線圈的天線導體15，並且為了與晶片模組11觸點接通，所述天線導體15具有天線觸點16、17，所述天線觸點16、17設置在構成在卡體10中的空腔19的底部中。
設置在晶片模組容納部13中的晶片模組11在其在第1圖中朝上的底側20上設有模組觸點21、22，所述模組觸點21、22用於與天線觸點16，17之觸點接通，並且如天線觸點16、17一樣，所述模組觸點21、22的接觸表面53指向上地設置。
在第1圖中示出的晶片模組11在其位於底側20對面的頂側上（第6圖）具有在此沒有詳細示出的觸點裝置，所述觸點裝置實現對資料的直接的資料訪問，所述資料儲存在晶片模組11的在此沒有詳細示出的晶片上。設置在晶片模組11的底側20上的模組觸點21、22通過與天線14的天線觸點16、17的觸點接通實現構成應答器，並且因此代替晶片模組11的外部觸點裝置或與晶片模組11的外部觸點裝置並行地通過合適的、在此沒有詳細示出的讀取裝置實現對儲存在晶片中的資料進行無接觸的訪問。這種晶片卡還稱作雙介面卡（DIF），所述晶片卡實現無接觸的資料訪問和接觸的資料訪問。
如第2圖示出，將接觸導體23、24輸送給由卡體10和晶片模組11組成的部件裝置，所述接觸導體23、24具有扁平帶形橫截面25，如在第3圖中所示，所述扁平帶形橫截面25具有沿著基本平行於天線觸點16、17或模組觸點21、22的接觸表面53延伸的橫軸線54的寬度，所述寬度大於扁平帶形橫截面25的沿著縱軸線55的高度。
由於上述橫截面構造，以例如扁平帶形構成的接觸導體23、24垂直於天線觸點16、17的或模組觸點21、22的接觸表面53具有增大的剛性或相對大的扭彎力矩，使得能夠沿在第2圖中示出的輸送方向26基本上直線地輸送接觸導體23、24或自由的接觸導體端部，而不增加接觸導體23、24側向偏移的風險。由此，接觸導體23、24的目標明確的輸送是可能的，以用於實現與天線觸點16、17或模組觸點21、22的重合。
接觸導體23、24的圍繞橫軸線54或者圍繞平行於天線觸點16、17或模組觸點21、22的接觸表面53的軸線可能的變形證明對於後續的觸點接通過程是不重要的，因為借助觸點接通工具56進行如在第4圖中示出的觸點接通，為了施加在觸點接通期間必需的接觸壓力，所述觸點接通工具56總歸要將接觸導體23、24壓向天線觸點16、17或模組觸點21、22的接觸表面53。在進行觸點接通之後或在接觸導體23、24與模組觸點21、22觸點接通之後，或還根據觸點接通工具56的實施方式，在觸點接通期間，能夠進行接觸導體端部段的分離，以用於構成在相應天線觸點16或17和模組觸點21或22之間的接線27、28。
第5圖示出，在形成在天線觸點16、17和模組觸點21、22之間的接線27、28之後，如何通過圍繞晶片模組11的緊鄰空腔19的開口邊緣29的側棱邊30轉動，將晶片模組11送到或者插入到空腔19中。
在第5圖中示出的製造方法的變形形式中，其中將晶片模組11定位在晶片模組容納部13中，晶片模組容納部13的平行于側棱邊30的轉動棱邊31位於卡體10的頂側12上，或位於在此沒有詳細示出的、平行於卡體10的頂側設置的轉動支撐件上，使得轉動能夠作為限定的運動來進行。
由於晶片模組11轉動或將晶片模組11插入到空腔19中，產生通過接觸導體23、24部分段構成的接線27、28的折彎或折疊，使得如例如在第6圖中示出，在將晶片模組11插入到空腔19之後，為構成晶片卡而通過彎折位置形成的接線部段33、34彼此相鄰地延伸或者彼此重疊地放置。
如從第7和8圖中的示出晶片卡的容納在卡體36的空腔35中的晶片模組37的圖式中清楚看出，在晶片卡的這個實施形式中，構成在模組觸點38和由接觸導體端部段組成的天線觸點39之間的接線40具有多個彎折位置41，使得接線40在當前的情況下被分成四個接線部段。為了在將晶片模組37以在第8圖中示意地示出的方式插入到空腔35內時，在限定的位置上構成彎折位置41，為製造接線40所使用的接觸導體23、24設有在此沒有詳細示出的理論彎折位置，所述理論彎折位置能夠通過接觸導體23、24的線橫截面的橫截面減小來構成，例如通過引入直線形的衝壓件，所述衝壓件橫向於接觸導體23、24的縱向尺寸延伸。
如第8和9圖的概覽圖清楚示出，卡體36的空腔35構成階梯形，且具有用於支撐晶片模組37的支承邊緣43的環繞的支承框架42。支承框架42在天線觸點39的區域中設有凹處44，所述凹處44用於使天線觸點39露出，並且同時如從第7和8圖的概覽圖中可清楚看出構成用於放置接線40的容納空間或儲藏空間45。
為了在卡體36中固定晶片模組37，在示出的實施例中，晶片模組37的支承邊緣43具有黏合劑覆層46，所述黏合劑覆層46在將晶片模組37插入到空腔35中同時，實現在將晶片模組37固定在卡體36中。
如在第9和10圖中示出，通過蜿蜒地設置天線導體48的，形成設置在卡體36中的天線47的天線觸點39，其中天線導體48設有展平部51，以用於構成由各個觸點部分面49組成的接觸表面50。為了形成接觸表面50的暴露的、從空腔35的底部中突出的構造，通過例如通過施加鐳射形成的燒蝕，去除卡體36的在天線導體48中間空間中的或相鄰於天線導體48的塑膠材料。
需要時，通過施加鐳射還能夠去除位於天線觸點39上的漆絕緣層。
在第11、12和13圖中，借助已經在第7和8圖中示出的晶片模組37的示例示出接線60的可替代的實施方案，所述接線60分別在彼此相關聯的天線觸點39和模組觸點38之間延伸。不同於在第7和8圖中示出的接線40，所述接線40的彎折位置41構成在理論彎折位置上，所述理論彎折位置例如通過已經在接觸導體中為了構成接線40而存在的橫截面減小來限定，彎折位置61和62以在第11至13圖闡明的方式構成在接線60上，這在下面涉及。
如在第11圖中示出，在形成模組觸點38和天線觸點39之間的接線60之後，進行晶片模組37的沿在第11圖中標明的方向的轉動運動63，其中轉動運動63與橫向運動64疊加或者轉動運動63與橫向運動64組合，所述橫向運動64以大約平行於卡體36的表面來進行。由於晶片模組37的這個隨後表示為轉動或平移運動的進給運動，在接線60中構成具有在繼續進行轉動或平移運動時變得更繃緊的條帶弧形66的回線65。
沿著將模組觸點38與天線觸點39連接的力軸線67，在接線60上作用有隨著繼續的轉動或平移運動而增加的彎折載荷，所述彎折載荷根據接線60的線橫截面和其彎曲剛度導致接線60在預設的彎折位置61處的彎曲（第12圖）。
如第13圖所示，現在能夠借助壓板68構成其他的彎折位置62，所述壓板68限定接線60的轉向位置，然後在所述轉向位置上，在超過在接線60中的彎曲應力的情況下構成第二彎折位置62。
在構成第二彎折位置62之後，然後實施其他的轉動或平移運動，使得在運動的結束時，將晶片模組37插入到空腔35中。
10、36．．．卡體
11、37．．．晶片模組
12．．．頂側
13．．．晶片模組容納部
14、47．．．天線
15、48．．．天線導體
16、17、39．．．天線觸點
19、35．．．空腔
20．．．底側
21、22、38．．．模組觸點
23、24．．．接觸導體
25．．．扁平帶形橫截面
26．．．輸送方向
27、28、40、60．．．接線
29．．．開口邊緣
30．．．側棱邊
31．．．轉動棱邊
33、34．．．接線部段
41、61、62．．．彎折位置
42．．．支承框架
43．．．支承邊緣
44．．．凹處
45．．．儲藏空間
46．．．黏合劑覆層
49．．．觸點部分面
50、53．．．接觸表面
51．．．展平部
54．．．橫軸線
55．．．縱軸線
56．．．觸點接觸工具
63．．．轉動運動
64．．．平移運動
65．．．回線
66．．．條帶弧狀
67．．．力軸線
68．．．壓板
第1圖 示出在卡體的第一實施形式的製造期間借助晶片模組的相對於卡體的相對定位的定位階段。

第2圖 示出接觸導體的接觸導體輸送。
第3圖 示出接觸導體在卡體的天線觸點或晶片模組的模組觸點上方的定位的細節圖。

第4圖 示出與用於構成在晶片模組和卡體的天線之間的接線的接觸導體的觸點接通的觸點接通階段。
第5圖 示出隨著將晶片模組擺動到卡體的空腔中的安裝階段。
第6圖 示出具有插入到卡體的空腔中的晶片模組的晶片卡的剖視圖。
第7圖 示出具有插入到卡體的空腔中的晶片模組的可替代地實施的晶片卡的剖視圖。
第8圖 示出在安裝過程期間根據第7圖中的圖示插入到空腔中的晶片模組。
第9圖 示出在卡體中構成的空腔的俯視圖。
第10圖 示出第9圖中示出的空腔的部分剖視圖。
第11圖 示出在疊加的擺動/平移運動的第一階段中的晶片模組。
第12圖 示出在疊加的擺動/平移運動的第二階段中的晶片模組。
第13圖 示出在疊加的擺動/平移運動的第三階段中的晶片模組。
36．．．卡體
37．．．晶片模組
38．．．模組觸點
39．．．天線觸點
60．．．接線
63．．．轉動運動
64．．．平移運動
65．．．回線
66．．．條帶弧狀
67．．．力軸線

Claims (19)

  1. 一種晶片卡，包括：一卡體（10、36），該卡體在其一頂側（12）中設有一空腔（19、35）；插入到該空腔中的一晶片模組（11、37），其中將該晶片模組插入到該空腔中，使得該晶片模組的一模組觸點（21、22、38）朝向設置在該卡體中的一天線（14、47）的一天線觸點（16、17、39），該天線觸點設置在該空腔的一底部中，並且通過設置在該空腔中的、由一接觸導體（23、24）形成的一接線（27、28、40、60）實現該模組觸點和該天線觸點的電接觸，其中，該接線具有一接觸導體橫截面，該接觸導體橫截面的沿著平行於該天線觸點或該模組觸點的一接觸表面（53）設置的一橫軸線（54）的寬度大於該接觸導體橫截面的沿著垂直於該天線觸點或該模組觸點的該接觸表面設置的一縱軸線（55）的一高度。
  2. 如申請專利範圍第1項所述之晶片卡，其中該接觸導體橫截面構成為一扁平帶形橫截面（25），其具有基本平行於該橫軸線（54）構成的一下邊緣和一上邊緣。
  3. 如申請專利範圍第1或2項之任一項所述之晶片卡，其中該接觸導體橫截面具有至少為該接觸導體橫截面的該高度的10倍的寬度。
  4. 如申請專利範圍第1項所述之晶片卡，其中該接觸導體（23、24）構成為薄膜條。
  5. 如申請專利範圍第1項所述之晶片卡，其中該接觸導體（23、24）具有至少一個彎折位置（41、61、62）。
  6. 如申請專利範圍第5項所述之晶片卡，其中該接觸導體（23、24）具有帶有減小的橫截面積的一彎曲橫截面，以用於構成該彎折位置（41）。
  7. 如申請專利範圍第6項所述之晶片卡，其中該彎曲橫截面具有減小的橫截面高度。
  8. 如申請專利範圍第1項所述之晶片卡，其中具有設置在該卡體中的該天線之該晶片卡，該天線的該天線觸點設置在構成在該卡體中的該空腔之該底部上，以用於建立與該晶片模組的該模組觸點之連接，其中，該天線觸點（39）具有該接觸表面（50），該接觸表面由構成該天線（47）的一天線導體（48）的蜿蜒形設置的一天線導體端部組成。
  9. 如申請專利範圍第8項所述之晶片卡，其中該天線導體（48）的構成該接觸表面（50）的表面區域具有一展平部（51）。
  10. 如申請專利範圍第7或8項之任一項所述之晶片卡，其中該天線導體（48）具有通過該天線導體中間空間彼此間隔的一天線導體部段，以用於構成該天線觸點（39），該天線導體部段突出於該空腔（35）的該底部。
  11. 一種用於製造晶片卡之方法，該晶片卡包括：一卡體（10、36），該卡體在其一頂側（12）中設有一空腔（19、35）且具有設置在該卡體中的一天線（14、47）；以及設置在該空腔中的一晶片模組（11、37），該方法包括下述方法步驟：
    定位具有朝上的一模組觸點（21、22、38）的該晶片模組（11、37）；
    定位具有朝上的一天線觸點（16、17、39）的該卡體；
    相對於該模組觸點定位具有一扁平帶形橫截面（25）的一接觸導體（23、24），使得該接觸導體與該模組觸點成一定距離地彼此平行地定向，延伸到與該模組觸點的重合位置上並且一接觸導體端部延伸出該晶片模組的一側棱邊；
    將該接觸導體端部定位成與該卡體的該天線觸點重合，其中該晶片模組平行於該卡體的該頂側，並且該晶片模組的該側棱邊（30）平行地且緊鄰該空腔的一開口邊緣（29）地設置；
    將該接觸導體與該模組觸點觸點接通；
    將該接觸導體與該天線觸點觸點接通；
    分離該接觸導體端部，以用於構成在該模組觸點和該天線觸點之間的一接線（27、28、40、60）；
    圍繞該晶片模組的該側棱邊一轉動該晶片模組，並且將該晶片模組插入到該卡體的該空腔中，使得該模組觸點朝向該天線觸點。
  12. 如申請專利範圍第11項所述之方法，其中該晶片模組（11、37）的該轉動與該晶片模組的一平移運動疊加。
  13. 如申請專利範圍第12項所述之方法，其中在將該接觸導體（23、24）在該天線觸點（16、17、39）和在該模組觸點（21、22、38）上方定位之前，進行該晶片模組（11、37）相對於該卡體（10、36）的相對定位，使得該卡體和該晶片模組設置在兩個彼此偏移設置的、平行的平面中，並且該晶片模組設置在該卡體之上。
  14. 如申請專利範圍第13項所述之方法，其中將該晶片模組（11）設置在一晶片模組容納部（13）中，該晶片模組容納部設置在該卡體（10）之上。
  15. 如申請專利範圍第13或14項之任一項所述之方法，其中為了在該天線觸點（16、17）上方定位該接觸導體（23、24）並且在該模組觸點（21、22）上方定位該接觸導體，分別沿著一輸送軸線輸送該接觸導體，該輸送軸線分別通過借助該接觸導體彼此連接的該天線觸點和該模組觸點來限定。
  16. 如申請專利範圍第11至15項之任一項所述之方法，其中在相對於該模組觸點（21、22）定位該接觸導體（23、24）並且相對於該天線觸點（16、17）定位該接觸導體之前，該接觸導體至少在用於構成該接線的該接觸導體端部的區域中設有至少一個理論彎折位置。
  17. 如申請專利範圍第11至15項之任一項所述之方法，其中在將該接觸導體與該模組觸點（38）和該天線觸點（39）觸點接通後並且在通過分離該接觸導體端部構成該接線（60）之後，在進行該轉動或該平移運動（63、64）疊加的情況下，通過該接線的彎曲構成一彎折位置（61、62）。
  18. 如申請專利範圍第11至17項之任一項所述之方法，其中在相對於該模組觸點（21、22、38）定位該接觸導體（23、24）之前並且在相對於該天線觸點（16、17、39）定位該接觸導體之前，將構成片狀的一焊料澱積物施加到該模組觸點和/或該天線觸點上。
  19. 如申請專利範圍第18項所述之方法，其中在將該焊料澱積物塗覆到該模組觸點（21、22、38）和/或該天線觸點（16、17、39）上之前，將一助焊劑澱積物塗覆到該模組觸點和/或該天線觸點上。
TW101136447A 2011-10-04 2012-10-03 Chip card and method for manufacturing a chip card TWI562076B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011114635A DE102011114635A1 (de) 2011-10-04 2011-10-04 Chipkarte und Verfahren zur Herstellung einer Chipkarte

Publications (2)

Publication Number Publication Date
TW201316258A true TW201316258A (zh) 2013-04-16
TWI562076B TWI562076B (en) 2016-12-11

Family

ID=47080410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136447A TWI562076B (en) 2011-10-04 2012-10-03 Chip card and method for manufacturing a chip card

Country Status (8)

Country Link
US (1) US20140354490A1 (zh)
EP (2) EP2764473B1 (zh)
CN (1) CN103034897B (zh)
DE (1) DE102011114635A1 (zh)
ES (1) ES2712952T3 (zh)
PL (1) PL2764473T3 (zh)
TW (1) TWI562076B (zh)
WO (1) WO2013050117A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440520B (zh) * 2013-08-15 2016-06-08 中电智能卡有限责任公司 双界面卡的封装工艺方法及其不干胶带粘起机构
FR3030087B1 (fr) * 2014-12-11 2018-04-20 Idemia France Module pour cartes a microcircuit, cartes a microcircuit comprenant un tel module et procede de fabrication
US11203501B2 (en) 2017-09-29 2021-12-21 Avery Dennison Retail Information Services Llc Systems and methods for transferring a flexible conductor onto a moving web
CN117377963A (zh) * 2021-05-21 2024-01-09 兰克森控股公司 用于集成到智能卡的卡本体中的模块、智能卡、以及将模块植入智能卡的卡本体中的方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442831B1 (en) * 1993-11-16 2002-09-03 Formfactor, Inc. Method for shaping spring elements
DE4431605C2 (de) * 1994-09-05 1998-06-04 Siemens Ag Verfahren zur Herstellung eines Chipkartenmoduls für kontaktlose Chipkarten
DE19500925C2 (de) * 1995-01-16 1999-04-08 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer kontaktlosen Chipkarte
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
DE19521111C2 (de) * 1995-06-09 1997-12-18 Wendisch Karl Heinz Ausweis-Chipkarte mit Antennenwicklungsinlet
FR2760113B1 (fr) * 1997-02-24 1999-06-04 Gemplus Card Int Procede de fabrication de carte sans contact a antenne bobinee
US7198190B2 (en) * 1997-03-12 2007-04-03 Dodge Juhan Identification device having reusable transponder
DE19710144C2 (de) * 1997-03-13 1999-10-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte
DE19749650C2 (de) * 1997-11-10 2000-01-13 Meinen Ziegel & Co Gmbh Verfahren zum Herstellen einer elektrischen Verbindung eines in einer Kavität eines Kartenkörpers einer Chipkarte eingesetzten, elektronische Komponenten aufweisenden Moduls
JPH11250214A (ja) * 1998-03-03 1999-09-17 Matsushita Electron Corp 部品の実装方法とｉｃカード及びその製造方法
FR2782822A1 (fr) * 1998-09-02 2000-03-03 Hitachi Maxell Module a semi-conducteur et procede de production
US20020075186A1 (en) * 2000-12-20 2002-06-20 Hiroki Hamada Chip antenna and method of manufacturing the same
GB2371264A (en) * 2001-01-18 2002-07-24 Pioneer Oriental Engineering L Smart card with embedded antenna
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
DE10117994A1 (de) * 2001-04-10 2002-10-24 Orga Kartensysteme Gmbh Trägerfolie für elektronische Bauelemente zur Einlaminierung in Chipkarten
US6425518B1 (en) * 2001-07-25 2002-07-30 International Business Machines Corporation Method and apparatus for applying solder to an element on a substrate
US6857552B2 (en) * 2003-04-17 2005-02-22 Intercard Limited Method and apparatus for making smart card solder contacts
JP2005122678A (ja) * 2003-09-26 2005-05-12 Toshiba Corp 携帯可能電子装置
KR100689016B1 (ko) * 2004-09-15 2007-03-02 주식회사 와이비엘 아이씨 카드
US20060238989A1 (en) * 2005-04-25 2006-10-26 Delaware Capital Formation, Inc. Bonding and protective method and apparatus for RFID strap
US7777317B2 (en) * 2005-12-20 2010-08-17 Assa Abloy Identification Technologies Austria GmbH (Austria) Card and manufacturing method
US8240022B2 (en) * 2006-09-26 2012-08-14 Feinics Amatech Teorowita Methods of connecting an antenna to a transponder chip
US7581308B2 (en) * 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US20080179404A1 (en) * 2006-09-26 2008-07-31 Advanced Microelectronic And Automation Technology Ltd. Methods and apparatuses to produce inlays with transponders
US7979975B2 (en) * 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
HK1109708A2 (en) * 2007-04-24 2008-06-13 On Track Innovations Ltd Interface card and apparatus and process for the formation thereof
US7980477B2 (en) * 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
DE102007037167A1 (de) * 2007-08-07 2009-02-19 Ulrich, Reinhard, Prof.Dipl.-Phys.Dr. Einlagige Flachspule auf Substrat
SG150404A1 (en) * 2007-08-28 2009-03-30 Micron Technology Inc Semiconductor assemblies and methods of manufacturing such assemblies
EP2034429A1 (en) * 2007-09-05 2009-03-11 Assa Abloy AB Manufacturing method for a card and card obtained by said method
US8695207B2 (en) * 2008-06-02 2014-04-15 Nxp B.V. Method for manufacturing an electronic device
US8889482B2 (en) * 2009-06-14 2014-11-18 Jayna Sheats Methods to fabricate integrated circuits by assembling components
DE102009043587A1 (de) * 2009-09-30 2011-05-19 Smartrac Ip B.V. Funktionelles Laminat
US20120055013A1 (en) * 2010-07-13 2012-03-08 Féinics AmaTech Nominee Limited Forming microstructures and antennas for transponders
US8870080B2 (en) * 2010-08-12 2014-10-28 Féinics Amatech Teoranta RFID antenna modules and methods
US8314489B2 (en) * 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
US20130075134A1 (en) * 2010-10-11 2013-03-28 Feinics Amatech Nominee Limited Preparing a substrate for embedding wire
DE102012205768B4 (de) * 2012-04-10 2019-02-21 Smartrac Ip B.V. Transponderlage und Verfahren zu deren Herstellung
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール

Also Published As

Publication number Publication date
CN103034897B (zh) 2017-11-14
TWI562076B (en) 2016-12-11
EP3447687A1 (de) 2019-02-27
US20140354490A1 (en) 2014-12-04
EP2764473B1 (de) 2018-12-12
CN103034897A (zh) 2013-04-10
EP3447687B1 (de) 2021-11-03
DE102011114635A1 (de) 2013-04-04
PL2764473T3 (pl) 2019-05-31
EP2764473A1 (de) 2014-08-13
WO2013050117A1 (de) 2013-04-11
ES2712952T3 (es) 2019-05-16

Similar Documents

Publication Publication Date Title
JP6968060B2 (ja) フレキシブルフラットケーブル接続具、フレキシブルフラットケーブル接続構造体及び回転コネクタ装置
KR20070008594A (ko) 안테나 패턴닝 없이 스트랩들을 갖는 무선 주파수 식별태그들을 저비용으로 제조하는 방법
TW201316258A (zh) 晶片卡和用於製造晶片卡之方法
TWI426658B (zh) 環形天線及其製造方法
US10740670B2 (en) Methods of fabrication of chip cards and of chip card antenna supports
CN102034789A (zh) 半导体装置及其制作方法和包括弯曲的接触部的引线框架
JP2004514296A (ja) キャリア基板を保持する保持部材
EP1191478A1 (en) Antenna and antenna frame for IC card
KR101509658B1 (ko) 안테나 및 그 제조방법
JP4610613B2 (ja) Ｉｃタグの実装構造および実装用ｉｃチップ
JP2000251047A (ja) Ｉｃカード用アンテナフレーム及びｉｃカードの製造方法
KR20170052387A (ko) 유연한 전기화학소자 팩
JP2002092577A (ja) コンビカード及びその製造方法
US9538662B2 (en) 3D flex soldering
EP1006614A2 (en) Pressure-contact terminal and electric connection box containing pressure-contact terminals
JP2014032510A (ja) 非接触及び接触共用ｉｃカード、非接触及び接触共用ｉｃカードの製造方法
JP5616132B2 (ja) ループアンテナ
CN109478752A (zh) 电连接组件的制造方法
JP2023028239A (ja) デュアルインターフェースカードおよびその製造方法
JP2008004604A (ja) 無線ｉｃタグとその製造方法
JP2005223129A (ja) コイル装置
JP2003132325A (ja) コイルアンテナ、コイルアンテナの製造方法、及びコイルアンテナを用いた電子タグの製造方法、ならびにコイルアンテナの製造装置
JP4388168B2 (ja) 樹脂成形基板
JP2023031881A (ja) デュアルインターフェースカードおよびその製造方法
JP2023017658A (ja) デュアルインターフェースカードおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees