TW201304334A - 光電半導體本體及製造光電半導體本體的方法 - Google Patents

光電半導體本體及製造光電半導體本體的方法 Download PDF

Info

Publication number
TW201304334A
TW201304334A TW101121027A TW101121027A TW201304334A TW 201304334 A TW201304334 A TW 201304334A TW 101121027 A TW101121027 A TW 101121027A TW 101121027 A TW101121027 A TW 101121027A TW 201304334 A TW201304334 A TW 201304334A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor body
substrate
optoelectronic semiconductor
gap
Prior art date
Application number
TW101121027A
Other languages
English (en)
Other versions
TWI586060B (zh
Inventor
Adrian Stefan Avramescu
Dimitri Dini
Ines Pietzonka
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201304334A publication Critical patent/TW201304334A/zh
Application granted granted Critical
Publication of TWI586060B publication Critical patent/TWI586060B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本發明提供一種具有基板(102、132、202)之光電半導體本體(100)，設有一應變層(104、134、160)，係於第一磊晶步驟鋪設於基板(102、132、202)。此應變層(104、134、160)設有垂直形成於應變層中之至少一間隙(106、110)。應變層(104、134、160)上於第二磊晶步驟鋪設另一層(108、136、168)，其填充至少一間隙(106、110)，且覆蓋應變層(104、134、160)至少一部分區域。

Description

光電半導體本體及製造光電半導體本體的方法
本發明係有關於一種光電半導體本體與一種製造光電半導體本體的方法。
光電半導體本體通常設有一磊晶層序列，連同可形成電磁輻射的適當活性層。磊晶層序列意指磊晶成長的半導體層之整體。此類磊晶層序列可以磊晶法於基板上沉積而成。其中常在磊晶層序列與基板之間產生力學應變。此類應變可能導致半導體本體彎曲及/或磊晶層序列龜裂。此現象可發生於磊晶沉積晶格不匹配的化合物半導體時。例如可將如氮化鋁鎵(AlGaN)或氮化銦鎵(InGaN)化合物半導體沉積於氮化鎵(GaN)基板。
本發明之主要目的在於提供一種光電半導體本體，其中可減少介於基板與磊晶層序列之間的應變及/或磊晶層序列中的龜裂。
為達此目的，本發明提供如申請專利範圍第1項獨立項所述之光電半導體本體，以及如申請專利範圍第18項獨立項所述之製造光電半導體本體的方法。
衍生設計與光電元件的光電半導體本體以及製造光電半導體本體的方法之較佳實施方式敘述於申請專利範圍附屬項中。
實施樣態範例
光電半導體本體的不同實施樣態均設有一應變層， 係於第一磊晶步驟鋪設於一基板。此應變層具有垂直形成於應變層中之至少一間隙。於此應變層上經第二磊晶步驟鋪設另一層，其填充該至少一間隙，且覆蓋應變層之至少一部分區域。此設計可減少基板與磊晶層序列之間的應變及/或磊晶層序列中的龜裂。
應變發生乃因基板與應變層之「自然」晶格常數彼此相異。本文中「自然」意指獨立系統分別所得晶格常數的數值。易言之：即層彼此不接觸時之層晶格常數所得無應變狀態數值。以下「晶格常數」均指「自然晶格常數」。
此外，本文中晶格常數意指磊晶層平行於成長表面的晶格常數值。一般而言，相較於磊晶時直接相鄰成長層之晶格常數偏差愈大，層間的應變就愈強。此外，基板與應變層可能具有彼此不同的熱膨脹係數。亦可因此對應變層與基板間的應變有貢獻。
於一較佳實施樣態中，與基板晶格常數(as)相較之另一層(aw)的晶格常數偏差小於與基板晶格常數(as)相較之應變層的晶格常數偏差(av)。上述晶格常數條件可表示如下：aw<as且av<as且av<aw。
應變層與另一層係如上述條件因基板而呈擴張應變。較諸應變層晶體結構，另一層晶體結構與基板晶體結構匹配較佳。此情況尤為較佳，因為如此可使由基板、具有間隙的應變層以及填充間隙之另一層所成系統的應變，小於由基板與無間隙應變層所成系統的習知應變。
若應變層為一帶緣發射半導體雷射的外罩層，且另 一層為帶緣發射半導體雷射的波導層，欲得全反射應使應變層的折射係數盡可能小。此可藉盡可能高的鋁含量達成。鋁含量愈高，應變層(av)的晶格常數愈小，且因此應變層與基板間的應變愈強。
另一可選擇的較佳實施樣態中，應變層係呈擴張應變，且另一層具壓縮應變。易言之，組合了相反的應變。此可藉下列晶格常數間的關係達成：aw>as且av<as。
另一層(aw)的晶格常數大於基板的晶格常數(as)，且同時應變層的晶格常數(av)小於基板的晶格常數(as)。此情況尤為較佳，因由基板、具間隙的應變層與另一層所成系統之應變可因此降低。
另一可選擇的較佳實施樣態中，應變層具壓縮應變，且另一層呈擴張應變。易言之，組合了相反的應變。此可藉下列晶格常數間的關係達成：aw<as且av>as。
另一層(aw)的晶格常數小於基板的晶格常數(as)，且同時應變層的晶格常數(av)大於基板的晶格常數(as)。此情況尤為較佳，因由基板、具間隙的應變層與另一層所成系統之應變可因此降低。
在應變層於基板上所謂假晶成長的特殊情況下，應變層與基板平行於基板與應變層間介面的晶格常數大約相同。應變層與基板垂直於基板與應變層間介面的晶格常數卻不相同。
於一較佳實施樣態中，應變層於間隙處係削薄。易 言之，可將應變層結構化。如此係較佳，基板與應變層間的應變可因此降低。應變層可於間隙處弛放。間隙係垂直於基板延伸。
於一較佳實施樣態中，應變層可於間隙處完全中斷。較諸應變層於間隙處僅為削薄的情況，此可更加降低應變層中的應變。
於一較佳實施樣態中，間隙可垂直於基板通過整個應變層，亦可通過部分基板。
於一較佳實施樣態中，該另一層可完全覆蓋應變層。此為較佳，因為如此可形成一平坦表面，可供其他磊晶層成長於其上。
於一較佳實施樣態中，應變層的厚度可介於0.5 μm與5 μm之間，較佳者為介於1 μm與3 μm之間。較諸習用設計，此較大的厚度係較佳，因如此可使磊晶層序列的光學性質不受基板影響。例如若以帶緣發射半導體雷射的外罩層作為應變層，可藉此較大厚度壓抑造成干擾的基板模態，且改善發射特性。造成干擾的基板模態可能出現於使用透明基板時。其中，基板不吸收活性區產生的電磁輻射。
例如，具有GaN的基板對於藍光光譜區域的電磁輻射可為透明。部分導入波導與外罩層的藍光可透入具有GaN的基板。此部分的光對於雷射發射係損失。主要卻是干擾發射特性。
於一較佳實施樣態中，光電半導體本體可具有至少一第一類型間隙及/或至少一第二類型間隙。
於一較佳實施樣態中，該至少一第一類型間隙具有5 μm至100 μm之一寬度。此間隙完全是為了降低應變層的力學張力。5 μm或更大寬度係較佳，應變層可因此於間隙處獲得足夠空間進行弛放，避免形成裂縫。光電半導體本體可具有複數個第一類型間隙。光電半導體本體尤可只具有第一類型間隙。
於一較佳實施樣態中，第二類型之該至少一間隙可具有0.1 μm至5 μm的寬度。此為較佳，因藉由第二類型間隙，可因此將電流注入排列於應變層之後的層。將寬度限於最大5 μm可確保傳播於元件中的電磁波不受第二類型間隙干擾。此外，第二類型間隙亦造成應變層應變的降低。光電半導體本體可具有複數個第二類型間隙。光電半導體本體尤可完全僅具有第二類型間隙。
於一較佳實施樣態中，基板可具有GaN。應變層可為InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦1)之一外罩層。銦含量x可介於0%與10%原子百分比之間。以下若為了簡明談及AlGaN外罩層，其中應包含非零的銦含量。鋁含量可介於0.1%與100%原子百分比之間，較佳者為介於4%與30%之間。外罩層鋁含量愈高，外罩層折射係數則愈小。外罩層折射係數愈小，則外罩層與設置其上折射係數較高的波導間之介面可全反射更大量的光。然而，電導性將隨提高的鋁含量降低。若欲使電流經AlGaN外罩層通過後續設置的磊晶層，AlGaN外罩層鋁含量上限應為大約30%原子百分比。AlGaN外罩層可具有n型電導。為此，AlGaN外罩層可摻雜矽、氧或鍺。
隨AlGaN外罩層厚度增加與AlGaN外罩層鋁含量升高，AlGaN外罩層的應變與基板彎曲將增加。
可選擇性地使用含矽或藍寶石的基板，其晶格常數偏離GaN晶格常數許多。為了於其上磊晶成長AlGaN外罩層，可於基板上先鋪設一薄層的GaN層作為晶種層。此可稱為準基板或工程處理基板。
於一較佳實施樣態中，可於AlGaN外罩層與含GaN之基板間，鋪設尤可為InxGa1-xN(0≦x≦0.5)之一中間層。中間層可具有壓縮應變。擴張應變的AlGaN外罩層與壓縮應變的InGaN中間層接合降低了基板彎曲，且減少AlGaN外罩層龜裂的危險。中間層可具導電性。中間層可同時具有壓縮應變且具導電性。
當基板是較差的電導體甚或如藍寶石之非導體時，設置具導電性的中間層尤為較佳。
於一較佳實施樣態中，該另一層可為具有尤可為n型電導之第一電導的波導。於成長方向接續一活性區、具尤可為p型電導之第二電導的波導層，以及具尤可為p型電導之第二電導的外罩層。上述磊晶層可形成一帶緣發射雷射二極體。
活性區可為一pn型過渡介面、雙異質結構、多量子侷限結構(MQW)，或單量子侷限結構(SQW)。量子侷限結構意指：量子井(三維)、量子線(二維)與量子點(一維)。
於一較佳實施樣態中，基板可含GaN，且應變層可為成分InxGa1-xN(0≦x≦0.2)與AlyGa1-yN(0≦y≦1)的InGaN與AlGaN層交錯所成之一布拉格鏡。布拉格鏡可具 n型電導性。於n型電導性的布拉格鏡上，可接續一活性區，在活性區上接續一p型電導性的布拉格鏡。層整體形成一垂直發射雷射(VCSEL)。
於一較佳實施樣態中，第二磊晶步驟所成長的另一層可具有尤可為n型電導之第一電導。例如帶緣發射半導體雷射中，該另一層具有n型電導性波導的功能。波導層可根據其較外罩層折射係數為大的折射係數定義之。n型波導的組成可為InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦0.3)。InAlGaN成分的n型波導可於其垂直於成長表面之延展範圍具有均勻的銦含量(x)與均勻的鋁含量(y)。亦可選擇性地於垂直於成長表面的延展範圍變化銦含量(x)與鋁含量(y)。
於一較佳實施樣態中，光電元件可從上述光電半導體本體切分而成。
於一較佳實施樣態中，可於呈現應變的AlGaN外罩層側邊覆蓋成長尤可為n型導電性之導電層。此係較佳，以對接續應變層之另一層供電。此係重要，尤其在以GaN為基底的元件中，尤當極厚的應變層厚度超過1 μm時，及/或應變層具有尤可為高於30%原子百分比之高鋁含量時。如此的應變層僅具有極低的電導性。於應變層側邊覆蓋成長n型導電性層則為不可或缺。
製造光電半導體本體方法可用於不同實施樣態。先提供一基板。於此基板上磊晶成長一應變層。將應變層結構化，以於應變層產生垂直之至少一間隙。結構化之後成長另一層磊晶。此另一層填充該至少一間隙，且覆 蓋應變層之至少一部分區域。
可以例如雷射切割將光電半導體本體切分成光電元件。
於一較佳實施樣態中，在成長InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦1)應變層於含GaN的基板前，可磊晶鋪設尤可為InxGa1-xN(0≦x≦0.5)之一中間層。此InGaN中間層可具壓縮應變及/或導電性。具有壓縮應變係較佳，可因此至少部分補償呈應變的AlGaN外罩層之擴張應變。
以下藉圖式進一步闡述根據本發明之不同實施例。相同、同類或同功效元件在圖式中以相同元件符號標示之。圖式與圖式中元件並未按彼此相對比例呈現。個別元件可因便於呈現與理解誇張地放大或縮小。
圖1a以切面圖呈現習知彎曲的光電半導體本體100。於基板102上成長一應變層104。介於基板102與應變層104之間的應變造成彎曲。在未圖示的磊晶設備中將半導體本體100設於載體400上。由於半導體本體100的彎曲，半導體本體100無法完全平貼載體400。因此，在半導體本體100平行載體400的延展範圍中形成一不均勻的溫度分布。半導體本體100中央具有高於邊緣溫度T1之一溫度T0。
圖1b以俯視呈現一習知光電半導體本體100。半導體本體呈盤狀。半導體本體已處理完畢，亦即所有磊晶層已成長於基板102。磊晶層整體以元件符號500標示。磊 晶層500成長時，不均勻溫度分布可導致不均勻層厚度，且因此造成半導體本體切分而成發光光電元件之波長λ不均勻。例如，來自光電半導體本體100中央光電元件的波長λ0，可能小於來自光電半導體本體100邊緣光電元件的波長λ1。
圖1c以俯視呈現一習知光電半導體本體100。半導體本體已處理完畢，亦即全部磊晶層已成長完成。磊晶層整體以元件符號500標示。由於應變較大，可能在磊晶層500中形成裂縫502。較佳者，裂縫502平行磊晶層500的晶軸延伸。裂縫502可能使光電半導體本體100失效。
圖2a呈現一習知半導體本體100。基板102為一GaN基板132。應變層104以InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦1)之外罩層134型式長成。外罩層134的原子間距小於基板132。因此。外罩層134於成長時呈擴張應變。如此造成外罩層134相對於基板132的。此偏移運動於圖2a中以兩個箭頭表示。此補償運動可導致外罩層134或外罩層134之後續磊晶層的龜裂。
圖2b示意呈現介於GaN基板132與應變外罩層134之間晶格結構的失配。GaN基板132於與GaN基板132及外罩層134介面平行的方向上具有比諸外罩層134較大的原子間距。因此，尤可於GaN基板132與外罩層134的介面產生應變。外罩層134係呈擴張應變。
圖2c以三維視圖呈現根據所建議原理之光電半導體本體100的一部分。光電半導體本體100係已結構化。結構化時於外罩層134生成第一類型間隙106。外罩層134 可於間隙106處舒張，以降低應變以及龜裂的風險。根據所建議原理之光電半導體本體100中，可減少半導體本體100的彎曲與磊晶層的龜裂。
圖3呈現光電半導體本體100的製造方法流程圖。製造過程可整理成步驟S1至S6。步驟S2.1、S2.2與步驟S6係為選擇性的。
步驟S1提供一基板102。圖3a以切面圖呈現步驟S1的結果。基板102可以GaN基板132形成之。
步驟S2.1中，成長InGaN之一緩衝層112於GaN基板132上。步驟S2.2中，成長具壓縮應變及/或導電性之一中間層114。中間層114可具有成分InxGa1-xN(0≦x≦0.5)。中間層114可直接成長於GaN基板132或緩衝層112上。選擇性步驟S2.1的結果呈現於圖3a.1。緩衝層112直接成長於GaN基板132。選擇性步驟S2.2的結果呈現於圖3a.2與3a.3。圖3a.2中，將中間層114成長於緩衝層112上。圖3a.3中沒有緩衝層112，且中間層114直接成長於GaN基板132。
步驟S3利用磊晶法成長一應變層104。應變層104可緊隨步驟1之後成長於基板102。圖3b以切面圖呈現步驟S3的結果。應變層104可為InxAlyGa1-x-yN(0≦x≦0.1且0<y≦1)之一外罩層134。銦含量原子百分比x可於0%與10%之間變動。鋁含量原子百分比y可於0.1%與100%之間變動。較佳者為鋁含量y介於4%與30%原子百分比之間。AlGaN外罩層134具有厚度介於1 μm與3 μm之間。可選擇性地接續步驟S2.1直接成長應變外罩層134於緩衝層 112。可選擇性地接續步驟S2.2直接成長應變外罩層134於中間層114上。成長應變外罩層134於緩衝層112或中間層114的結果未示於圖中。
步驟S4將外罩層134結構化。其中形成垂直間隙106於外罩層134。間隙106可經一侵蝕程序產生。圖3c以截面圖呈現步驟S4的結果。
步驟S5成長另一層108。該另一層108填充間隙106，且完全覆蓋外罩層134。另一層108可為具有GaN之一n型波導層136。圖3d以切面圖呈現步驟S5的結果。上述另一層108形成一平坦表面，其上可磊晶成長其他層。其他磊晶層成長係習知不再贅述。
選擇性步驟S6中，從光電半導體本體100切分而成光電元件101。分割可藉雷射刀完成。步驟S6的結果呈現於例如圖11、12、13a、13b與16。
圖4a至4d呈現結構化光電半導體本體100各部分。應變外罩層134直接成長於GaN基板132。圖4a中，間隙106裡的外罩層134僅為削薄。圖4b中，間隙106完全切過應變外罩層134。圖4c中，於間隙106中GaN基板132更加削薄。第一類型間隙106可具有寬度5μm至100μm。因為精準設定侵蝕深度很困難，圖4a、4b與4c中不同型態的間隙可能出現於間隙106產生時。實施例9、10a與10b中，為簡化僅就圖4b中不同型態呈現間隙106。圖4d中，除第一類型間隙106外，亦呈現第二類型間隙110。第二類型間隙110具有寬度0.1μm至5μm。第二類型間隙110可降低張力，且同時有助電流注入排列於應變外罩層134之後的 層。排列於後的層未示於圖4d。
圖5a呈現具有中間層114的半導體本體100之一部分。中間層114含有InGaN，且具壓縮應變。InGaN中間層114成長於GaN基板132。因AlGaN外罩層134呈擴張應變，可藉設入一InGaN中間層114，降低整個系統的應變。圖5a實施例中，中間層114須具導電性，因後續設置的層是經由中間層114通電。電導可經摻雜矽、氧或鍺影響之。若以矽為摻雜，矽濃度可達至5x1018原子每立方公分。此係具導電性，但非高電導性。間隙106完全切過應變外罩層134。
圖5b呈現半導體本體100的一部分，其中間隙106完全切過應變外罩層134與中間層114。此外，圖5b的實施例對應於圖5a的實施例。
圖5c呈現半導體本體100的一部分，其中間隙106完全切過應變外罩層134與中間層114。此外，GaN基板132於間隙106處係削薄。此外，圖5c的實施例對應於圖5a的實施例。
圖6a呈現半導體本體100的一部分。不同於圖4a至4d，圖6a呈現介於GaN基板132與AlGaN外罩層134之間的緩衝層112。InGaN之緩衝層112可作為AlGaN外罩層134的成長層。緩衝層112的銦含量可為0。緩衝層112可提供具有極少差排之一光滑表面。圖6a具有完全切過應變外罩層134之一間隙106。緩衝層112並未削薄。
圖6b呈現半導體本體100的一部分。不同於圖6a，不僅應變外罩層134，緩衝層112亦於間隙106處完全被切 過。
圖6c呈現半導體本體100的一部分。不同於圖6b，應變外罩層134與緩衝層112於間隙106處完全被切過，且此外GaN基板132係削薄。
圖7a呈現半導體本體100的一部分。不同於圖5a，圖7a更呈現一緩衝層112，較佳者為InGaN。緩衝層112設於GaN基板132與InGaN中間層114之間。間隙106完全切過應變外罩層134。中間層114，緩衝層112與GaN基板132於間隙106處並未削薄。為使後續設置的層通電，InGaN中間層114須具導電性。此電導可藉於InGaN中間層114摻雜濃度小於5 x 1018每立方公分的矽達成。
圖7b呈現半導體本體100的一部分。不同於圖7a，圖7b中於間隙106處不僅應變外罩層104，中間層114亦完全被切過。
圖7c呈現半導體本體100的一部分。不同於圖7b，圖7c中應變外罩層134、中間層114與緩衝層112於間隙106處完全被切過。
圖8a呈現半導體本體100的一部分。圖8a呈現作為基板102之一所謂準基板202，其上成長一所謂晶種層204。準基板202可設有矽或藍寶石，其晶格常數明顯偏離GaN的晶格常數。晶種層204可具有GaN，且作為AlGaN外罩層134之成長層。間隙106完全切過外罩層134。
圖8b呈現半導體本體100的一部分。不同於圖8a，間隙106不僅完全切過應變外罩層134，亦完全切過晶種層204。
圖8c呈現半導體本體100的一部分。不同於圖8a，間隙106完全切過應變外罩層134與晶種層304，且此外於間隙106處削薄準基板202。
圖9以俯視呈現應變層104結構化後之半導體本體100。間隙106與位於其間的應變層104分別呈條狀型態。作為後續成長磊晶層的基底，如此結構化的半導體本體100可適當地產生具有非對稱形構之光電元件。非對稱形構意指，元件在互相垂直方向上的延展範圍，即長度相對於寬度，明顯不同。因此，可經例如分割處理完成的半導體本體100產生GaN雷射-帶緣發射器。
圖10a呈現半導體本體100的一部分。於基板102上成長具第一類型間隙106之應變層104。較佳者為n型電導之另一層108填充間隙106，且覆蓋應變層104。n型電導之另一層108上，於成長方向續接一活性區118與一p型電導層120。
圖10b呈現半導體本體100的一部分。不同於圖10a，圖10b於第一類型間隙106處更呈現一第二類型間隙110。半導體本體110分割成光電元件101後，第二類型間隙110可對應變層104的續接層較佳地供電。
以下的圖11、12、13a與13b呈現光電元件101的實施例。光電元件101經分割光電半導體本體100而產生。光電元件101係以GaN材料系統為基底的帶緣發射雷射二極體。光電元件101可如此切分而成，使光電元件101應變層104中未留下第一類型間隙106。
圖11呈現一折射率導引GaN雷射帶緣發射器。折射 率波導係藉側邊侵蝕達成。整個帶緣發射器的寬度可為約100μm，帶緣發射器的長度亦即共振腔長度可為約600μm。在磊晶層序列成長方向上，於n型電極金屬化130後續接GaN基板132、n型外罩層134作為應變層104、n型波導136作為另一層108、活性區118、p型波導138、p型外罩層140，以及p型電極層142。於此些磊晶層上鋪設一鈍化層與p型電極金屬化。雷射切面147的大小決定於雷射脊狀波導149(英文：RWG ridge wave guide)的寬度。折射率落差產生於從半導體材料至空氣的過渡介面與從波導136、138至外罩層134、140的過渡介面。較佳者，n型外罩層134應具有厚度大於1μm與盡可能小的折射係數。小折射係數可藉高鋁含量產生。惟若於磊晶程序在n型外罩層134設有間隙106，具有厚n型外罩層134與高鋁含量於n型外罩層134之光電元件101才能以充分高品質生產。依材料成分組成而定，此帶緣發射半導體雷射可發射電磁輻射的波長介於約200nm與約600nm之間，亦即介於紫外光譜區域與黃光譜區域之間，較佳者為藍光譜區域。
圖12呈現一純增益導引GaN雷射帶緣發射器。雷射切面147的大小係決定於鈍化層144在p型電極層142上開口148的寬度。
圖13a呈現具有完全覆蓋成長的n型外罩層134之折射率導引GaN雷射-帶緣發射器。GaN基板132上續接n型AlGaN外罩層134。n型外罩層134組成成分為InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦1)。於n型外罩層134上 成長一n型波導136。n型波導136組成成分為InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦0.3)。此外，n型波導136於側邊覆蓋AlGaN外罩層134。n型波導136上於側邊設有一電極板150，透過打線接線152對其供電。電極板150可為該n型電極。AlGaN外罩層134通過InAlGaN波導136於側邊覆蓋成長，導致明顯改善電流注入排列於AlGaN外罩層134之後的層。尤佳者，使AlGaN外罩層134具有大於1μm的厚度與高於30%原子百分比的鋁含量。如此形成的AlGaN外罩層134具有低電導。n型波導層136之後續接活性區118、p型波導138、p型外罩層140與p型電極層142。此外，設置一鈍化層144。p型電極金屬部146提供該p型電極。雷射脊狀波導149係經於側邊侵蝕磊晶層、p型波導138、p型外罩層140與p型電極層142而產生。易言之：繞經AlGaN外罩層134對如n型波導層136之n型電導性層供電時，可使用如藍寶石與矽具有小電導的基板，以及具有高於30%原子百分比鋁含量的AlGaN外罩層134。
圖13b呈現具有完全覆蓋成長的n型外罩層134之一折射率導引GaN雷射-帶緣發射器。一中間層114鋪設於GaN基板132。中間層114對GaN雷射-帶緣發射器光學性質的影響可忽略。中間層具導電性。導電中間層114主要可擴展電流。導電中間層114含高摻雜n型InxGa1-xN，其中0≦x≦0.2。摻雜材料可為矽、氧或鍺。若以矽為摻雜材料，矽濃度大於5 x1018原子每立方公分。導電層114可具壓縮應變。AlGaN外罩層134具有一第二類型間隙 110。若AlGaN外罩層134因其高鋁含量具有低電導性，設置連接該第二類型間隙110之導電中間層114係必要。經第二類型間隙110可直接於雷射脊狀波導149下方將電流注入。最大寬度5μm之第二類型間隙110係狹窄，使雷射共振腔中於雷射脊狀波導149下方振盪的光波不受干擾。特別是圖13b的光電元件101對應圖13a的光電元件101。
圖14a以俯視呈現應變層104結構化後的半導體本體。於此，應變層104以一n型GaN布拉格鏡160形成之。n型布拉格鏡160被間隙106完全切斷。
圖14b以切面圖呈現圖14a的半導體本體100。GaN基板132上成長n型布拉格鏡160。n型布拉格鏡160具有InxGa1-xN(0≦x≦0.2)與AlyGa1-yN(0≦y≦1)之交替層。
圖15以切面圖呈現圖14b中半導體本體的一部分，以n型連接電極層168作為該另一層108。n型連接電極層168填充間隙106，且提供一平坦表面，以後續成長其他磊晶層。導電性n型連接電極層168係n型電導。n型連接電極層168含AlyInxGa1-x-yN，其中0≦x≦0.15且0≦y≦0.2。為實現其電導，n型連接電極層168係以矽、氧或鍺摻雜之。若使用矽為摻雜元素，其濃度小於5x1018原子每立方公分。摻雜元素濃度應盡可能地低，以盡可能減少電磁輻射吸收與缺陷密度。另一方面，摻雜元素濃度須夠高，以確保充分導電性於n型連接電極層168中。
圖16呈現作為光電元件101之一VCSEL-GaN雷射。此垂直發射雷射可從圖14a與14b之具有另外成長的磊晶層 半導體本體100切分而成。其中更處理該半導體本體100，使VCSEL-GaN雷射n型側的布拉格鏡160於側邊設有間隙106。VCSEL-GaN雷射中，n型電極金屬部130後續接GaN基板132、n型側布拉格鏡160、n型連接電極層168、活性區118、p型側布拉格鏡162與p型電極164。n型側布拉格鏡160具有InxGa1-xN(0≦x≦0.2)與AlyGa1-yN(0≦y≦1)的交替層。p型側布拉格鏡162可磊晶長成，且具有InxGa1-xN(0≦x≦0.2)與AlyGa1-yN(0≦y≦1)的交替層。p型側布拉格鏡162可選擇性地具有介電氧化物層。其材料可為鈦氧化物、鋁氧化物、矽氧化物或鉭氧化物。p型連接電極層166具有AlyInxGa1-x-yN，其中0≦x≦0.15且0≦y≦0.2。上述x與y數值範圍中，p型連接電極層166可導電且穩定。p型連接電極層166具有含鎂摻雜。鎂原子濃度少於1020原子每立方公分。設於n型側布拉格鏡160與活性區118之間的n型連接電極層168與p型連接電極層166用以對活性區供電。
依材料組成成分而定，VCSEL-GaN雷射可發射電磁輻射，波長介於約200nm與約600nm之間，亦即介於紫外光譜區域與黃光譜區域之間，較佳者為藍光譜區域。
100‧‧‧光電半導體本體
101‧‧‧光電元件
102‧‧‧基板
104‧‧‧應變層
106‧‧‧第一類型間隙
108‧‧‧另一層
110‧‧‧第二類型間隙
112‧‧‧緩衝層
114‧‧‧中間層
118‧‧‧活性區
120‧‧‧p型電導層
130‧‧‧n型電極金屬部
132‧‧‧GaN基板
134‧‧‧n型外罩層
136‧‧‧n型波導
138‧‧‧p型波導
140‧‧‧p型外罩層
142‧‧‧p型電極層
144‧‧‧鈍化層
146‧‧‧p型電極金屬部
147‧‧‧雷射切面
148‧‧‧鈍化層的開口
149‧‧‧雷射脊狀波導
150‧‧‧n型波導136上的電極板
152‧‧‧打線接線
160‧‧‧n型側布拉格鏡
162‧‧‧p型側布拉格鏡
164‧‧‧p型電極
166‧‧‧p型連接電極層
168‧‧‧n型連接電極層
202‧‧‧準基板
204‧‧‧晶種層
400‧‧‧載體
500‧‧‧處理完成的半導體本體
502‧‧‧磊晶層序列的裂縫
圖1a以截面呈現習知彎曲的光電半導體本體；圖1b以俯視呈現圖1a之習知光電半導體本體；圖1c以俯視呈現圖1b中習知光電半導體本體之磊晶層的裂縫；圖2a以三維視圖呈現一習知光電半導體本體之部 分；圖2b以示意圖呈現介於基板與應變層間之晶格結構失配；圖2c以三維視圖呈現結構化光電半導體本體之部分；圖3為製造光電半導體本體之流程圖；圖3a、3a.1、3a.2、3a.3、3b、3c與3d以切面圖呈現光電半導體本體的製造方法之中間產物之各部分；圖4a、4b、4c與4d以切面圖呈現半導體本體之各部分；圖5a、5b與5c以切面圖呈現具有中間層之半導體本體各部分；圖6a、6b與6c以切面圖呈現具有緩衝層之半導體本體各部分；圖7a、7b與7c以切面圖呈現具有緩衝層與中間層之半導體本體各部分；圖8a、8b與8c以切面圖呈現具有準基板與晶種層之半導體本體各部分；圖9以俯視呈現應變層結構化之後的半導體本體；圖10a與10b以切面圖呈現鋪設其他層後半導體本體各部分；圖11呈現尤可為折射率導引GaN雷射-帶緣發射器之光電元件；圖12呈現尤可為增益導引GaN雷射-帶緣發射器之光電元件； 圖13a呈現尤可為覆蓋成長AlGaN外罩層的折射率導引GaN雷射-帶緣發射器之光電元件；圖13b呈現尤可為覆蓋成長AlGaN外罩層的折射率導引GaN雷射-帶緣發射器之光電元件；圖14a以俯視呈現應變層結構化後之半導體本體；圖14b以切面圖呈現圖14a的半導體本體；圖15以切面圖呈現圖14b具有其他層的半導體本體一部分；圖16以切面圖呈現尤可為VCSEL-GaN雷射之光電元件。
100‧‧‧光電半導體本體
102‧‧‧基板
104‧‧‧應變層
106‧‧‧第一類型間隙
108‧‧‧另一層
132‧‧‧GaN基板
134‧‧‧n型外罩層
136‧‧‧n型波導

Claims (20)

  1. 光電半導體本體(100)，其具有- 一基板(102、132、202)，- 一應變層(104、134、160)，係經一第一磊晶步驟鋪設於該基板(102，132，202)，其中該應變層(104、134、160)具有垂直形成於應變層中之至少一間隙(106、110)，且其中經一第二磊晶步驟鋪設另一層(108、136、168)於應變層(104、134、160)，其填充至少一間隙(106、110)且覆蓋應變層(104、134、160)至少一部分區域。
  2. 如申請專利範圍第1項所述之光電半導體本體，其中與基板(102、132、202)晶格常數相較之該另一層(108、136、168)晶格常數偏差，小於與基板(102、132、202)晶格常數相較之該應變層(104、134、160)晶格常數偏差。
  3. 如申請專利範圍第1項所述之光電半導體本體，其中該應變層(104、134、160)晶格常數小於基板晶格常數，且同時該另一層(108、136、168)晶格常數大於基板晶格常數。
  4. 如申請專利範圍第1至3項中任一項所述之光電半導體本體，其中該應變層(104、134、160)於該間隙(106)處係削薄。
  5. 如申請專利範圍第1至4項中任一項所述之光電半導體本體，其中該應變層(104、134、160)於該間隙(106)處完全中斷。
  6. 如申請專利範圍第1至5項中任一項所述之光電半導體本體，其中該另一層(108、136、168)完全覆蓋該應變層(104、134、160)。
  7. 如申請專利範圍第1至6項中任一項所述之光電半導體本體，其中該應變層(104、134、160)厚度介於0.5 μm與5 μm之間，較佳者為介於1 μm與3 μm之間。
  8. 如申請專利範圍第1至7項中任一項所述之光電半導體本體，其中該至少一間隙(106、110)包含一第一類型間隙(106)及/或一第二類型間隙(110)。
  9. 如申請專利範圍第8項所述之光電半導體本體，其中該第一類型間隙(106)具有5 μm至100 μm之一寬度。
  10. 如申請專利範圍第8項所述之光電半導體本體，其中該第二類型間隙(110)具有0.1 μm至5 μm之一寬度。
  11. 如申請專利範圍第1至10項中任一項所述之光電半導體本體，其中該基板(132)設有GaN，且該應變層為InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦1)之一外罩層(134)。
  12. 如申請專利範圍第11項所述之光電半導體本體，其中介於InAlGaN外罩層(134)與設有GaN之該基板(132)間鋪設尤可為InxGa1-xN(0≦x≦0.5)之一中間層(114)。
  13. 如申請專利範圍第12項所述之光電半導體本體，其中該中間層(114)導電及/或具壓縮應變。
  14. 如申請專利範圍第1至10項中任一項所述之光電半導體本體，其中該基板(132)設有GaN，且該應變層為InxGa1-xN(0≦x≦0.2)與AlyGa1-yN(0≦y≦1)交錯層之 一布拉格鏡(160)。
  15. 如申請專利範圍第1至14項中任一項所述之光電半導體本體，其中於該第二磊晶步驟成長之另一層(108、136、168)具有一第一電導，尤可為一n型電導。
  16. 如申請專利範圍第15項所述之光電半導體本體，其中第二磊晶步驟所成長之另一層(108、136、168)於成長方向依序設有下列層：- 一活性區(118)，- 具有第二電導之一層(120、138、162)，尤可為具有一p型電導。
  17. 一種光電元件(101)，係如申請專利範圍第16項所述之光電半導體本體(100)切分而成。
  18. 如申請專利範圍第17項所述之光電半導體本體，其中於該應變層(134、160)側邊覆蓋成長尤可為n型導電性之一導電層(136、168)。
  19. 一種製造光電半導體本體(100)的方法，包含下列步驟：- 提供一基板(102、132、202)；- 磊晶鋪設一應變層(104、134、160)於該基板(102、132、202)上；- 結構化該應變層(104、134、160)，以於該應變層(104、134、160)垂直形成至少一間隙(106、110)；- 磊晶鋪設另一層(108、136、168)，其填充該至少一間隙(106、110)，且覆蓋該應變層(104、134、160)至少一部分區域。
  20. 如申請專利範圍第18項所述之方法，其中鋪設尤可為InxAlyGa1-x-yN(0≦x≦0.1且0≦y≦1)的外罩層(134)之該應變層前，於具有GaN之基板(132)磊晶鋪設尤可為InxGa1-xN(0≦x≦0.5)之一中間層(114)。
TW101121027A 2011-06-15 2012-06-13 光電半導體本體及光電元件 TWI586060B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011077542.0A DE102011077542B4 (de) 2011-06-15 2011-06-15 Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Publications (2)

Publication Number Publication Date
TW201304334A true TW201304334A (zh) 2013-01-16
TWI586060B TWI586060B (zh) 2017-06-01

Family

ID=46085965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121027A TWI586060B (zh) 2011-06-15 2012-06-13 光電半導體本體及光電元件

Country Status (7)

Country Link
US (1) US9478945B2 (zh)
JP (2) JP2014517541A (zh)
KR (1) KR101929078B1 (zh)
CN (2) CN105789338B (zh)
DE (1) DE102011077542B4 (zh)
TW (1) TWI586060B (zh)
WO (1) WO2012171736A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2016103835A1 (ja) * 2014-12-26 2016-06-30 ソニー株式会社 光半導体デバイス
DE102021124129A1 (de) 2021-09-17 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und optoelektronisches modul

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081818B1 (en) * 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3471700B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
EP1183761A2 (en) 1999-03-26 2002-03-06 Matsushita Electronics Corporation Semiconductor structures having a strain compensated layer and method of fabrication
JP2000349393A (ja) 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2003282447A (ja) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
JP2007180589A (ja) * 2003-02-07 2007-07-12 Sanyo Electric Co Ltd 半導体素子およびその製造方法
DE602005027196D1 (de) 2004-04-30 2011-05-12 Dichroic Cell S R L Verfahren zur herstellung von virtuellen ge-substraten zur iii/v-integration auf si(001)
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法
JP2009176908A (ja) * 2008-01-24 2009-08-06 Nec Corp 半導体光素子およびその製造方法
DE102008010511B4 (de) 2008-02-22 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
US7856040B2 (en) 2008-09-24 2010-12-21 Palo Alto Research Center Incorporated Semiconductor light emitting devices with non-epitaxial upper cladding
EP2221853B1 (en) * 2009-02-19 2012-04-25 S.O.I. TEC Silicon Relaxation and transfer of strained material layers

Also Published As

Publication number Publication date
US9478945B2 (en) 2016-10-25
KR101929078B1 (ko) 2018-12-13
CN103620736A (zh) 2014-03-05
CN105789338A (zh) 2016-07-20
JP2016189486A (ja) 2016-11-04
JP6248148B2 (ja) 2017-12-13
WO2012171736A1 (de) 2012-12-20
CN103620736B (zh) 2016-05-11
DE102011077542A1 (de) 2012-12-20
JP2014517541A (ja) 2014-07-17
TWI586060B (zh) 2017-06-01
DE102011077542B4 (de) 2020-06-18
KR20140048192A (ko) 2014-04-23
CN105789338B (zh) 2017-09-01
US20140138703A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP5028640B2 (ja) 窒化物半導体レーザ素子
US11695253B2 (en) Semiconductor laser diode
JP5958916B2 (ja) スーパールミネッセントダイオード
US10304997B2 (en) III-nitride light emitting device with a region including only ternary, quaternary, and/or quinary III-nitride layers
JP4986714B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
US8711893B2 (en) Optoelectronic component and method for producing an optoelectronic component
US20210249839A1 (en) Semiconductor Laser Diode
JP2009200478A (ja) 半導体レーザ素子およびその製造方法
JP2009094360A (ja) 半導体レーザダイオード
JP7323786B2 (ja) 半導体レーザ素子
US8268659B2 (en) Edge-emitting semiconductor laser chip
TWI586060B (zh) 光電半導體本體及光電元件
JP4960777B2 (ja) 端面発光型半導体レーザチップ
JP2009164234A (ja) 窒化物半導体レーザ素子
WO2015187046A1 (en) Alingan-based superluminescent diode
JP4208910B2 (ja) ＧａＮ系レーザ素子
EP2438663B1 (en) Laser diode and method of fabrication the laser diode
JP2010003918A (ja) 面発光レーザおよびその製造方法
JP2010129581A (ja) 窒化物系半導体レーザ素子及びその作製方法
JP2006108187A (ja) 発光ダイオード及びその製造方法