CN105789338A - 光电子半导体本体和用于制造光电子半导体本体的方法 - Google Patents

光电子半导体本体和用于制造光电子半导体本体的方法 Download PDF

Info

Publication number
CN105789338A
CN105789338A CN201610233077.2A CN201610233077A CN105789338A CN 105789338 A CN105789338 A CN 105789338A CN 201610233077 A CN201610233077 A CN 201610233077A CN 105789338 A CN105789338 A CN 105789338A
Authority
CN
China
Prior art keywords
layer
tensioning
semiconductor body
recess
opto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610233077.2A
Other languages
English (en)
Other versions
CN105789338B (zh
Inventor
A.S.阿夫拉梅斯库
D.迪尼
I.皮聪卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105789338A publication Critical patent/CN105789338A/zh
Application granted granted Critical
Publication of CN105789338B publication Critical patent/CN105789338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

一种带有衬底的光电子半导体本体具有张紧层，该张紧层在第一外延步骤中被施加在衬底上。张紧层具有至少一个垂直形成在张紧层中的凹部。在第二外延步骤中，在张紧层上施加了另外的层，该另外的层将所述至少一个凹部填充并且至少局部地覆盖该张紧层。至少一个凹部包括第一类型的凹部和/或第二类型的凹部，第一类型的凹部具有5μm至100μm的宽度，以及第二类型的凹部具有0.1μm至5μm的宽度。

Description

光电子半导体本体和用于制造光电子半导体本体的方法
本申请是申请号为201280029480.3、申请日为2012年5月15日的同名称发明的分案申请。
技术领域
本发明涉及光电子半导体本体和用于制造光电子半导体本体的方法。
背景技术
光电子半导体本体通常具有带有适于产生电磁辐射的有源层的外延层序列。外延生长的半导体层的整体被称为外延层序列。这种外延层序列可以借助外延来淀积在衬底上。在此，在外延层序列和衬底之间可能出现机械张力。这种张力可能导致半导体本体的弯曲和/或导致外延层序列中的裂缝。这可能在非晶格适配的化合物半导体的外延淀积情况下出现。例如，化合物半导体如氮化铝镓（AlGaN）或者氮化铟镓（InGaN）可以被淀积在由氮化镓制成的衬底上。
发明内容
本发明的任务是说明一种光电子半导体本体，其中在衬底和外延层序列之间的张力和/或在外延层序列中的裂缝形成被减少。
该任务通过按照独立权利要求1的光电子半导体本体并且通过按照独立权利要求18的用于制造光电子半导体本体的方法来解决。
光电子半导体本体和光电子器件以及用于制造光电子半导体本体的方法的改进方案和有利的扩展方案在从属权利要求中被说明。
示例性实施方式
光电子半导体本体的各种实施方式具有张紧层，该张紧层在第一外延步骤中被施加在衬底上。张紧层具有至少一个垂直形成在张紧层中的凹部。在第二外延步骤中，在张紧层上施加另外的层，该另外的层将所述至少一个凹部填充并且至少局部地覆盖该张紧层。该装置保证了，在衬底和外延层序列之间的张力和/或在外延层序列中的裂缝形成被减少。
所述张力以如下方式出现，即衬底和张紧层的“自然”晶格常数彼此不同。在本文献中，“自然”意味着，晶格常数的值是分别在被隔离的系统上被确定的。换句话说，晶格常数的值适于在未张紧状态中的层，也就是适于没有相互接触的层。下面，“晶格常数”的概念总是意味着“自然的晶格常数”。此外，晶格常数的概念目前表示平行于外延层的生长表面的晶格常数的值。直接相继地外延生长的层的晶格常数的偏差越大，通常在这些层之间的张力越大。
此外，衬底和张紧层可以具有彼此不同的热膨胀系数。这也可以对在张紧层和衬底之间的张力做贡献。
在优选的实施方式中，另外的层的晶格常数（aw）与衬底的晶格常数（as）的偏差小于张紧层的晶格常数（av）与衬底的晶格常数（as）的偏差。针对晶格常数的上述条件可以被如下地示出：
并且并且
按照上述条件，张紧层和所述另外的层利用衬底拉伸地被张紧。该另外的层的晶格结构比张紧层的晶格结构更好地适配于衬底的晶格结构。这是特别有利的，因为由此由衬底、带有一个或多个凹部的张紧层和填充该一个或多个凹部的另外的层组成的系统的张力小于由衬底和无凹部的张紧层组成的系统的已知张力。
如果张紧层是边缘发射的半导体激光器的外罩层并且该另外的层是边缘发射的半导体激光器的波导体层，那么由于所希望的全反射，张紧层的折射率必须尽可能地小。这通过尽可能高的铝含量来实现。铝含量越高。张紧层的晶格常数（av）越小并且在张紧层和衬底之间的张力越大。
在一种代替的优选的实施方式中，张紧层拉伸地被张紧，另外的层压缩地被张紧。换句话说，组合相反的张力。这通过下面的在晶格常数之间的关系来实现：
并且
另外的层的晶格常数（aw）大于衬底的晶格常数（as），同时张紧层的晶格常数（av）小于衬底的晶格常数（as）。这是特别有利的，因为由此可以减少由衬底、带有一个或多个凹部的张紧层和另外的层组成的系统的张力。
在一种代替的优选的实施方式中，张紧层压缩地被张紧，另外的层拉伸地被张紧。换句话说，组合相反的张力。这通过下面的在晶格常数之间的关系来实现：
并且
另外的层的晶格常数（aw）小于衬底的晶格常数（as），同时张紧层的晶格常数（av）大于衬底的晶格常数（as）。这是特别有利的，因为由此可以减少由衬底、带有一个或多个凹部的张紧层和另外的层组成的系统的张力。
在衬底上的张紧层的所谓的假晶生长的特殊情况下，张紧层和衬底的平行于衬底和张紧层的界面的晶格常数大致相同。但是，张紧层和衬底的垂直于衬底和张紧层的界面的晶格常数不同。
在优选的实施方式中，张紧层在凹部中被薄化。换句话说，张紧层被结构化。这是有利的，因为由此可以减少在衬底和张紧层之间的张力。张紧层可以在凹部处被放松。所述凹部垂直于衬底延伸。
在一种优选的实施方式中，张紧层可以在凹部完全中断。这与张紧层在凹部中仅仅被薄化相比更多地减少了在张紧层中的张力。
在优选的实施方式中，凹部可以垂直于衬底地横穿整个张紧层、和衬底的一部分。
在优选的实施方式中，另外的层可以完全覆盖张紧层。这是有利的，因为由此构成平坦的表面，在该表面上可以生长另外的外延层。
在优选的实施方式中，张紧层的厚度在0.5μm和5μm之间，优选在1μm和3μm之间。该与已知装置相比大的厚度是有利的，因为由此外延层序列的光学特性与衬底去耦合。如果例如取边缘发射的半导体激光器的外罩层作为张紧层，则可以通过大的厚度来抑制干扰性衬底模式并且改善辐射特性。干扰性衬底模式可能在透明衬底中出现。该衬底在此针对在有源区中产生的电磁辐射不是吸收性的。例如具有GaN的衬底对于在蓝色光谱范围中的电磁辐射是透明的。在波导体和外罩层中引导的蓝光的一部分可以进入具有GaN的衬底中。该光分量针对激光发射被失去。但是首先辐射特性受到干扰。
在一种优选的实施方式中，光电子半导体本体具有第一类型的至少一个凹部和/或第二类型的至少一个凹部。
在一种优选的实施方式中，所述第一类型的至少一个凹部具有5μm至100μm的宽度。该凹部仅仅用于减少在张紧层中的机械应力。5μm或者更多的宽度是有利的，因为由此在凹部处向张紧层给出了足够的空间来放松而不会形成裂缝。光电子半导体本体可以具有第一类型的多个凹部。尤其是，光电子半导体本体可以仅仅具有第一类型的凹部。
在一种优选的实施方式中，所述第二类型的至少一个凹部具有0.1μm至5μm的宽度。这是特别有利的，因为通过第二类型的凹部可以进行至布置在张紧层之后的层中的电流注入。通过将宽度限定到最大5μm保证了，传播到器件中的电磁波不被第二类型的凹部干扰。此外，还通过第二类型的凹部减少在张紧层中的张力。光电子半导体本体可以具有第二类型的多个凹部。尤其是，光电子半导体本体可以仅仅具有第二类型的凹部。
在优选的实施方式中，衬底可以具有GaN。张紧层可以是由（0≤x≤0.1并且0≤y≤1）制成的外罩层。铟含量x可以处于0%至10%原子百分比之间。因此当在后面出于简化起见谈及AlGaN外罩层时，也包括铟含量没有消失的情况。铝含量可以在0.1%至100%、优选在4%至30%原子百分比之间变化。外罩层的铝含量越高，外罩层的折射率越小。外罩层的折射率越小，越多光可以在外罩层至布置在其上的波导的界面上以越高的折射率被全反射。但是，导电性随着铝含量上升而下降。当应当经由AlGaN外罩层对后面的外延层通电时，在AlGaN外罩层中的铝含量的上限处于大约30%原子百分比。AlGaN外罩层可以具有n导电性。AlGaN外罩层为此被用硅、氧气或锗掺杂。
AlGaN外罩层中的张力和衬底的弯曲随着AlGaN外罩层的厚度的上升并且随着在AlGaN外罩层中的铝含量的上升而上升。
代替地，衬底可以具有硅或蓝宝石，其晶格常数与GaN的晶格常数强烈不同。为了在衬底上生长AlGaN外罩层，可以首先将薄的GaN层作为晶种层施加到该衬底上。这被称为准衬底或设计的衬底。
在一种优选的实施方式中，在AlGaN外罩层和具有GaN的衬底之间可以施加中间层，尤其是由（0≤x≤0.5）制成的中间层。该中间层可以被压缩地张紧。拉伸地张紧的AlGaN外罩层和压缩地张紧的InGaN中间层的结合减小了衬底的弯曲和在AlGaN外罩层中形成裂缝的风险。中间层可以是导电的。中间层可以同时是压缩地张紧并且导电的。
当衬底是不良导电体或者根本就是非导电体如蓝宝石时，导电的中间层的布置是特别有利的。
在一种优选的实施方式中，该另外的层是具有第一导电性、尤其是n导电性的波导体。在生长方向上，跟随着有源区、具有第二导电性尤其是具有p导电性的波导体层、和具有第二导电性尤其是具有p导电性的外罩层。上述的外延层可以构成边缘发射的激光二极管。
有源区可以是pn结、双异质结构、多量子阱结构（MQW）或者单量子阱结构（SQW）。量子阱结构意味着：量子阱（3维）、量子线（2维）和量子点（1维）。
在一种优选的实施方式中，衬底可以具有GaN，张紧层可以是由具有组分（0≤x≤0.2）和（0≤y≤1）的、交替的InGaN层和AlGaN层构成的布拉格镜。布拉格镜可以是n导电的。有源区可以跟随n导电的布拉格镜，p导电的布拉格镜可以跟随该有源区。这些层的总体形成垂直发射的激光器（VCSEL）。
在一种优选的实施方式中，在第二外延步骤中生长的另外的层可以具有第一导电性尤其是n导电性。例如在边缘发射的半导体激光器中，另外的层可以具有n导电的波导体的功能。波导体层通过如下方式被定义，即其折射率大于外罩层的折射率。n波导体的组分可以具有（0≤x≤0.1并且0≤y≤0.3）。由制成的n波导体可以通过其垂直于生长表面的延伸而具有一致的铟含量（x）和一致的铝含量（y）。代替地，通过垂直于生长表面的延伸可以发生铟含量（x）和铝含量（y）的改变。
在一种优选的实施方式中，可以从上面描述的光电子半导体本体中分割出光电子器件。
在一种优选的实施方式中，张紧的AlGaN外罩层可以在侧向上由导电的、尤其是n导电的层来过生长。这是有利的，以便向接着张紧层的另外的层供给电流。在基于GaN的器件的情况下，在非常厚的张紧层、尤其是厚于1μm的张紧层中，和/或在具有高铝含量尤其是高于30%原子百分比的张紧层中，这是特别重要的。这样构造的张紧层仅再具有非常小的导电性。张紧层利用n导电性层的侧向的过生长于是是强制需要的。
各种实施方式具有用于制造光电子半导体本体的方法。首先提供衬底。在该衬底上外延生长张紧层。张紧层被结构化以便在张紧层中产生至少一个垂直的凹部。紧接着该结构化，外延生长另外的层。该另外的层填充所述至少一个凹部并且至少局部地覆盖张紧层。
从光电子半导体本体中例如可以通过激光锯割分割出光电子器件。
在一种优选的实施方式中，在生长由（0≤x≤0.1并且0≤y≤1）制成的张紧层之前将尤其是由（0≤x≤0.5）制成的中间层外延生长到具有GaN的衬底上。InGaN中间层可以是压缩地张紧和/或导电的。压缩的张紧是有利的，因为由此在张紧的AlGaN外罩层中的拉伸的张力至少部分地被补偿。
附图说明
本发明解决方案的各种实施例在后面借助附图进一步被阐述。相同的、同类的或作用相同的要素在图中被设置有相同的参考标记。这些图和在图中所示的要素的相互之间的大小关系不被看作是按比例的。相反，为了可以更好地示出并且为了更好地理解，各个要素被放大地或者缩小地示出。
图1a以剖视图示出了具有弯曲的已知光电子半导体本体；
图1b以俯视图示出了图1a的已知光电子半导体本体；
图1c以俯视图示出了在图1b的已知光电子半导体本体的外延层中的裂缝；
图2a以3维视图示出了已知光电子半导体本体的局部；
图2b示意性示出了在衬底和张紧层之间的晶格结构的错误适配；
图2c以3维视图示出了在结构化之后光电子半导体本体的局部；
图3示出了用于制造光电子半导体本体的流程图；
图3a、3a.1，3a.2，3a.3，3b，3c和3d示出了光电子半导体本体的制造方法的中间产品的剖视图的局部；
图4a，4b，4c和4d以剖视图示出了半导体本体的局部；
图5a，5b和5c以剖视图示出了具有中间层的半导体本体的局部；
图6a，6b和6c以剖视图示出了具有缓冲层的半导体本体的局部；
图7a，7b和7c以剖视图示出了具有缓冲层和中间层的半导体本体的局部；
图8a，8b和8c以剖视图示出了具有准衬底和晶种层的半导体本体的局部；
图9以俯视图示出了在张紧层结构化之后的半导体本体；
图10a和10b以剖视图示出了在施加另外的层之后半导体本体的局部；
图11示出了光电子器件，尤其是折射率引导（indexgefuehrten）的GaN激光边缘发射器；
图12示出了光电子器件，尤其是增益引导（gewinngefuehrten）的GaN激光边缘发射器；
图13a示出了光电子器件，尤其是带有过生长AlGaN外罩层的折射率引导的GaN激光边缘发射器；
图13b示出了光电子器件，尤其是带有过生长AlGaN外罩层的折射率引导的GaN激光边缘发射器；
图14a以俯视图示出了在张紧层结构化之后的半导体本体；
图14b以剖视图示出了图14a中的半导体本体；
图15以剖视图示出了带有另外的层的、图14b中的半导体本体的局部；
图16以剖视图示出了光电子器件，尤其是VCSEL-GaN激光器。
具体实施方式
图1a以剖视图示出了具有弯曲的已知光电子半导体本体100。在衬底102上，生长了张紧层104。在衬底102和张紧层104之间的张力是弯曲的原因。半导体本体100布置在未示出的外延层中的载体400上。基于半导体本体100的弯曲，半导体本体100没有完全置于载体400上。因此在半导体本体100的平行于载体400的延伸上形成不均匀的温度分布。半导体本体100在中点具有温度T0，其高于在边缘的温度T1。
图1b以俯视图示出了已知的光电子半导体本体100。半导体本体具有圆盘形状。半导体本体是完成处理的，也即全部外延层生长到衬底102上。外延层的整体设置有参考标记500。在外延层500的生长时不均匀的温度分布可能导致不均匀厚的层并且因此导致从半导体本体中分割成的、发射光的光电子器件的波长λ中的不均匀性。例如，来自光电子半导体本体100的中央的光电子器件的波长λ0小于来自光电子半导体本体100的边缘的光电子器件的波长λ1。
图1c以俯视图示出了已知的光电子半导体本体100。半导体本体是完成处理的，也即生长了全部外延层。外延层的整体设置有参考标记500。由于大的张力，可能在外延层500中形成裂缝502。裂缝502优选平行于外延层500的晶体轴延伸。裂缝502可能使得光电子半导体本体100不可使用。
图2a示出了已知的半导体本体100。作为衬底102示出了GaN衬底132。张紧层104以由（0≤x≤0.1并且0≤y≤1）制成的外罩层134的形式生长。外罩层134具有小于衬底132的原子间距。因此，外罩层134在生长时拉伸地被张紧。这导致外罩层134关于衬底132偏移运动。这种偏移运动在图2a中通过两个箭头示出。偏移运动可能在外罩层134中或在跟随外罩层134的外延层中导致裂缝。
图2b示意性示出了在GaN衬底132和张紧外罩层134之间的晶格结构的错误适配。GaN衬底132在平行于GaN衬底132和外罩层134的界面的方向上具有大于在外罩层134中的原子间距。由此尤其在GaN衬底132和外罩层134的界面上导致张力。外罩层134拉伸地被张紧。
图2c以3维视图示出了按照所建议原理的光电子半导体本体100的局部。光电子半导体本体100是结构化的。在所示结构化中，在外罩层134中产生第一类型的凹部106。在凹部106处外罩层134可以膨胀，张力和由此裂缝形成的危险下降。在按照所建议原理的光电子半导体本体100中，半导体本体100的弯曲和在外延层中的裂缝形成被减少。
图3示出了用于光电子半导体本体100的制造方法的流程图。制造过程可以被分成步骤S1至S6。步骤S2.1和S2.2和步骤S6是可选的。
在步骤S1中提供衬底102。图3a以剖视图示出步骤S1的结果。衬底102可以作为GaN衬底132来构造。
在步骤S2.1中，将由InGaN制成的缓冲层112生长到GaN衬底132上。步骤S2.2中生长了中间层114，该中间层114是压缩地被张紧的和/或导电的。中间层114可以具有组分（0≤x≤0.5）。中间层114可以直接地生长到GaN衬底132上或者直接生长到缓冲层112上。可选步骤S2.1的结果在图3a.1中示出。缓冲层112直接地生长到GaN衬底132上。可选步骤S2.2的结果在图3a.2和3a.3中示出。在图3a.2中，中间层114生长到缓冲层112上。在图3a.3中缺少缓冲层112并且中间层114直接生长到GaN衬底132上。
在步骤S3中，通过外延来生长张紧层104。张紧层104可以紧接着步骤S1生长到衬底102上。图3b以剖视图示出步骤S3的结果。张紧层104可以是由（0≤x≤0.1并且0≤y≤1）制成的外罩层134。铟含量x可以在0%至10%原子百分比之间变化。铝含量y可以在0.1%至100%原子百分比之间变化。优选，铝含量y处于4%至30%原子百分比之间。AlGaN外罩层134具有在1μm至3μm之间的厚度。代替地，紧接着步骤S2.1，张紧外罩层134可以直接生长在缓冲层112上。代替地，紧接着步骤S2.2，张紧外罩层134可以直接生长到中间层114上。张紧外罩层134在缓冲层112上或在中间层114上的生长的结果没有在图中示出。
在步骤S4中，将外罩层134结构化。在此，在外罩层134中产生垂直的凹部106。这些凹部106可以通过蚀刻过程来产生。图3c以剖视图示出了步骤S4的结果。
在步骤S5中，生长了另外的层108。该另外的层108填充凹部106并且完全覆盖外罩层134。另外的层108可以是具有GaN的n波导体层136。图3d以剖视图示出步骤S5的结果。该另外的层108构成平面的表面，在其上可以外延生长所述另外的层。外延层的另外的生长是已知的并且目前不进一步阐述。
在可选的步骤S6中，从光电子半导体本体100中分割出光电子器件101。所述分割可以通过激光锯割来进行。步骤S6的结果例如在图11、12、13a、13b和16中示出。
图4a至4d示出了结构化的光电子半导体本体100的局部。张紧外罩层134直接生长至GaN衬底132上。在图4a中，仅仅在凹部106中外罩层134被薄化。在图4b中凹部106完全将张紧外罩层134切穿。在图4c中，在凹部106中附加地还将GaN衬底132薄化。第一类型的凹部106可以具有5μm至100μm的宽度。图4a、4b和4c的凹部的变型方案可以在产生凹部106的情况下出现，因为蚀刻深度的精确调整是困难的。在实施例9、10a和10b中，为了简化凹部106仅仅按照在图4b中的变型方案示出。在图4d中，示出了第一类型的凹部106、和第二类型的凹部110。第二类型的凹部110具有0.1μm至5μm的宽度。第二类型的凹部110用于减少应力同时用于将电流注入布置在张紧外罩层134之后的层中。这些布置在后面的层在图4d中未示出。
图5a示出了具有中间层114的半导体本体100的局部。中间层114具有InGaN并且被压缩地张紧。InGaN中间层114生长至GaN衬底132上。因为AlGaN外罩层134拉伸地被张紧，因此可以通过引入InGaN中间层114来减少总系统的张力。中间层114在图5a的该实施例中必须是导电的，因为后面的层经由中间层114被通电。导电性通过用硅、氧气或锗掺杂来加以影响。在硅作为掺杂剂的情况下，硅以直至每cm35×1018个原子的浓度存在。这是导电的，但是不是强导电的。凹部106完全切穿张紧外罩层134。
图5b示出了半导体本体100的局部，其中凹部106完全切穿张紧外罩层134和中间层114。此外，在图5b中的实施例对应于在图5a中的实施例。
图5c示出了半导体本体100的局部，其中凹部106完全切穿张紧外罩层134和中间层114。此外，在凹部106的部位将GaN衬底132薄化。此外，在图5c中的实施例对应于在图5a中的实施例。
图6a示出了半导体本体100的局部。与图4a至4d不同，图6a示出了在GaN衬底132和AlGaN外罩层134之间的缓冲层112。由InGaN制成的缓冲层112用作用于AlGaN外罩层134的生长层。在缓冲层112中的铟浓度可以是0。缓冲层112用于，提供带有少量位移的平滑表面。图6a具有凹部106，其完全切穿张紧外罩层134。缓冲层112没有被薄化。
图6b示出半导体本体100的局部。与图6a不同，在凹部106处不仅张紧外罩层134而且缓冲层112都完全被切穿。
图6c示出半导体本体100的局部。与图6b不同，在凹部106处张紧外罩层134和缓冲层112都完全被切穿并且此外GaN衬底132被薄化。
图7a示出半导体本体100的局部。与图5a不同，图7a附加地示出了缓冲层112，优选由InGaN制成的缓冲层。缓冲层112被布置在GaN衬底132和InGaN中间层114之间。凹部106完全切穿张紧外罩层134。中间层114、缓冲层112和GaN衬底132在凹部106处不被薄化。为了对后面的层供给电流，InGaN中间层114必须是导电的。导电性通过用浓度小于每cm35×1018的硅掺杂InGaN中间层114来实现。
图7b示出半导体本体100的局部。与图7a不同，在图7b中在凹部106处，张紧外罩层134和中间层114都完全被切穿。
图7c示出半导体本体100的局部。与图7b不同，在图7c中在凹部106处，张紧外罩层134、中间层114和缓冲层112都完全被切穿。
图8a示出半导体本体100的局部。图8a作为衬底102示出所谓的准衬底202，在该准衬底上生长所谓的晶种层204。准衬底202可以具有硅或蓝宝石，其晶格常数与GaN的晶格常数强烈不同。晶种层204可以具有GaN并且用作用于由AlGaN制成的外罩层134的生长层。凹部106完全切穿外罩层134。
图8b示出半导体本体100的局部。与图8a不同，凹部106完全切穿张紧外罩层134和晶种层204。
图8c示出半导体本体100的局部。与图8a不同，凹部106完全切穿张紧外罩层134和晶种层204并且此外在凹部106的位置上薄化准衬底202。
图9以俯视图示出在张紧层104结构化之后的半导体本体100。凹部206和处于凹部之间的张紧层104分别具有条带形状。这种结构化的半导体本体100作为外延层的进一步生长的基础，适于产生具有非对称结构形式的光电子器件。非对称结构形式意味着，器件在相互垂直的方向上的伸展、也即长对宽是明显不同的。因此，例如可以由完成处理的半导体本体100通过分割而产生GaN激光边缘发射器。
图10a示出半导体本体100的局部。带有第一类型106的凹部的张紧层104生长到衬底102上。优选n导电的另外的层108填充凹部106并且覆盖张紧层104。在生长方向上，紧接着n导电的另外的层108的是有源区118和p导电的层120。
图10b示出半导体本体100的局部。与图10a不同，在图10b中除了第一类型106的凹部之外还示出了第二类型的凹部110。第二类型的凹部110在半导体本体100分割为光电子器件101之后用于改善电流至跟随着张紧层104的层中的注入。
在后面的图11、12、13a和13b中示出用于光电子器件101的实施例。光电子器件101通过分割光电子半导体本体100来产生。光电子器件101是基于GaN材料系统的边缘发射的激光二极管。光电子器件101被分割为使得在光电子器件101的张紧层104中不保留第一类型的凹部106。
图11示出了折射率引导的GaN激光边缘发射器。折射率引导通过侧向的蚀刻来实现。整个边缘发射器的宽度可以处于大约100μm，边缘发射器的长度和由此谐振器长度可以处于大约600μm。在外延层序列的生长方向上，跟随着n接触金属化部130的是GaN衬底132、作为张紧层104的n外罩层134、作为另外的层108的n波导体136、有源区118、p波导体138、p外罩层140和p接触层142。钝化部和p接触金属化部被施加到这些外延层上。激光小面（Laserfacette）147的大小通过激光接片（Lasersteges，英文：RWGridgewaveguide，桥波导）149的宽度来确定。折射率跳跃发生在从半导体材料至空气的过渡中和在从波导体136、138至外罩层134、140的过渡中。有利的是具有大于1μm厚度和具有尽可能小的折射率的n外罩层134。小的折射率可以通过高的铝含量来产生。如果在外延过程中凹部106被设置在n外罩层134中，则具有厚的n外罩层134和在n外罩层134中的高铝含量的光电子器件101于是只能以足够的质量被制造。边缘发射的半导体激光器可以根据材料组分来发射具有在大约200nm至大约600nm之间、也即在紫外光谱范围和黄色光谱范围之间、优选在蓝色光谱范围中的波长的电磁辐射。
图12示出了纯增益引导的GaN激光边缘发射器。激光小面147的大小通过p接触层142上方的钝化部144的开口148的宽度来确定。
图13a示出了带有完全过生长的n外罩层134的折射率引导的GaN激光边缘发射器。跟随GaN衬底132的是由AlGaN制成的n外罩层134。n外罩层的134的组分是（0≤x≤0.1并且0≤y≤1）。n波导体136生长至n外罩层134上。n波导体136的组分是（0≤x≤0.1并且0≤y≤0.3）。此外，n波导体136侧向上覆盖AlGaN外罩层134。在n波导体136上侧向上布置有接触焊盘150，该接触焊盘经由接合线152被通电。接触焊盘150是n接触部。AlGaN外罩层134的通过InAlGaN波导体136的侧向过生长导致至布置在AlGaN外罩层134之后的层中的电注入的明显改善。在具有大于1μm厚度和大于30%原子百分比铝含量的AlGaN外罩层134的情况下，这是特别有利的。这样构造的AlGaN外罩层134具有小的导电性。跟随n波导体层136的是有源区118、p波导体138、p外罩层140和p接触层142。此外，设置有钝化部144。p接触金属化部146提供了p接触部。激光接片149通过侧向蚀刻外延层——p波导体138、p外罩层140和p接触层142来产生。换句话说:如果n导电的层如n波导体层136通过绕开AlGaN外罩层134被通电，则可以使用带有小导电性的衬底例如蓝宝石和硅、和铝含量多于30%原子百分比的AlGaN外罩层134。
图13b示出了带有完全过生长的n外罩层134的折射率引导的GaN激光边缘发射器。中间层114被施加在GaN衬底132上。中间层114对于GaN激光边缘发射器的光学特性的影响是可忽略的。中间层是导电的。导电的中间层114首先用于电流扩张。导电中间层114具有高n掺杂的，其中0≤x≤0.2。作为掺杂材料使用硅、氧气或锗。在硅作为掺杂剂的情况下，硅的浓度大于每cm35×1018个原子。导电层114可以压缩地被张紧。AlGaN外罩层134具有第二类型的凹部110。当AlGaN外罩层134由于其高铝含量而具有小导电性时，导电中间层114与第二类型的凹部110结合的布置是必需的。通过第二类型的凹部110，直接在激光接片149之下的电流注入是可能的。第二类型的凹部110以最大5μm的宽度窄到使得在激光谐振器中在激光接片149之下振荡的光波不被干扰。在其他方面，在图13b中所示的光电子器件101对应于在图13a中所示的光电子器件101。
图14a以俯视图示出了在张紧层104结构化之后的半导体本体。张紧层104目前被构造为n型GaN布拉格镜160。n型布拉格镜160完全地被凹部106中断。
图14b以剖视图示出了图14a中的半导体本体100。n型布拉格镜160生长在GaN衬底132上。n型布拉格镜160具有由（0≤x≤0.2）和（0≤y≤1）构成的交替层。
图15以剖视图示出了带有作为另外的层108的n端子层168的、图14b中的半导体本体的局部。n端子层168填充凹部106并且提供用于另外的外延层的随后生长的平面的表面。导电的n端子层168是n导电的。n端子层168具有，其中0≤x≤0.15并且0≤y≤0.2。为了导电性，用硅、氧气或锗来掺杂n端子层168。在硅作为掺杂剂的情况下，浓度小于每cm35×1018个原子。掺杂剂的浓度应当尽可能小，以便将电磁辐射的吸收和缺陷密度保持地尽可能小。另一方面，掺杂剂的浓度必须足够高，以便保证在n端子层168中的足够的导电性。
图16示出了作为光电子器件101的VCSEL-GaN激光器。可以从根据图14a和14b的带有附加生长上的外延层的半导体本体100中分割出垂直发射的激光器。半导体本体100在此被进一步处理，使得在VCSEL-GaN激光器的n侧布拉格镜160中存在侧向凹部106。在VCSEL-GaN激光器中，跟随n接触金属化部130的是GaN衬底132、n侧布拉格镜160、n端子层168、有源区118、p侧布拉格镜162和p接触部164。n侧布拉格镜160具有由（0≤x≤0.2）和（0≤y≤1）构成的交替层。p侧布拉格镜162可以是外延生长的并且具有由（0≤x≤0.2）和（0≤y≤1）构成的交替层。代替地，p侧布拉格镜162可以具有介电的氧化物层。作为材料可以使用二氧化钛、氧化铝、氧化硅或者氧化钽。p端子层166具有，其中0≤x≤0.15并且0≤y≤0.2。在x和y的上述值范围中，p端子层166是导电并且稳定的。p端子层166具有包括镁原子的掺杂物。镁原子的浓度为小于每cm31020个原子。p端子层166和在n侧布拉格镜160和有源区118之间设置的n端子层168用于对有源区通电。
VCSEL-GaN激光器可以根据材料组分来发射波长在大约200nm至大约600nm之间、也即在紫外光谱范围和黄色光谱范围之间、优选在蓝色光谱范围中的电磁辐射。
参考标记表
100光电子半导体本体
101光电子器件
102衬底
104张紧层
106第一类型的凹部
108另外的层
110第二类型的凹部
112缓冲层
114中间层
118有源区
120p导电层
130n接触金属化部
132GaN衬底
134n外罩层
136n波导体
138p波导体
140p外罩层
142p接触层
144钝化部
146p接触金属化部
147激光小面
148在钝化部中的开口
149激光接片
150在n波导体136上的接触焊盘
152接合线
160n侧布拉格镜
162p侧布拉格镜
164p接触部
166p端子层
168n端子层
202准衬底
204晶种层
400载体
500完成处理的半导体本体
502在外延层序列中的裂缝

Claims (17)

1.光电子半导体本体（100），
-带有衬底（102，132，202），
-带有张紧层（104，134，160），该张紧层在第一外延步骤中被施加在衬底（102，132，202）上，
其中张紧层（104，134，160）具有至少一个垂直形成在张紧层中的凹部（106，110），
其中在第二外延步骤中，在张紧层（104，134，160）上施加了另外的层（108，136，168），该另外的层将所述至少一个凹部（106，110）填充并且至少局部地覆盖该张紧层（104，134，160），其中
-至少一个凹部（106，110）包括第一类型的凹部（106）和/或第二类型的凹部（110），
-第一类型的凹部（106）具有5μm至100μm的宽度，以及
-第二类型的凹部（110）具有0.1μm至5μm的宽度。
2.根据权利要求1所述的光电子半导体本体，其中另外的层（108，136，168）的晶格常数与衬底（102，132，202）的晶格常数的偏差小于张紧层（104，134，160）的晶格常数与衬底（102，132，202）的晶格常数的偏差。
3.根据权利要求1所述的光电子半导体本体，其中，张紧层（104，134，160）的晶格常数小于衬底的晶格常数，同时另外的层（108，136，168）的晶格常数大于衬底的晶格常数。
4.根据权利要求1至3之一所述的光电子半导体本体，其中，张紧层（104，134，160）在凹部（106）中被薄化。
5.根据权利要求1至3之一所述的光电子半导体本体，其中，张紧层（104，134，160）在凹部（106）中是完全被中断的。
6.根据权利要求1至3之一所述的光电子半导体本体，其中，另外的层（108，136，168）完全覆盖张紧层（104，134，160）。
7.根据权利要求1至3之一所述的光电子半导体本体，其中，张紧层（104，134，160）的厚度在0.5μm和5μm之间，优选在1μm和3μm之间。
8.根据权利要求1至3之一所述的光电子半导体本体，其中衬底（132）具有GaN并且张紧层是由（0≤x≤0.1并且0≤y≤1）制成的外罩层（134）。
9.根据权利要求8所述的光电子半导体本体，其中在InAlGaN外罩层（134）和具有GaN的衬底（132）之间施加有中间层（114），尤其是由（0≤x≤0.5）制成的中间层。
10.根据权利要求9所述的光电子半导体本体，其中中间层（114）是导电和/或压缩张紧的。
11.根据权利要求1至3之一所述的光电子半导体本体，其中衬底（132）具有GaN，并且张紧层是由（0≤x≤0.2）和（0≤y≤1）的交替层构成的布拉格镜（160）。
12.根据权利要求1至3之一所述的光电子半导体本体，其中在第二外延步骤中生长的另外的层（108，136，168）具有第一导电性，尤其是n导电性。
13.根据权利要求12所述的光电子半导体本体，其中在生长方向上跟随在第二外延步骤中生长的另外的层（108，136，168）的是如下相继的层：
-有源区（118），
-具有第二导电性、尤其是具有p导电性的层（120，138，162）。
14.光电子器件（101），其由按照权利要求13所述的光电子半导体本体（100）分割而成。
15.根据权利要求14所述的光电子器件，其中张紧层（134，160）在侧向上由导电的、尤其是n导电的层（136，168）来过生长。
16.用于制造光电子半导体本体（100）的方法，具有下面的步骤：
-提供衬底（102，132，202）；
-在该衬底（102，132，202）上外延施加张紧层（104，134，160）；
-结构化所述张紧层（104，134，160），以便在张紧层（104，134，160）中产生至少一个垂直的凹部（106，110）；
-外延施加另外的层（108，136，168），该另外的层填充所述至少一个凹部（106，110）并且至少局部地覆盖张紧层（104，134，160），其中
-至少一个凹部（106，110）包括第一类型的凹部（106）和/或第二类型的凹部（110），
-第一类型的凹部（106）具有5μm至100μm的宽度，以及
-第二类型的凹部（110）具有0.1μm至5μm的宽度。
17.根据权利要求16所述的方法，其中在施加所述张紧层、尤其是由（0≤x≤0.1并且0≤y≤1）制成的外罩层（134）之前，将尤其是由（0≤x≤0.5）制成的中间层（114）外延施加到具有GaN的衬底（132）上。
CN201610233077.2A 2011-06-15 2012-05-15 光电子半导体本体和用于制造光电子半导体本体的方法 Active CN105789338B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011077542.0A DE102011077542B4 (de) 2011-06-15 2011-06-15 Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102011077542.0 2011-06-15
CN201280029480.3A CN103620736B (zh) 2011-06-15 2012-05-15 光电子半导体本体和用于制造光电子半导体本体的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280029480.3A Division CN103620736B (zh) 2011-06-15 2012-05-15 光电子半导体本体和用于制造光电子半导体本体的方法

Publications (2)

Publication Number Publication Date
CN105789338A true CN105789338A (zh) 2016-07-20
CN105789338B CN105789338B (zh) 2017-09-01

Family

ID=46085965

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610233077.2A Active CN105789338B (zh) 2011-06-15 2012-05-15 光电子半导体本体和用于制造光电子半导体本体的方法
CN201280029480.3A Active CN103620736B (zh) 2011-06-15 2012-05-15 光电子半导体本体和用于制造光电子半导体本体的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280029480.3A Active CN103620736B (zh) 2011-06-15 2012-05-15 光电子半导体本体和用于制造光电子半导体本体的方法

Country Status (7)

Country Link
US (1) US9478945B2 (zh)
JP (2) JP2014517541A (zh)
KR (1) KR101929078B1 (zh)
CN (2) CN105789338B (zh)
DE (1) DE102011077542B4 (zh)
TW (1) TWI586060B (zh)
WO (1) WO2012171736A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2016103835A1 (ja) * 2014-12-26 2016-06-30 ソニー株式会社 光半導体デバイス
DE102021124129A1 (de) 2021-09-17 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und optoelektronisches modul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030180580A1 (en) * 2002-03-20 2003-09-25 Fuji Photo Film Co., Ltd. GaN substrate formed under controlled growth condition over GaN layer having discretely formed pits
WO2005108654A1 (en) * 2004-04-30 2005-11-17 Epispeed S.A. Method for producing virtual ge substrates for iii/v-integration on si(001)
CN102439695A (zh) * 2009-02-19 2012-05-02 硅绝缘体技术有限公司 应变材料层的松弛和转移

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081818B1 (en) * 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3471700B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
EP1183761A2 (en) 1999-03-26 2002-03-06 Matsushita Electronics Corporation Semiconductor structures having a strain compensated layer and method of fabrication
JP2000349393A (ja) 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2007180589A (ja) * 2003-02-07 2007-07-12 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法
JP2009176908A (ja) * 2008-01-24 2009-08-06 Nec Corp 半導体光素子およびその製造方法
DE102008010511B4 (de) 2008-02-22 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
US7856040B2 (en) 2008-09-24 2010-12-21 Palo Alto Research Center Incorporated Semiconductor light emitting devices with non-epitaxial upper cladding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030180580A1 (en) * 2002-03-20 2003-09-25 Fuji Photo Film Co., Ltd. GaN substrate formed under controlled growth condition over GaN layer having discretely formed pits
WO2005108654A1 (en) * 2004-04-30 2005-11-17 Epispeed S.A. Method for producing virtual ge substrates for iii/v-integration on si(001)
CN102439695A (zh) * 2009-02-19 2012-05-02 硅绝缘体技术有限公司 应变材料层的松弛和转移

Also Published As

Publication number Publication date
US9478945B2 (en) 2016-10-25
KR101929078B1 (ko) 2018-12-13
TW201304334A (zh) 2013-01-16
CN103620736A (zh) 2014-03-05
JP2016189486A (ja) 2016-11-04
JP6248148B2 (ja) 2017-12-13
WO2012171736A1 (de) 2012-12-20
CN103620736B (zh) 2016-05-11
DE102011077542A1 (de) 2012-12-20
JP2014517541A (ja) 2014-07-17
TWI586060B (zh) 2017-06-01
DE102011077542B4 (de) 2020-06-18
KR20140048192A (ko) 2014-04-23
CN105789338B (zh) 2017-09-01
US20140138703A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
US6765233B2 (en) Semiconductor substrate, light emitting device, and method for producing the same
KR100688763B1 (ko) 알루미늄 갈륨 인듐 질화물 구조 형성 방법
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP4126749B2 (ja) 半導体装置の製造方法
US20190103481A1 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
KR100649777B1 (ko) ＩｎＡｌＧａＮ 발광 장치 및 수직 전도 ＡｌＩｎＧａＮ 발광 장치 제조 방법
KR101300298B1 (ko) Ｖｃｓｅｌ 및 ｖｃｓｅｌ의 제조 방법
US6734503B2 (en) Nitride-based semiconductor element
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
US20020030198A1 (en) Methods for fabricating light emitting devices having aluminum gallium indium nitride structures and mirror stacks
US20100265981A1 (en) Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US9647174B2 (en) Optoelectronic semiconductor chip
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
CN103620736B (zh) 光电子半导体本体和用于制造光电子半导体本体的方法
TW201010147A (en) Light emitting diode device and method for fabricating thereof
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
EP0982819B1 (en) Epitaxial facet formation for laser diodes based on III-V material systems
US8335243B2 (en) Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
JP4656888B2 (ja) 基板の分割方法
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
WO2008056530A1 (fr) Laser à semiconducteur et son procédé de fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant