TW201303885A - 基極驅動電流感測放大器及其操作方法 - Google Patents

基極驅動電流感測放大器及其操作方法 Download PDF

Info

Publication number
TW201303885A
TW201303885A TW100124988A TW100124988A TW201303885A TW 201303885 A TW201303885 A TW 201303885A TW 100124988 A TW100124988 A TW 100124988A TW 100124988 A TW100124988 A TW 100124988A TW 201303885 A TW201303885 A TW 201303885A
Authority
TW
Taiwan
Prior art keywords
transistor
node
driver
coupled
switch
Prior art date
Application number
TW100124988A
Other languages
English (en)
Other versions
TWI493564B (zh
Inventor
Che-Wei Wu
Meng-Fan Chang
Ku-Feng Lin
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Publication of TW201303885A publication Critical patent/TW201303885A/zh
Application granted granted Critical
Publication of TWI493564B publication Critical patent/TWI493564B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0042Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0054Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Amplifiers (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本發明係揭露一種基極驅動電流感測放大器及其操作方法,其中基極驅動電流感測放大器包含一差動放大器、一第一驅動器以及一第二驅動器。第一驅動器係耦接差動放大器,其耦接段具有一第一節點;第二驅動器係耦接差動放大器,其耦接段具有一第二節點。當第一驅動器之一第一開關及第二驅動器之一第二開關導通時,差動放大器分別對第一節點及第二節點進行充電。當充電結束後,藉由流過第一驅動器之一第一記憶單元及第二驅動器之一第二記憶單元之電流,使第一節點及第二節點分別穩定至不同的電位,並透過差動放大器產生一電壓。

Description

基極驅動電流感測放大器及其操作方法
本發明是有關於一種適用非揮發性記憶體之感測放大器,特別是有關於一種適用非揮發性記憶體之基極驅動電流感測放大器及其操作方法,以提升記憶體的操作成功率。
在科技日益進步的今日,各種不同的電子產品帶給人們舒適便利的生活。而在這些電子產品中,記憶體積體電路扮演著舉足輕重的角色。且依照其資料儲存的特性,一般可分為揮發性(Volatile)記憶體以及非揮發性(Non-Volatile)記憶體。
非揮發性記憶體指的是能在沒有電源提供的情況下,能將資料儲存住。其中,電阻式記憶體係主要利用元件在寫入過後會有電阻值差異來做為0或1儲存。請參閱第1圖,其係為電阻式記憶體元件之示意圖。如圖所示,RCELL為電阻式記憶體主要元件,在寫入過後會成為低阻態或者高阻態:低阻態約為20K歐姆,高阻態通常大於2M歐姆;也就是說,高阻態幾乎為斷路。在讀取時可在其端點加上偏壓電壓,利用所流出的電流透過感測放大器讀取出資料。在一般操作的電壓下,所產生的細胞電流為4uA左右。
請參閱第2圖,其係為傳統的電流感測放大器之示意圖。如圖所示,利用P型金氧半場效電晶體(P-Type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOSFET或PMOS)連接成二極體(Diode)形式,也就是說,將PMOS的汲極(Drain)與閘極(Gate)相接,則電晶體將會依其上所流之電流穩定出一個閘極電壓。如此,將可以產生比較電流來比較細胞電流,比如在電阻式記憶體中,低阻態所流的電流為4uA,高阻態所流的電流為0.2uA,便可選取2uA來當做比較電流(Iref)。不同電流有不同的穩定電壓,再透過一個簡單的比較器就能比較出所存之值。
然而,當傳統的電流感測放大器在操作時,VMAT及VREF所需的電壓至少為VDD-VTH-VOV。在一般的製程下,PMOS的VTH大約為300mV,因此如果操作的電壓為0.5V時,VMAT和VREF的電壓大約只剩VDD-VTH-VOV= 500mV-300mV-50mV = 150mV,因此在傳統的電流感測放大器下,操作容易失敗。
因此,以需求來說,設計一個可提升記憶體操作成功率之基極驅動電流感測放大器及其操作方法,已成市場應用上之一個刻不容緩的議題。

有鑑於上述習知技藝之問題,本發明之目的就是在提供一種基極驅動電流感測放大器及其操作方法,以解決習知的技術,其電流感測放大器在一般的運作下,容易操作失敗的問題。
根據本發明之目的,提出一種基極驅動電流感測放大器,其包含一差動放大器、一第一驅動器以及一第二驅動器。差動放大器具有一第一電壓輸入端、一第二電壓輸入端以及一電壓輸出端。第一驅動器具有一第一電晶體、一第一開關以及一第一記憶單元,該第一電晶體的汲極係耦接在該第一電晶體的基極及該第一電壓輸入端,以形成一第一節點。第二驅動器具有一第二電晶體、一第二開關以及一第二記憶單元,該第二電晶體的汲極係耦接在該第二電晶體的基極及該第二電壓輸入端,以形成一第二節點。其中,當該第一開關及該第二開關導通時,該差動放大器分別對該第一節點及該第二節點進行充電,當充電結束後,藉由流過該第一記憶單元及該第二記憶單元之電流,使該第一節點及該第二節點分別穩定至一第一電位及一第二電位,並透過該差動放大器產生一電壓輸出至該電壓輸出端。
其中,第一電晶體以及第二電晶體皆為P型金氧半場效電晶體(P-Type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOSFET或PMOS)。
根據本發明之目的,再提出一種基極驅動電流感測放大器,其包含一差動放大器、一第一驅動器以及一第二驅動器。差動放大器具有一第一電壓輸入端以及一第二電壓輸入端。第一驅動器具有一第一電晶體、一第一開關以及一第一記憶單元,該第一驅動器係耦接在該第一電壓輸入端,且該第一驅動器耦接該第一電壓輸入端之連接段具有一第一節點。第二驅動器具有一第二電晶體、一第二開關以及一第二記憶單元,該第二驅動器係耦接在該第二電壓輸入端,且該第二驅動器耦接該第二電壓輸入端之連接段具有一第二節點。其中,當該第一開關及該第二開關導通時,該差動放大器分別對該第一節點及該第二節點進行充電,當充電結束後,藉由流過該第一記憶單元及該第二記憶單元之電流,使該第一節點及該第二節點分別穩定至不同的電位,並透過該差動放大器產生一電壓。
根據本發明之目的,又提出一種放大器操作方法,適用於一基極驅動電流感測放大器,具有一差動放大器、一第一驅動器以及一第二驅動器,其中該第一驅動器係耦接該差動放大器,且該第一驅動器耦接該差動放大器之連接段具有一第一節點,該第二驅動器係耦接該差動放大器,且該第二驅動器耦接該差動放大器之連接段具有一第二節點,該放大器操作方法包含下列步驟:當該第一驅動器之一第一開關及該第二驅動器之一第二開關導通時,該差動放大器分別對該第一節點及該第二節點進行充電;當充電結束後,藉由流過該第一驅動器之一第一記憶單元及該第二驅動器之一第二記憶單元之電流,使該第一節點及該第二節點分別穩定至一第一電位及一第二電位;以及透過該差動放大器產生一電壓。
承上所述,依本發明之基極驅動電流感測放大器及其操作方法,其可具有一或多個下述優點:
(1)此基極驅動電流感測放大器及其操作方法,其輸入端是將PMOS的基極(Body)和汲極(Drain)端相接,靠著在線性區域(Linear Region)下VDS的電壓,以及基板效應(Body Effect),來將所流過的電流穩定出電壓,其高於傳統的電流感測放大器輸入級。
(2)當電阻式記憶體細胞的BL那點(如第1圖所示)的電壓越高,電阻式記憶體細胞所產生的細胞電流也會越大,而此基極驅動電流感測放大器及其操作方法能在低電壓下操作時有較大的讀取電流空間。

以下將參照相關圖式,說明依本發明之基極驅動電流感測放大器及其操作方法之實施例,為使便於理解,下述實施例中之相同元件係以相同之符號標示來說明。
請參閱第3圖,其係為本發明之基極驅動電流感測放大器一實施例之電路示意圖。如圖所示,本發明之基極驅動電流感測放大器3包含了一差動放大器30、一第一驅動器31以及一第二驅動器32。差動放大器30具有一第一電壓輸入端301、一第二電壓輸入端302以及一電壓輸出端303。第一驅動器31具有一第一電晶體T1、一第一開關S1以及一第一記憶單元311。其中,第一電晶體T1的汲極係耦接在第一電晶體T1的基極及第一電壓輸入端301,以形成一第一節點312。第二驅動器32具有一第二電晶體T2、一第二開關S2以及一第二記憶單元321。其中,第二電晶體T2的汲極係耦接在第二電晶體T2的基極及第二電壓輸入端302,以形成一第二節點322。並且,第一電晶體T1以及第二電晶體T2皆為P型金氧半場效電晶體(P-Type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOSFET或PMOS)。
第一記憶單元311包含一第一電容CBL以及一第一負載RCELL,該第一負載RCELL的輸入端係耦接第一電容CBL之一端及第一開關S1之一端。第二記憶單元321包含一第二電容CREF以及一第二負載RREF,該第二負載RREF的輸入端係耦接第二電容CREF之一端及第二開關S2之一端。
當第一開關S1及第二開關S2導通時,差動放大器30分別對第一節點312及第二節點322進行充電。當充電結束後,藉由流過第一負載RCELL及第二負載RREF之電流ICELL、IREF,使第一節點312及第二節點322分別穩定至一第一電位及一第二電位。當第一電位與第二電位之電壓差值大於一預設值時,差動放大器30產生一電壓DOUT輸出至該電壓輸出端303。
請參閱第4圖,其係為本發明基極驅動電流感測放大器之動態控制充電一實施例之電路圖。如圖所示,本發明之基極驅動電流感測放大器4包含了一差動放大器40、一第一驅動器41以及一第二驅動器42。
第一驅動器41具有一第一電晶體T1、一第一開關S1、一第一電容CBL以及一第一負載RCELL。在本實施例中,第一電晶體T1可為P型金氧半場效電晶體。並且第一電晶體T1的汲極係耦接在第一電晶體T1的基極及第一開關S1之一端,以形成一第一節點43;第一電晶體T1的源極係耦接至作為共同端子之電源VDD;第一電晶體T1的閘極係耦接至作為共同端子之接地點(Ground)。第一負載RCELL的輸入端係耦接第一電容CBL之一端及第一開關S1之另一端。第一電容CBL之另一端係耦接至作為共同端子之接地點。
第二驅動器42具有一第二電晶體T2、一第二開關S2、一第二電容CREF以及一第二負載RREF。在本實施例中,第二電晶體T2可為P型金氧半場效電晶體。並且,第二電晶體T2的汲極係耦接在第二電晶體T2的基極及第二開關S2之一端,以形成一第二節點44;第二電晶體T2的源極係耦接至作為共同端子之電源VDD;第二電晶體T2的閘極係耦接至作為共同端子之接地點。第二負載RREF的輸入端係耦接第二電容CREF之一端及第二開關S2之另一端。第二電容CREF之另一端係耦接至作為共同端子之接地點。
差動放大器40具有一第三電晶體T3、一第四電晶體T4、一第五電晶體T5、一第六電晶體T6、一第七電晶體T7、一第八電晶體T8、一第三開關S3以及一反向器I。在本實施例中,第三電晶體T3、第四電晶體T4、第五電晶體T5以及第六電晶體T6可為P型金氧半場效電晶體;第七電晶體T7以及第八電晶體T8可為N型金氧半場效電晶體(N-Type Metal-Oxide-Semiconductor Field-Effect Transistor,NMOSFET或NMOS)。第三電晶體T3、第四電晶體T4、第五電晶體T5以及第六電晶體T6的源極係耦接至作為共同端子之電源VDD。第七電晶體T7以及第八電晶體T8的源極係耦接至作為共同端子之接地點。
承接上述,第三電晶體T3之汲極和第七電晶體T7之閘極係共同耦接在第一節點43;第四電晶體T4之汲極和第八電晶體T8之閘極係共同耦接在第二節點44。第三電晶體T3之閘極和第四電晶體T4之閘極係耦接至反向器I的電流輸出端。第五電晶體T5之汲極係耦接第三開關S3之一端及第七電晶體T7之汲極。第六電晶體T6之汲極係耦接第八電晶體T8之汲極。且第五電晶體T5之閘極、第六電晶體T6之閘極、第三開關S3之另一端以及反向器I的電流輸入端亦相互耦接在一起,以形成一第三節點401。
請一併參閱第5圖,其係為本發明基極驅動電流感測放大器一實施例之波形示意圖。如圖所示,在本實施例中,基極驅動電流感測放大器之操作步驟可分為兩個階段。
首先為動態控制充電的階段51︰
當第一開關S1、第二開關S2以及第三開關S3導通時,會由於BL上原本的0電位,而導致VMAT以及VREF的電壓往下掉。藉由加長第三電晶體T3以及一第四電晶體T4兩顆PMOS開啟時間,將可對VMAT以及VREF充電。此外,充電時間的結束與否係由差動放大器來控制;當差動放大器運做時,VDIFFP將會往下降,並利用反向器I接回第三電晶體T3以及一第四電晶體T4的閘極電壓,以將第三電晶體T3以及一第四電晶體T4關閉。如此,第三電晶體T3以及一第四電晶體T4兩顆PMOS便不會繼續充電。
接著為讀取的階段52︰
當動態控制充電的階段結束後,VMAT和VREF的電位為接近VDD的電位,並開始藉由流過第一負載RCELL的ICELL和第二負載RREF的IREF來穩定出各自的電壓,當VMAT和VREF兩者間的電壓差大到能將差動放大器的輸出端DOUT產生時,即為讀取結束。例如,DOUT由0變至VDD的話,即代表讀取的資料為1。
必須注意的是,雖然本發明實施例所示之電路中的主動元件係各為P型或N型的電晶體,然而於所屬領域中具有通常知識者應當明瞭,在不脫離本發明之精神和範圍內,電路中的主動元件亦可以雙極電晶體(Bipolar Transistor)或是雙極電晶體與場效電晶體(Field-Effect Transistor)之組合來取代。其前面敘述方式之實施態樣僅為舉例而非限制,在此先行敘明。
儘管前述在說明本發明之基極驅動電流感測放大器的過程中,亦已同時說明本發明之基極驅動電流感測放大器之操作方法的概念,但為求清楚起見,以下仍另繪示流程圖詳細說明。
請參閱第6圖,其係為本發明之放大器操作方法之流程圖。如圖所示,本發明之放大器操作方法,其適用於一基極驅動電流感測放大器,該基極驅動電流感測放大器具有一差動放大器、一第一驅動器以及一第二驅動器,其中第一驅動器係耦接差動放大器,且第一驅動器耦接差動放大器之連接段具有一第一節點,第二驅動器係耦接差動放大器,且第二驅動器耦接差動放大器之連接段具有一第二節點。放大器操作方法包含下列步驟:
在步驟S61中,當第一驅動器之一第一開關及第二驅動器之一第二開關導通時,差動放大器分別對第一節點及第二節點進行充電。
在步驟S62中,當充電結束後,藉由流過第一驅動器之一第一記憶單元及第二驅動器之一第二記憶單元之電流,使第一節點及第二節點分別穩定至一第一電位及一第二電位。
在步驟S63中,透過差動放大器產生一電壓。
本發明之基極驅動電流感測放大器之操作方法的詳細說明以及實施方式已於前面敘述本發明之基極驅動電流感測放大器時描述過,在此為了簡略說明便不再敘述。
綜上所述,本發明所提出之基極驅動電流感測放大器及其操作方法,其輸入端是將PMOS的基極(Body)和汲極(Drain)端相接,靠著在線性區域(Linear Region)下VDS的電壓,以及基極效應(Body Effect),來將所流過的電流穩定出VMAT及VREF的電壓。這時候由於只需要一個VDS的電壓,因此VMAT和VREF所需要的電壓只要VDD-VOV,如果以VDD= 0.5V為例,大約會在350mV,其高於傳統的電流感測放大器輸入級。
此外,因為電阻式記憶體細胞的BL那點在讀取時就是VMAT的電壓,而BL的電壓越高,電阻式記憶體細胞所產生的細胞電流也會越大,此基極驅動電流感測放大器及其操作方法能在低電壓下操作時有較大的讀取電流空間。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
4...基極驅動電流感測放大器
30、40...差動放大器
31、41...第一驅動器
32、42...第二驅動器
301...第一電壓輸入端
302...第二電壓輸入端
303...電壓輸出端
311...第一記憶單元
321...第二記憶單元
303...電壓輸出端
T1~T8...第一電晶體~第八電晶體
S1~S3...第一開關~第三開關
CBL...第一電容
CREF...第二電容
RCELL...第一負載
RREF...第二負載
ICELL、IREF...電流
312、43...第一節點
322、44...第二節點
401...第三節點
I...反向器
VFB、VSS、VMAT、VDIFFP、VREF及DOUT...電壓
VDD...電源
51...動態控制充電的階段
52...接著為讀取的階段
S61~S63...步驟
第1圖係為電阻式記憶體元件之示意圖。
第2圖係為傳統的電流感測放大器之示意圖。
第3圖係為本發明之基極驅動電流感測放大器一實施例之電路示意圖。
第4圖係為本發明基極驅動電流感測放大器之動態控制充電一實施例之電路圖。
第5圖係為本發明基極驅動電流感測放大器一實施例之波形示意圖。
第6圖係為本發明之放大器操作方法之流程圖。

4...基極驅動電流感測放大器
40...差動放大器
41...第一驅動器
42...第二驅動器
T1~T8...第一電晶體~第八電晶體
S1~S3...第一開關~第三開關
CBL...第一電容
CREF...第二電容
RCELL...第一負載
RREF...第二負載
ICELL、IREF...電流
43...第一節點
44...第二節點
401...第三節點
I...反向器
VDD...電源
VMAT、VDIFFP及VREF...電壓

Claims (16)

  1. 一種基極驅動電流感測放大器,其包含:
    一差動放大器,具有一第一電壓輸入端、一第二電壓輸入端以及一電壓輸出端;
    一第一驅動器,具有一第一電晶體、一第一開關以及一第一記憶單元,該第一電晶體的汲極係耦接在該第一電晶體的基極及該第一電壓輸入端,以形成一第一節點;以及
    一第二驅動器,具有一第二電晶體、一第二開關以及一第二記憶單元,該第二電晶體的汲極係耦接在該第二電晶體的基極及該第二電壓輸入端,以形成一第二節點;
    其中,當該第一開關及該第二開關導通時,該差動放大器分別對該第一節點及該第二節點進行充電,當充電結束後,藉由流過該第一記憶單元及該第二記憶單元之電流,使該第一節點及該第二節點分別穩定至一第一電位及一第二電位,並透過該差動放大器產生一電壓輸出至該電壓輸出端。
  2. 如申請專利範圍第1項所述之基極驅動電流感測放大器,其中該差動放大器更包含:
    一反向器;
    一第三電晶體,該第三電晶體的閘極係耦接該反向器的輸出端,該第三電晶體的汲極係耦接該第一節點;以及
    一第四電晶體,該第四電晶體的閘極係耦接該反向器的輸出端,該第四電晶體的汲極係耦接該第二節點。
  3. 如申請專利範圍第2項所述之基極驅動電流感測放大器,其中當該第一開關及該第二開關導通時,該第三電晶體以及該第四電晶體分別對該第一節點及該第二節點進行充電。
  4. 如申請專利範圍第2項所述之基極驅動電流感測放大器,其中該差動放大器係透過該反向器以控制充電的時間長短。
  5. 如申請專利範圍第1項所述之基極驅動電流感測放大器,其中:
    該第一記憶單元更包含:
    一第一電容;以及
    一第一負載,該第一負載的輸入端係耦接該第一電容之一端及該第一開關之一端;以及
    該第二記憶單元更包含:
    一第二電容;以及
    一第二負載,該第二負載的輸入端係耦接該第二電容之一端及該第二開關之一端。
  6. 如申請專利範圍第1項所述之基極驅動電流感測放大器,其中當該第一電位與該第二電位之一差值大於一預設值時,該差動放大器產生該電壓輸出至該電壓輸出端。
  7. 如申請專利範圍第1項所述之基極驅動電流感測放大器,其中該第一電晶體、該第二電晶體、該第三電晶體以及該第四電晶體皆為P型金氧半場效電晶體。
  8. 一種基極驅動電流感測放大器,其包含:
    一差動放大器,具有一第一電壓輸入端以及一第二電壓輸入端;
    一第一驅動器,具有一第一電晶體、一第一開關以及一第一記憶單元,該第一驅動器係耦接在該第一電壓輸入端,且該第一驅動器耦接該第一電壓輸入端之連接段具有一第一節點;以及
    一第二驅動器,具有一第二電晶體、一第二開關以及一第二記憶單元,該第二驅動器係耦接在該第二電壓輸入端,且該第二驅動器耦接該第二電壓輸入端之連接段具有一第二節點;
    其中,當該第一開關及該第二開關導通時,該差動放大器分別對該第一節點及該第二節點進行充電,當充電結束後,藉由流過該第一記憶單元及該第二記憶單元之電流,使該第一節點及該第二節點分別穩定至不同的電位,並透過該差動放大器產生一電壓。
  9. 如申請專利範圍第8項所述之基極驅動電流感測放大器,其中該第一電晶體以及該第二電晶體係皆為汲極耦接在基極之P型金氧半場效電晶體。
  10. 如申請專利範圍第8項所述之基極驅動電流感測放大器,其中該差動放大器更包含一第三電晶體以及一第四電晶體,以分別對該第一節點及該第二節點進行充電。
  11. 如申請專利範圍第8項所述之基極驅動電流感測放大器,其中該差動放大器更包含一反向器,以控制充電的時間長短。
  12. 一種放大器操作方法,適用於一基極驅動電流感測放大器,該基極驅動電流感測放大器具有一差動放大器、一第一驅動器以及一第二驅動器,其中該第一驅動器係耦接該差動放大器,且該第一驅動器耦接該差動放大器之連接段具有一第一節點,該第二驅動器係耦接該差動放大器,且該第二驅動器耦接該差動放大器之連接段具有一第二節點,該放大器操作方法包含下列步驟:
    當該第一驅動器之一第一開關及該第二驅動器之一第二開關導通時,該差動放大器分別對該第一節點及該第二節點進行充電;
    當充電結束後,藉由流過該第一驅動器之一第一記憶單元及該第二驅動器之一第二記憶單元之電流,使該第一節點及該第二節點分別穩定至一第一電位及一第二電位;以及
    透過該差動放大器產生一電壓。
  13. 如申請專利範圍第12項所述之放大器操作方法,其中該第一驅動器以及該第二驅動器分別更包含一第一電晶體以及一第二電晶體,該第一電晶體以及該第二電晶體係皆為汲極耦接在基極之P型金氧半場效電晶體。
  14. 如申請專利範圍第12項所述之放大器操作方法,更包含下列步驟:
    當該第一開關及該第二開關導通時,該差動放大器之一第三電晶體及一第四電晶體分別對該第一節點及該第二節點進行充電。
  15. 如申請專利範圍第12項所述之放大器操作方法,更包含下列步驟:
    透過該差動放大器之一反向器以控制充電的時間長短。
  16. 如申請專利範圍第12項所述之放大器操作方法,更包含下列步驟:
    當該第一電位與該第二電位之一差值大於一預設值時,該差動放大器產生該電壓。
TW100124988A 2011-07-08 2011-07-14 基極驅動電流感測放大器及其操作方法 TWI493564B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/178,698 US8378716B2 (en) 2011-07-08 2011-07-08 Bulk-driven current-sense amplifier and operating method thereof

Publications (2)

Publication Number Publication Date
TW201303885A true TW201303885A (zh) 2013-01-16
TWI493564B TWI493564B (zh) 2015-07-21

Family

ID=47438297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100124988A TWI493564B (zh) 2011-07-08 2011-07-14 基極驅動電流感測放大器及其操作方法

Country Status (2)

Country Link
US (1) US8378716B2 (zh)
TW (1) TWI493564B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972387B2 (en) 2014-10-31 2018-05-15 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165630B2 (en) 2013-08-30 2015-10-20 Qualcomm Incorporated Offset canceling dual stage sensing circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197996A (ja) * 1986-02-24 1987-09-01 Toshiba Corp 半導体メモリのセンスアンプ
US5638322A (en) * 1995-07-19 1997-06-10 Cypress Semiconductor Corp. Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers
KR100205530B1 (ko) * 1996-04-24 1999-07-01 윤종용 감지 증폭기
US6593799B2 (en) * 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
KR100267012B1 (ko) * 1997-12-30 2000-10-02 윤종용 반도체 메모리 장치의 감지 증폭기
KR100336840B1 (ko) * 1999-06-10 2002-05-16 윤종용 반도체 메모리 장치의 감지 증폭기
US6577525B2 (en) * 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
TW583677B (en) * 2002-07-25 2004-04-11 Ememory Technology Inc Flash memory with sensing amplifier using load transistors driven by coupled gate voltages
US6674679B1 (en) * 2002-10-01 2004-01-06 Hewlett-Packard Development Company, L.P. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation
US7312641B2 (en) * 2004-12-28 2007-12-25 Spansion Llc Sense amplifiers with high voltage swing
KR100925368B1 (ko) * 2007-12-20 2009-11-09 주식회사 하이닉스반도체 센스앰프 전압 공급 회로 및 그의 구동 방법
US8018253B2 (en) * 2009-08-28 2011-09-13 Advanced Micro Devices, Inc. Sense amplifier circuit and related configuration and operation methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972387B2 (en) 2014-10-31 2018-05-15 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory

Also Published As

Publication number Publication date
US8378716B2 (en) 2013-02-19
US20130009703A1 (en) 2013-01-10
TWI493564B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
JP4921106B2 (ja) バッファ回路
US8330504B2 (en) Dynamic biasing systems and methods
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
JP5394968B2 (ja) 差動増幅回路
TW201833709A (zh) 低壓差穩壓器
TWI454032B (zh) 充電電路
CN103218001B (zh) 一种软启动的电压调整电路
JP5798715B2 (ja) ブースト型電荷転送回路
CN103095226B (zh) 集成电路
TW201141050A (en) Method and device having voltage reference circuit for suppression audible transients
JP2015230737A (ja) 負基準電圧発生回路及び負基準電圧発生システム
TW201818181A (zh) 用於產生輸出調節電壓的低壓差穩壓器
JP2014067240A (ja) 半導体装置
CN108233701B (zh) 一种升降压电压转换电路
TWI493564B (zh) 基極驅動電流感測放大器及其操作方法
JP2006507621A (ja) 高速で、安定した、高精度なビット線電圧を生成するためのカスコード増幅回路
CN109683655B (zh) 瞬态增强的ldo电路
US9287856B2 (en) Tracking circuit
JP6079184B2 (ja) レギュレータ回路
US10571946B2 (en) Constant voltage output circuit
TWI657249B (zh) 電流感測電路
JP5520192B2 (ja) 電圧電流変換回路
JP5203809B2 (ja) 電流ミラー回路
JPH09186294A (ja) 電圧発生回路及び半導体装置
TWI514752B (zh) 共模電壓緩衝器