201251011 六、發明說明： 【發明所屬之技術領域】 元件隔離的化合物半 導體裝置 本發明係關於一種使用溝渠進行 及一種化合物半導體裝置的製造方法 【先前技術】 在匕3 L力率讀的轉體積體電路(ic)的製造中 -種埋入溝渠中的元件隔離絕緣膜，·元件酶的方法2 具有氮化物轉體層的轉财置巾，例如—些具 : 電晶_岡元件等功率元件的半導體裝置中·;爲了進行 的隔離’捕賴氮化物半導體層分段形成溝_方法(例如， 特開2002—222817號公報）。 爲使1C晶片所包含的化合物半導體裝置正常動作，需要盡可能 地排除相鄰元件動作的影響。但是，在習知以埋人溝渠的元件隔: 絕緣膜進行元件隔_情況下’㈣會有因相鄰元件、特別是功率 元件的發熱或漏電流專的問題’而使化合物半導體裝置會受到影響。 【發明内容】 為了解決上述問題，本發明的目的在於，提供一種使用溝渠進 行元件隔離且可以抑制因相鄰元件的動作所帶來影響的化合物半導 體裝置及這種化合物半導體裝置的製造方法。
S 4 201251011 根據本發明的一種實施例方式，本發明是提供一種化合物半導 體裝置，其包含(a)半導體基底；（b)氮化物半導體層，其具有載流子 渡越層和载流子供給層且配置於半導體基底上；（e)—元件隔離絕緣 膜’其内部具有m空穴社端雜於紐子渡姻與載流子 供給層的邊界面的上方，其中元件隔離絕緣臈包鼠化物半導體層 的周圍。 根據本發明的其它方式，本發明係提供—種化合物半導體裝置 的製造方法’其包含如下的步驟：⑻在铸縣底上形成具有載流 子渡越層和概子供給層的氮化物半導體層；（b)沿厚財向餘刻除 去氮化物半導體層的—部分，從而形成溝渠；⑹朗部形成上端部 位於載流子渡越層與載流子供給層的邊界_上方的以的方式， 在溝渠内形成元件隔離絕緣膜。 根據本發明，可以提供使用賴進行元件且抑制了相鄰元件的 動作帶來的料的化合物料财置及化合物轉體裝置的製造方 法。 【實施方式】 下文將參相式，以對本發_實施方式進行綱。對於以下 圖式的記載，對相同或類似的元件會標注相同或類似的符號。但是， 圖式僅細意性質’應留意圖式巾厚度和平面尺寸_係、各層的 e 5 201251011 比率’與現實的情料完全㈣。因此，具體的厚度或尺寸 應參考以下的說明進行判斷。另外，在圖式之間當純包含各自的 尺寸的關係或比例不同的部分。 此外，以下所示的實施方式係用以示例本發明的技術思想’以 及其具體化的裝置或方法，本發明的技術思想對構成部件的材質、 形狀、構造、配置等在下文靴特定制。本發_實施方式在本 發明請求的範圍内可以増加各種變更。 如第1圖所示，本發明實施方式的化合物半導體裝置i包含半 導體基底10，具有載流子渡越層(carriertrans卿㈣响和載流子 供給層(carrier injection layer)22且配置於料體基底1〇上的氣化物 半導體層20 ;包圍氮化物半導體層％的關而配置的元件隔離絕 緣膜30。氮化物半導體層2G由氮化物半導體構成，代表性的氮化 物半導體以AlxInyGai.x.yN_⑸，0$⑹，〇$x+y幻)表示， 例如是氮化鎵(GaN)、氮化紹(A1N)、氮化銦(InN)等。 元件隔離絕緣膜30是戦於氮化物半導體層2()㈣渠内部， 例如是氧化石夕_)膜等絕緣膜的構造。如帛】圖所示，在元件隔離 絕緣膜30的内部形成有空穴·空穴，上端雜於載流子渡越 層2!和載流子供給層22的邊界面的上方^另外，元件婦絕緣膜 30的上表面位於氮化物半導體層2〇的上表面的上方。
S 6 201251011 此外，爲提升含有辨树的化合物半賴裝置丨的忙的積集 程度在二八40的上方形成有元件隔離絕緣膜3〇。由此，可以在 空六40的上方配置配線軸連線系統。 在元件隔離絕賴30的，絲有化合物半導體裝置i的元 件活性區域(aetive regiGn)5G，其中元件活㈣域％包圍元件隔離絕 緣膜⑽。第1 _示的化合物料體裝置丨爲在由帶隙能量彼此不 同的氮化物半導體構成的載流子渡越層21和載流子供給層22之間 的邊界面形成異質結合面的册肅元件。在料結合_近的載流 子渡越層21上形成作爲電流通路(通道)的二維載流子氣體層μ。下 文將詳述HEMT元件。 爲進行化合物半導體裝置i的元件隔離，需要將二維載流子氣 體層(Two Dim— Carrier Gas Layers分斷。因此，元件隔離絕 緣膜3〇使縣含有二維餘子氣體層23的氮化物半導體層2〇分斷 的溝渠而形成。 藉由在元件隔離絕緣膜30的内部形成空穴4〇，能夠抑制因相 鄰元件_作帶來的影響’例如可崎低因相鄰元件的發熱或漏電 流等而使化合物半導體裝置1受到的影響。 就抑制相鄰元件的發熱的影響而言’賴被元件隔離絕賴3〇 完全埋沒的情況和在元件隔離絕緣膜30形成空穴4〇的情況的影響 201251011 的差異’來自於70件隔離絕緣膜3〇的導熱率和空氣的導熱率差異的 大小矽(Si)的導熱率約為⑼w/m ·吨左右，氧化石夕(別〇2)膜 的導熱率在與c面平行的方向為14W/m.deg左右，在與c面垂 直的方向為7.2W/m.deg左右。另外，石英玻璃的導熱率約為14 W/m*deg左右。與前者相比的話，空氣的導熱率為〇 〇26w/m· deg左右。也就是說，空穴4〇的導熱率，相比於位在空穴4〇周圍 的隔離絕緣膜30的導鮮來說是非常小。因此，齡在元件隔離絕 緣膜30的⑽形成空穴40 ’可崎低化合物半導體裝置丨因相鄰 元件的#熱而受到的影響。 特別疋’空穴40的上端部位於運作時發熱中心的二維載流子氣 體層23的上方。因此，利肋部形成有空穴4()的元件隔離絕緣膜 30能有效地抑制從相鄰元件向化合物半導體裝置丨的熱傳導。 第1圖所示的例子中，利用三個並行配置的元件隔離絕緣膜 30 ’以將氮化物半導體層20分斷，將化合物半導體裝置丨與相鄰元 件絕緣隔離。但是，並行配置的元件隔離絕緣膜3〇的個數不限於三 個，於其他實施例中，也可以利用一個元件隔離絕緣膜3〇將化合物 半導體裝置1隔離。 元件隔離絕緣膜30的個數根據施加於隔離元件間的電壓等參 數來加以設定。在對元件隔離絕緣膜3〇施加高電壓的情況，例如對 元件間施加數百伏特至數千伏特左右的電壓的情況下，元件隔離絕 8 201251011 緣膜30要求耐阿壓。在此情況下，可以增大並行配置的元件隔離絕 緣膜一30的健。另—方面，在對相鄰的餅間施加的電壓小的情況 下’ tl件隔離絕緣膜3G可以僅設置有—個。另外，施加於元件間的 電壓越小’則7L件隔離絕緣臈Μ的寬度越小。由此，可以減小化合 物半導體裝置1的面積。 下文將對第1_示的化合物半導體裝置1的結構進行說明。 半導體基底10可輯时基底等。 U渡越層21#丨如以雜金屬驗成長法(M〇CVD)等的方 式，以將未添加雜質的非摻雜GaN蟲晶地生長⑽〜⑴哗左右的厚 度而形成。在此，轉雜是指沒有_地摻雜雜質。 ，配置於載流子渡越層21上的載流子供給層22由能帶比載流子 渡越層21大、且晶格常數與載流子渡越層2ι不同的氮化物半導體 所構成。載流子供給層22例如爲由AlxMyGai xyN((^x<i，峰 〈卜〇Sx + ySl，M爲銦㈣或卿)）等表示的氮化物半導體。另 外，作爲載流子供給層22也可以採用非摻雜的AlxGai xN。另外， 載流子供給層22也可以_添加了 n型雜f的α^ν構成的氮 化物半導體。 載流子供給層22可以M0CVD法等方式蟲晶生長形成於載流 子渡越層21上。載流子供給層22和紐子渡越層21由於晶格常數 不同，所以産生晶格應變帶來的壓電極化❻iez〇dectric 201251011 polarization)。因該壓電極化和載流子供給層22的結晶所具有的自 發極化而在異質結合附近産生高密度的載流子，形成二維載流子氣 體層23。載流子供給層22的厚度比載流子渡越層21薄，約爲 10〜50nm左右’例如25nm左右。 在載流子供給層22上配置有源極61、汲極62及閘極63。 源極61及没極62由可與氮化物半導體層2〇低電阻接觸(歐姆 接觸)的金屬形成，例如作狀(Ti)和雖⑽疊⑽成_61及沒 極62。由於載流子供給層22的厚度較薄，所以源極61及沒極62 與二維載流子紐層23 _連接。或者，也可靖源極61及沒極 62配置於載流子渡越層21上。 問極63配置於源極61和沒極幻間。二維載流子氣體層^作 爲源極61和沒極62間的電流通道(channd)，流過通道的電流可由 對閘極63施加的閘極控制電壓進行控制。閘極63例如由錄⑽膜 和金(Au)膜的層疊構造構成。 以覆蓋源極61 次蚀W及閘極63的方式在載流子 f置由絕賴構成的制介電層I在相介電層7Gr配曰置由 ^膜等構成咖連線祕8G，職61、馳62及_63和内連 線系統80經由形成於層間介電層7G的開σ部電連接。
S 201251011 在層間介電層70上配置有保護膜90 ’以覆蓋内連線系統8〇。 保護膜90可採用數0111左右膜厚的si〇2膜、氮化矽(SiN)膜或堆 疊這些膜而成的構造。例如，堆疊膜厚5μιη左右的Si〇2膜、和膜 厚3μιη左右的siN膜或聚醯亞胺(pi)膜而形成保護膜9〇。 此外，也可以在半導體基底和載流子渡越層21之間形成緩 衝層。緩衝層可以採用將例如由A1N膜構成的第一分層（第一副層） 和由GaN_冓成的第二分層(第二副層)交互堆疊而成的多層構造。 作爲緩衝層的材料，也可以採用細、⑽以外的氮化物半導體。 緩衝層由於與HEMT元件的動作無直接關係，所以也可以省略緩衝 層。此外’在半導體基底10上形成緩衝層的情況下，也可以利用元 件隔離絕緣膜30將緩衝層隔離。 本發明實施方式的化合物半導體裝置！中，利用具有空穴4〇 的元件隔絲、細30進行元件隔離。目此，轉元件的發熱或漏電 流的影響被抑制。因此，根據第1圖所示的化合物半導體裝置卜
能夠提供使用溝渠進行元件陪雜 A 仵隔離，且抑制了相鄰元件動作帶來的影 另外藉由在7G件隔離絕緣膜3〇的内部形成空穴⑽，可緩和 切割(齡2胸或接合(bGnding胸巾作合辨導體裝置】 1力。此外，爲了緩和作用於氮化物半導體層20的應力，較佳地’ 元件隔離絕賴3G的下麵解導縣底H)相接。 201251011 下面#參考第2圖至第7圖說明本發明實施方式的化合物半 導體裝置1的製造方法^此外’以下所述的化合物半導體裝置】的 製造方法僅爲-種實施方式而可能包含其他變_，當射以下文 以外的各種製造方法來形成。 首先，如第2圖所示’在半導體基底10上形成氮化物半導體層 2〇氮化物半導體層2〇可採用層疊了作爲載流子渡越層U的膜厚 3·2μπι左右的GaN臈'和作爲載流子供給層22賴厚25細左右的 AlGaN膜而成的構造。鱗，也可以在半導縣底IQ上形成膜厚 2μπι左右的緩衝層’在緩衝層上形成載流子渡越層21。此外，根據 需要也可祕紐子供給層22上職作爲覆蓋層的膜厚 5nm左右 的非摻雜GaN層。 其人士第3圖所示’在元件活性區域5〇的外側形成例如寬度 2μηι左右的溝渠⑽。形成於元件間的溝渠卿的數量根據如上述 施加於7G制的電壓等設定。溝渠例如使職影技術及姓刻技 術’而圖案化的氧化石夕(si0x)膜110爲韻刻用硬遮罩，並通過非等 向!触刻而形成此時，較佳的實施中，是钮刻氮化物半導體層 直至暴露出半導體基底1G的表面，而形成溝渠H此外爲了確 認在溝渠100的底面未殘留氮化物半導體層2〇，也可以藉由過姓刻 (overetching)來钮刻半導體基底1〇的上部的-部分。讀，如第4 圖所示’去除氧化石夕(Si〇x)膜no。
S 12 201251011 如第5圖所示’在溝渠loo的内部，以形成空穴4〇的方式形成 元件隔離絕緣膜30。元件隔離絕緣膜3〇的目標厚度根據溝渠1〇〇 的寬度等進行設定。例如在溝渠1〇〇的寬度爲2μιη的情況下，元件 隔離絕緣膜30的目標膜厚被設定爲〇·5μιη以上且不足丨〇μιη左右。 元件隔離絕緣膜30將例如正矽酸乙酯(TE〇s)膜和通過電漿 CVD法得到的絕緣膜組合而形成。如第6(&)圖所示，在溝渠丨⑻的 側壁面及底面形成覆蓋性較好的TE〇s膜31。之後，再以電漿CVD 法形成氧切(Si02)膜32日寺，相比鞛励的内部的成膜速度，溝 渠100的開口部的成膜速度快，因此，在溝渠漏的内部由元件隔 離絕緣膜30埋入之前’溝渠麵的開口部由元件隔離絕緣膜3〇堵 塞。其結果如第6_所示，形成在内部形成社致三祕的空六 4〇的元件隔離絕緣膜3〇。例如在溝渠1〇〇的寬度爲2㈣的情況下， 在空穴40的寬度最寬的部位設定細卜丨麵左右。利用上述的 元件隱_ 30的形成方法，元件__ 3㈣上表面會位 於氮化物半導體層20的上表面的上方。 ο Γ 元件隔離絕緣膜3G後，除去形成於元件 活㈣域50上的祕隔離絕緣膜3Q。此時，藉由衫㈣ 元件隔雜賴30上形編晴咖 上方殘留元件隔離絕緣臈3〇。由 隹工八 篝，摇古接隹可以在空穴40上方配置配線 4 L積集度化。钱刻保護膜例如可採用使用微影技術的圖 201251011 ^化^阻層等。在去除了元件活性區域5〇上的元件隔離絕緣膜％ 後’去除蝕刻保護膜(圖未示）。 之後，進行一濺鑛製程以及一圖案化製程，I原極61、汲極62 及閘極63職魏⑽半導獅20醜定的位置。在域蓋源極 6 W及極62及義63的各電極的方式配置了和介電層純以 各電極的上表面的至少局«出的方式在層間介電層7〇上設置開 口。丨“以在_ 口部與各電極朗的方式在層間介電層％上形成内 連線系統80。躺叫肋連線純8㈣方式在糊介電層7〇上 形成保護膜90。如上完成第！圖所示的化合物半_裝置卜 根據上述的化合物半導體裝置1的製造方法，利用溝渠100的 内部與開口部的元件隔離絕緣膜3㈣成長速度之差，可以在元件隔 離絕緣膜30 _部形成寬度G _左右的空穴4〇。 上述的實施方式’是沿著溝渠100的膜厚方向的截面形狀爲矩 形的情況，但也可以如第8⑻圖所示的底部寬且上部窄的倒雖形狀 的方式形成溝渠.或者也可以將溝渠丨⑽的截面形狀設爲第_ 圖所=的中央附近寬度最寬的桶形狀。藉由設爲倒錐形狀或桶形 狀，容易在溝渠100的内部形成空穴。通過適當設定姓刻條件等形 成溝渠刚的製程條件，可以將雜1⑽形成爲倒錐職或桶形狀。 另外，對在形成TEOS膜31後形成Si〇2膜32，實現具有空穴 201251011 40的元件隔離絕緣膜30的例子進行了說明，但可以根據溝渠1〇〇 的形狀等選擇元件隔離絕緣膜30的形成方法。例如也可以在形成 Si〇2膜後形成TEOS膜。此外’元件隔離絕緣膜3〇也可以採用SiN 膜、删磷矽玻璃(BPSG)膜、填矽玻璃(pSG)膜、氧化銘(Ai2〇3)膜等。 根據上述說明的製造方法，在空穴4〇的上方殘留元件隔離絕緣 膜30。因此，這可能會損害元件隔離絕緣膜3〇的上方附近的平坦 性。但是，在對於元件動作重要的元件活性區域5〇的平坦性被保持 且抑制來自以4G_職傷方面，可⑽成具有α4()的元件 隔離絕緣膜30。另外，由於在氮化物半導體層2〇上形成各電極之 刖形成具有空穴40的元件隔離絕緣膜3〇，所以關緩和在上述賤 鑛步驟産生解導縣底1G馳曲或應力，能_制化合物半導體 裝置1的特性劣化。 上述如第7圖所示，其表示了除去元件活性區域50上的元件隔 離絕賴3G關子，但也可料除去元件隔親_ 3〇而作爲層 間介電層70使用。即’也可以在形成於元件活性區域％上的元件 隔離絕緣膜3〇的歡位置形成開峰財關σ部賴 層22相接的方式形成源極6 W及極62及閘極63。 〜·° 如乂上說月根據本發明實施方式的化合物半導體褒置的 方法，可⑽成具有空穴4G的元件隔_賴3〇。其結果可以實 現使用溝渠進行it件隔離且抑制了因相鄰元件的動作帶來的影響的 15 201251011 化合物半導體裝置1。 如上述’本發明在實施方式進行了記載，但軸該公開的一部 分的論述及圖式不應理解爲是限定本發明的情況。根據該公開，本 領域技術人員可以使用各種代替實施方式、實施例及應用技術。 例如第9圖所示，也可以在半導體基底10與載流子供給層22 之間配置作爲缓衝擊層的緩衝層15。也透過元件_絕緣膜3〇隔 離緩衝層15。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖是表示本發明實施方式的化合物半導體裝置的構成的示 意剖面圖； 第2圖疋用於說明本發明實施方式的化合物半導體裳置的划、生 方法的步驟的剖_(其1); 第3圖是用於說明本發明實施方式的化合物半導體裝置的製造 方法的步驟的剖面圖（其2); 第4圖是用於說明本發明實施方式的化合物半導體裝置的製造 方法的步驟的剖面圖（其3); 201251011 第5圖是用於說明本發明實施方式的化合物半導體農 方法的步驟的剖面圖（其4) ; ^ 第6圖是用於說明本發明實施方式的化合物半導體裝 的剖面圖(其:)，第6⑻圖表示在溝渠形成隔離絕緣: ’帛6(_表不在溝渠形成隔離絕緣膜的第二步驟.、 2暇驗·本發財财式的化合辨導體製 方法的步驟的剖面圖（其6); 扪製绝 第請是絲糊實财她合物半繼置上 渠的形狀例的示意剖_，第8_表示倒錐形狀的溝渠⑼ 圖表示桶形狀的溝渠； （） =9岐絲树_實财式触合物 的示意剖面圖。 丹乂 【主要元件符號說明】 40 空穴 50 元件活性區域 61 源極 62 汲極 63 閘極 70 層間介電層 80 内連線系統 90 保護膜 1 化合物半導體裝置 10 半導體基底 15 緩衝層 20 氮化物半導體層 21 載流子渡越層 22 載流子供給層 23 二維載流子氣體層 30 元件隔離絕緣膜 17 201251011 溝渠 31 TEOS 膜 100 32 氧化矽膜
18 S