TW201242447A - Single layer BGA substrate process - Google Patents

Single layer BGA substrate process Download PDF

Info

Publication number
TW201242447A
TW201242447A TW101102903A TW101102903A TW201242447A TW 201242447 A TW201242447 A TW 201242447A TW 101102903 A TW101102903 A TW 101102903A TW 101102903 A TW101102903 A TW 101102903A TW 201242447 A TW201242447 A TW 201242447A
Authority
TW
Taiwan
Prior art keywords
metal substrate
top surface
semiconductor device
metal
substrate
Prior art date
Application number
TW101102903A
Other languages
English (en)
Other versions
TWI583267B (zh
Inventor
Shiann-Ming Liou
Hua-Hung Kao
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW201242447A publication Critical patent/TW201242447A/zh
Application granted granted Critical
Publication of TWI583267B publication Critical patent/TWI583267B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

201242447 六、發明說明： 【發明所屬之技術領域】 本揭示内容之實施例係關於積體電路之領域，且更特定言之， 係關於半導體晶片封裝之技術、結構及組態。 本揭示内容主張2011年1月28曰申請之美國臨時專利申請 案第61/437,200號，以及2011年5月12曰申請之美國臨時 專利申請案第61/485,453號之優先權，除了與本說明書不一致 之章節（若存在）之外，該案之整個說明書全文出於全部目的 以引用的方式併入本文。 【先前技術】 本文提供之背景描述係出於大致呈現本揭示内容之内容之目 的。並未將本發明人在此背景章節中所述之程度上之工作，以 及申請時可能未以其他方式取得先前技術之資格之描述之態樣 明白或暗示地承認為與本發明相反之先前技術。 一半導體封裝為例如由金屬、塑膠、玻璃、陶瓷或其他材料 組成且含有一或多個半導體裝置的一外殼。一半導體封裝通常 提供防範衝擊及腐蝕之保護，且支撐用來在該半導體封裝内將 一半導體裝置連接至外接至該半導體封裝之一電路的接觸接針 或引線。一半導體封裝通常包含眾多組件-舉例而言，由若干層、 金屬跡線及球墊組成之一基板。通常需要多個圖案化步驟來分 別形成一基板之若干層，並且界定封裝一半導體裝置時使用之 金屬跡線及球墊。最小化圖案化步驟之量可減小製造半導體裝 置之成本。 201242447 【發明内容】 本揭示内容係關於用於形成一基板之方法，該基板用於支撐 接合至該基板之一半導體裝置。在一實施方案中，在一金屬基 板之一頂表面上形成一三維圖案。在該三維圖案上面沈積一介 電層且圖案化該介電層以曝露下伏金屬基板。該金屬基板之底 表面亦經圖案化以曝露沈積於該金屬基板之頂表面上之介電材 料。 在另一實施方案中，在金屬基板之一頂表面上形成一三維圖 案。在該金屬基板之該頂表面上沈積一絕緣材料。移除該絕緣 材料之一部分使得該金屬基板之該頂表面與剩餘材料大致齊 平。接著，移除該金屬基板之一底表面之一部分使得該金屬基 板之該底表面與沈積於該金屬基板之頂表面上之絕緣材料大致 齊平。接著，在該金屬基板之該頂表面上形成一第一遮罩並且 在該基板之該底表面上形成一第二遮罩層。 在又另一實施方案中，以經圖案化以曝露下伏金屬基板之一 絕緣材料使用一金屬基板形成一金屬/介電基板。將一半導體裝 置接合至經圖案化之金屬/介電基板之頂表面，且拋光該金屬基 板之底表面直至該金屬基板與沈積於該金屬基板之該頂表面上 之絕緣材料大致齊平。 【實施方式】 圖1圖示描述可在製造一半導體封裝期間使用之步驟的一製 程流程圖100。圖1亦包含對應於製程流程圖100中之步驟之 側視圖示102。用於各步驟之側視圖示係位於該製程流程圖100 201242447 中之步驟之右邊。 在104，圖案化一金屬基板114以在該金屬基板114之頂表 面中產生一三維圖案。在一實施例中，蝕刻該金屬基板114以 產生將為半導體封裝之基座之一經圖案化之基板116。在此實 施例中，經圖案化之基板116為一二層級圖案，其中該經圖案 化之基板116之一部分係在該經圖案化之基板116之一頂表面 之經蝕刻之部分的上面。該經圖案化之基板116之經蝕刻部分 界定壓痕或凹槽，該壓痕或凹槽基於半導體封裝之大小、半導 體封裝之輸入/輸出連接之數目，以及用於輸入-輸出連接之連接 器之類型而形成為裝置特定之一三維圖案之基礎。舉例而言， 三維圖案之配置係基於需要配合之封裝需求之類型，例如球柵 陣列（BGA)、四方扁平封裝（QFP)、四方扁平無引線（QFN)、 覆晶、打線接合，或任何其他半導體封裝方案來判定。 在另一實施例中，與前述蝕刻製程相反，一電鍍製程可用來 將額外金屬加入至金屬基板114以在該金屬基板之表面上產生 一三維圖案。 在106，藉由沈積一介電材料118且選擇性移除該介電材料 118之部分以曝露下伏之經圖案化之金屬基板116之部分 120a、120b而在經圖案化之基板116之頂部上形成另一圖案。 該等曝露部分120a、120b提供可用來電氣連接會將經圖案化 之金屬基板II6耦合至一印刷電路板（未展示）之一半導體裝 置（未展示）或外部電氣連接器的接觸區域。如可見，在此實 施例中，頂表面上之介電材料118覆蓋經圖案化之金屬基板116 以由介電材料1223、12213、122(：之覆蓋區界定上接觸區12〇3、 6 201242447 120b。覆蓋部分122c可支撐促進將一完成之半導體封裝連接 至一印刷電路板（未展示）之半導體裝置或電氣連接器。 在108，藉由選擇性移除經圖案化之金屬基板116之一底部， 直至部分124a、124b處之經圖案化之金屬基板116之底部與 介電材料118大致齊平而在該經圖案化之金屬基板116之底部 上形成一圖案。該等部分124a、124b之下表面界定與上述上 接觸區120a、120b不同不具有任何覆蓋介電材料118之下接 觸區。移除製程可包括一碾磨或化學機械拋光製程，或是或者， 一濕式或幹式化學蝕刻製程。 在一實施例中，經圖案化之金屬基板116之剩餘部分124a、 124 b藉由介電材料118而互相電氣隔離。此等金屬區124a、 124b形成一電氣導通孔，該電氣導通孔容許電流從該經圖案化 之金屬基板116之底部流至該經圖案化之金屬基板116之上部 之頂部/從該經圖案化之金屬基板116之上部之頂部流至該經 圖案化之金屬基板116之底部。在本實施例中，剩餘部分124a、 124b之上接觸區120a、120b歸因於覆蓋部分122a、122b、 l22c而實質上在表面積上小於金屬區124a、124b之底表面之 下接觸區。表面上之差可由所使用之半導體封裝方案（例如， BGA、QFN、…、等等）或裝置接合方案（例如，覆晶、打線接 合）指明。 在其他實施例中，金屬區124a、124b無法總是互相電氣隔 離，但是，一般言之，該等金屬區124a、124b之至少大多數 將互相電氣隔離。 在110,可分別對上接觸區及下接觸區應用表面處理126、 201242447 128以改良所使用之一期望之接合方案之接合強度。在其他實 施例中，無需且不使用表面處理。在此類其他實施例中，製造 製程可忽略特殊處理。 在112，使用任何黏著材料或技術將一半導體裝置130耦合 至金屬區124b之底表面及/或介電材料區122c之頂表面。金 屬區124a、124b上之下接觸區具有比上接觸區120a、120b 更大之一表面積。頂表面上之較小表面接觸區實現於該等接觸 區120a、120b處待耦合至基板之電氣連接器134之一較高密 度。在此實施例中，電氣連接器為形成一 BGA封裝配置之金屬 球體或焊料球134。亦使用金屬線132將該半導體裝置130打 線接合至金屬區124a、124b。該等金屬線132為待往返發送 至裝置130之電氣信號提供至一印刷電路板（未展示）之一電 氣通道。舉例而言，該等信號經由金屬線132、通過金屬區124a、 124b、通過金屬球體134而行進至一印刷電路板（未圖示）/ 經由該等金屬線132、通過該等金屬區124a、124b、通過該等 金屬球體134而從該印刷電路板行進至該半導體裝置130。兩 個圖示之金屬區124a、124b互相電氣隔離以維持被發送或從 該裝置130接收之信號之完整性。該等金屬線132及金屬球體 134可由鋁、金、銅或銀組成。 在其他實施例（未圖示）中，半導體裝置130可經由金屬球 體而非金屬線132直接電氣連接至金屬區124a、124b。舉例 而言，金屬球體可用來將裝置130耦合至基板且另一組金屬球 體134可將該基板耦合至一印刷電路板（未展示）。 圖2圖示描述可在製造一半導體封裝期間使用之步驟的另一 8 201242447 製程流程圖200，且亦圖示對應於製程流程圖200中之步驟之 側視圖示202。用於各步驟之側視圖示係位於該製程流程圖200 中之步驟之右邊。 在2〇4，圖案化一金屬基板214以在該金屬基板214之頂表 面中產生一三維圖案。在一實施例中，蝕刻該金屬基板214以 產生將包含半導體封裝之基座之一經圖案化之基板216。在此 實施例中，經圖案化之基板216為類似於圖1所述之圖案之一 二層級圖案。該圖案再次為裝置特定的且獨立於所期望之封裝 方案。 在另一實施例中，與前述蝕刻製程相反，一電鍍製程可用來 將額外金屬加入至金屬基板214以在該金屬基板之表面上產生 一三維圖案。 在206，在經圖案化之金屬基板216之頂表面上沈積一絕緣 材料218。該絕緣材料可為任何類型之環氧基材料（例如，
Intervia™, Dow Chemical Co., 1500 John Tipton Blvd., Pennsauken, NJ 08110)或矽基材料（例如，Si〇2、Si2N4、正 矽酸四乙酯（TEOS)、硼磷矽玻璃（BPSG)或磷矽酸玻璃（PSG))。 沈積製程可包含可將絕緣材料保形地塗佈至經圖案化之金屬基 板216之任何化學氣相沈積製程或化學浴。 在208，圖案化絕緣材料218且移除該絕緣材料218之部分 以形成透過該絕緣材料218而曝露經圖案化之金屬基板216之 部分220a、220b之一圖案。該等曝露部分220a、220b亦可 稱為可放置成與其他電氣組件（未展示）電氣連通之上接觸區。 可藉由任何多種微影及蝕刻技術完成圖案化製程。此實施例亦 201242447 包含覆蓋經圖案化之金屬基板2l 224c之部分。 16之介電材料如、襲、 在210，以材料226a、226b冷塘^ 板⑴之曝露區域22〇a、220b €或處理經圖案化之金層基 216被腐钮且/或改良將其他電^防止_案化之金屬基板 ^ 21R ^ ^ 镬器應用至經圖案化之金屬 基板216之能力0在其他實施例中㈣ 塗佈至經圖案化之金屬基板216 〃 a、226b無法被 金屬基板216。 《連接器係直接應用於該 在212’將-半導體裝置22 至覆蓋部分224c。一半導 體裝置228使用任何打線接合技術經由 半 電氣連接至經圖案化之金屬基板21“ a、230b而 在214，使用任何碾磨、蝕刻 經圓案化之金屬基板216之：=他材料移除技術移除 …之底部之多個部分直至該索化之金屬基板 焱圖案化之金屬基板216之底部 與絕緣材料218之底表面大致齊伞 " 双背千。一旦完成移除製程，金屬 "3 23Qb之大多數便互相電氣隔離-即使其等輕合至相 同下伏基板216之許多不同部分。舉例而言，下接觸區232a、 23几互相電氣隔離。亦可處理下接觸區232a、232b以促進焊 接至焊料球（未展示）。或者，焊接製程可實現UN封裝技 術’該等QFN封裝技術實現將下接觸區 232a、232b齊平地固 定至一印刷電路板（未展示）。 圖3圖示描述可在製造一半導體封裝期間使用之步驟的另一 製程流程圖300，且亦圖示對應於製程流程圖300中之步驟之 側視圖示3〇2。用於各步驟之側視圖示係位於該製程流程圖一- 300 201242447 中之步驟之右邊。 在3 〇4 ’圖案化一金屬基板316以在該金屬基板316之頂表 面中產生一三維圖案。在一實施例中，蝕刻該金屬基板316以 產生將包含半導體封裝之基座之一經圖案化之基板318。在此 實施例中，經圖案化之基板318為如圖3由橫截面圖展示之一 '一層級圖案。 在306 ’在經圖案化之金屬基板318之頂表面上沈積一絕緣 材料320。沈積製程可包含可將絕緣材料保形地塗佈至經圖案 化之金屬基板318之任何化學氣相沈積製程或化學浴。 在308 ’移除經圖案化之金屬基板318及絕緣材料32〇之部 分’直至金屬基板部分324a、324b在頂表面及底表面二者上 與絕緣材料部分322a、322b、322c大致齊平。舉例而言，移 除製程可包含一碾磨或化學機械拋光製程。 在310，將一第一遮罩層326塗佈至部分322、324之頂表 面’且將一第一遮罩層328塗佈至部分322、324之底表面。 該第一遮罩層326係沈積於頂表面上且經圖案化以曝露金屬基 板部分324a、324b之部分330a、330b。該第一遮罩層326 包括幫助使金屬基板部分324a、324b互相電氣隔離之絕緣材 料。該第二遮罩層328係沈積於部分322a、322b、322c、324a、 324b之底表面上且經圖案化以曝露金屬基板部分324b之部分 332 〇 在一實施例中，可單獨地沈積遮罩層326、328。在另一實施 例中，遮罩層326、328係同時沈積於部分322a、322b、322c、 324a、324b上。可同時或單獨地圖案化各遮罩層326、328。 11 201242447 在312，以材料334a、334b、336塗覆或處理金屬基板之曝 露區域33 0a、330b、332,以防止金屬基板被腐蝕且/或改良 將其他電氣連接器應用至基板之能力。在其他實施例中，材料 334a 、334b 、336無法被塗佈至曝露部分330a 、330b 、332 且電氣連接器係直接應用於該金屬基板。或者，可將材料334a、 334b塗覆在曝露部分330a、330b上而非塗覆至曝露部分332。 類似地，可將材料336塗覆在曝露部分332上且非曝露部分 330a、330b °判定是否塗佈或不塗佈材料334a、334b、336 取決於所使用之封裝技術及一半導體裝置338所需之效能或可 靠性。 在314,將將半導體裝置338耦合至第一遮罩層326。在一 實施例中，使用金屬線340a、340b將該裝置打線接合至經塗 覆（或取決於封裝技術不加以塗覆）之曝露部分330a、330b。 在另一實施例中，使用諸如一金屬球體（未展示）（例如，覆晶） 之一電氣連接器將該裝置直接耦合至經塗覆（或未經塗覆）之 曝露部分330a、330b。經塗覆（或未經塗覆）之曝露部分332 亦包含可用來將曝露部分332耦合至一印刷電路板（未展示） 之另一電氣連接器。在一實施例中，一金屬球體或焊料球342 係用作經塗覆（或未經塗覆）之曝露部分332上之電氣連接器。 圖4圖示描述可在製造一半導體封裝期間使用之步驟的另一 製程流程圖400，且亦圖示對應於製程流程圖400中之步驟之 側視圖示402。用於各步驟之側視圖示係位於該製程流程圖400 中之步驟之右邊。 在404，圖案化一金屬基板416以在金屬基板418之頂表面 12 201242447 中產生一三維圖案。在-實施例中，㈣金屬基板416以產生 將包含半導體封裝之基座之-經圖案化之基板411在此實施 例中，在一橫截面圖中展示包含一多層級圖案（包含三層級） 之經圖案化之基板418。在另一實施例中，多於三層級可用作 基板圖案。 在4〇6，在經圖案化之金屬基板418之頂表面上沈積-絕緣 材料420。該絕緣材料可為任何類型之環氧基材料（例如，
Intervia™ nnx*/ ru ^ D〇w Chemical Co., 1500 John Tipton B,vd^
Pennsauken' 081i〇)或矽基材料（例如，Si〇2、Si2lsl4、正 矽酸四乙酿（TE0S)、哪碟石夕玻璃（bpsg)或鱗秒酸玻璃（PSG))。 積製程可包含可將絕緣材料保形地塗佈至經圖案化之金屬基 板418之任何化學氣相沈積製程或化學浴。 在4〇8 ’拋光或蝕刻絕緣材料42〇，使得經圖案化之金屬基 該Γ=、頂表面與該絕緣材料42q之頂表面大致齊平。在移除 D 料420之後’曝露該金屬基板418之部分422a >422b。 ^科422a、422b界定可將電氣連接器製作至其處之上接 二另外，留下介電材料42〇之部分仙、儀me覆 !圖案化之金屬基板418之曝露部分4223、4咖。 該，拋光或餘刻經圖案化之金屬基板418之底表面以使 大致齊|化之金屬基板418之底表面與絕緣材料42。之底表面 屬在移除該絕緣材料420之後，曝露該經圖案化之金 4⑽界;^可將電氣2部分购钱。此等部分咖、 1氣連接器製作至其處之下接觸區。 在412，以材料 28b、430a、430b塗覆或處理經圖 13 201242447 案化之金屬基板418之曝露部分422a、422b、426a、426b， 以防止經圖案化之金屬基板被腐蝕且/或改良將其他電氣連接 器應用至基板之能力。在另一實施例中，材料428a、428b無 法被塗佈至曝露部分422a、422b、426a、426b且電氣連接器 係直接應用於曝露部分422a、422b、426a、426b。 在414，將一半導體裝置432耦合至絕緣部分424c之底部。 使用任何打線接合技術經由金屬線434a、434b將半導體裝置 43 2電氣連接至曝露部分426a、426b。接著將金屬球體436a、 43 6b耦合至曝露部分422a、422b之底表面。金屬球體436a、 436b係用來將曝露部分422a、422b連接至一印刷電路板（未 展示）。 在另一實施例中’將金屬球體耦合至半導體裝置432 (未展 示）之底表面而非將該裝置直接耦合至絕緣部分424b之底部。 一旦將球體耦合至半導體裝置4W，便將該等金屬球體搞合至 絕緣部分424b (例如，覆晶）之底部。 以上描述可使用基於透視之描述’諸如上/下、上面/下面， 以及/或頂部/底部。此類描述僅用來促進討論且不希望將本文 所述之實施例之應用限制於任何特定定向。 各種操作係相繼以最有助於理解所主張之標的之一方式描述 為多個離散的操作。然而，描述之順序不應視為暗示此等操作 必需為順序相依的。特定言之，可能並未以呈現之順序實行此 等操作。可以與所述實施例不同之一順序實行所述操作。在額 外實施例中可實行各種額外操作且/或可忽略所述操作。 本描述使用片語「在-實施例中」、「在多個實施例中」或類 14 201242447 似語言，其可各指一或多個相同或不同實施例。此外，如相對 於本揭示内容之實施例所使用之術語「包括」、「包含」、「具有」 及類似術語係同義的。 術語晶片、積體電路、單塊裝置、半導體裝置、晶粒以及微 電子裝置在微電子領域中通常可互換地使用。本發明如本領域 中通常所理解般可應用於以上之全部。 儘管本文已圖示且描述特定實施例，然而計劃達成相同目的 之許多各種替代及/或等效實施例或實施方案可在不脫離本揭 示内容之範疇下取代所圖示且所述之實施例。本揭示内容希望 涵蓋本文所討論之任何修改或變動。因此，明顯希望本文所述 之實施例僅由申請專利範圍及其等效物限制。 【圖式簡單說明】 藉由下列詳細描述結合附圖將容易理解本揭示内容之實施 例。為了促進此描述，相同參考數字標示相同結構元件。本文 之實施例係以實例之方式且非以對附圖之圖式有所限制之方式 圖示。 圖1圖示描述可在製造一半導體封裝期間使用之步驟的一製 程流程圖，以及對應於該製程流程圖中之步驟之側視圖示。 圖2圖示描述可在製造一半導體封裝期間使用之步驟的另一 製程流程圖，以及對應於該製程流程圖中之步驟之側視圖示。 圖3圖示描述可在製造一半導體封裝期間使用之步驟的另一 製程流程圖，以及對應於該製程流程圖中之步驟之侧視圖示。 圖4圖示描述可在製造一半導體封裝期間使用之步驟的另一 15 201242447 製程流程圖，以及對應於該製程流程圖中之步驟之側視圖示。 【主要元件符號說明】 114 金屬基板 116 經圖案化之基板 118 介電材料 120a 曝露部分 120b 曝露部分 122a 介電材料 122b 介電材料 122c 介電材料 124a 剩餘部分 124b 剩餘部分 126 表面處理 128 表面處理 130 半導體裝置 132 金屬線 134 電氣連接器 214 金屬基板 216 經圖案化之基板 218 絕緣材料 220a 曝露部分 220b 曝露部分 224a 介電材料 16 201242447 224b 介電材料 224c 介電材料 226a 材料 226b 材料 228 半導體裝置 230a 金屬線 230b 金屬線 232a 下接觸區 232b 下接觸區 316 金屬基板 318 經圖案化之基板 320 絕緣材料 322a 絕緣材料部分 322b 絕緣材料部分 322c 絕緣材料部分 324a 金屬基板部分 324b 金屬基板部分 326 第一遮罩層 328 第二遮罩層 330a 曝露區域 330b 曝露區域 332 曝露區域 332 曝露部分 334 a 材料 17 201242447 334b 材料 336 材料 338 半導體裝置 340a 金屬線 340b 金屬線 416 金屬基板 418 經圖案化之金屬基板 420 絕緣材料 422a 曝露部分 422b 曝露部分 424a 絕緣部分 424b 絕緣部分 424c 絕緣部分 426a 曝露部分 426b 曝露部分 428a 材料 428b 材料 430a 材料 430b 材料 432 半導體裝置 434a 金屬線 434b 金屬線 436a 金屬球體 436b 金屬球體 18

Claims (1)

  1. 201242447 七、申請專利範圍： 1. 一種方法，其包括： 在一金屬基板之一頂表面上形成一三維圖案； 在該金屬基板之該頂表面上形成一圖案，其中該金屬基板之 頂部上之該圖案i)係使用介電材料形成；且M)曝露該金屬基板 之該頂表面之部分；及 藉由移除該金屬基板之一底表面之一部分結合該介電材料而 在該金屬基板之該底表面上形成一圖案。 2·如請求項1之方法，其中在該基板之該頂表面上形成該圖案 包含在該金屬基板之該頂表面上之頂部上形成該介電材料之一 部分。 3_如請求項2之方法，其中在該金屬基板之該底表面上形成該 圖案包含形成與該金屬基板之該底表面大致齊平之該介電材 料。 4·如請求項3之方法，其中該金屬基板之一或多個部分藉由該 介電材料而互相電氣隔離。 5·如請求項1之方法，其中該金屬基板之該頂表面之曝露部分 包括一表面積，該表面積小於在該金屬基板之該底表面上曝露 之該金屬基板之一表面積。 6.如請求項3之方法，其進一步包括： 將一半導體裝置耦合至該金屬基板之該底表面； 在該半導體裝置與該金屬基板之該底表面之間形成複數個個 別電氣連接； 19 201242447 將一電氣連接器耦合至該金屬基板之該頂表面之該等曝露部 分之至少一者，該電氣連接器係組態成耦合至一印刷電路板。 7. 如請求項3之方法，其進一步包括： 對該金屬基板之該頂表面之該等曝露部分應用一表面處理； 對該金屬基板之該底表面之該等曝露部分之各者之一部分應 用一表面處理； 將一半導體裝置耦合至i)該絕緣材料之該底表面及M)該金屬 基板之該底表面之至少一者； 在該半導體裝置與該金屬基板之該底表面之經表面處理之部 分之間形成複數個個別電氣連接； 將一電氣連接器耦合至該金屬基板之該頂表面之經表面處理 之部分之至少一者，該電氣連接器係組態成耦合至一印刷電路 板。 8. 如請求項3之方法，其進一步包括： 將一半導體裝置耦合至該金屬基板之該頂表面； 在該半導體裝置與該金屬基板之該頂表面之各者之間形成複 數個個別電氣連接； 將一電氣連接器耦合至該金屬基板之該底表面之該等曝露部 分之至少一者，該電氣連接器係組態成耦合至一印刷電路板。 9. 一種方法，其包括： 在一金屬基板之一頂表面上形成一三維圖案； 在該金屬基板之該頂表面上沈積一絕緣材料； 移除該絕緣材料之一部分使得該金屬基板之該頂表面與剩餘 絕緣材料大致齊平； 20 201242447 移除該金屬基板之一底表面之一部分使得該金屬基板之該底 表面與該絕緣材料大致齊平；及 在該金屬基板之該頂表面及該絕緣材料上形成⑴一第一遮罩 層，該第一遮罩層曝露該金屬基板之該頂表面之一或多個部分， 且（M)在該金屬基板之該底表面及該絕緣材料上形成一第二遮 罩層，該第二遮罩層曝露該金屬基板之該底表面之一或多個部 分。 10·如請求項9之方法，其中該金屬基板之該頂表面之一或多個 曝露部分藉由該絕緣材料而與該金屬基板之該頂表面之大部分 其他曝露部分電氣隔離。 11. 如請求項10之方法，其中該金屬基板之該底表面之一或多 個曝露部分藉由該絕緣材料而與該金屬基板之該底表面之大部 分其他曝露部分電氣隔離。 12. 如請求項11之方法，其中該金屬基板之該頂表面之該等曝 露部分之大多數各與該金屬基板之該底表面之一對應曝露部分 電氣導通。 13. 如請求項9之方法，其進一步包括： 將一半導體裝置耦合至該第一遮罩層之該頂部； 在⑴該半導體裝置與（M)該金屬基板之該頂表面之間形成複 數個個別電氣連接，各電氣連接互相電氣隔離； 將一電氣連接器耦合至該金屬基板之該底表面之該等曝露部 分之至少一者，該電氣連接器係組態成耦合至一印刷電路板。 14. 如請求項9之方法，其進一步包括： 對該金屬基板之該頂表面之該一或多個曝露部分應用一表面 21 201242447 處理； 對該金屬基板之該底表面之該一或多個曝露部分之各者之一 部分應用一表面處理； 將一半導體裝置耦合至該第一遮罩層之一底表面； 在⑴該半導體裝置與（M)該金屬基板之該底表面之經表面處 理之部分之各者之間形成複數個個別電氣連接； 將一電氣連接器耦合至該金屬基板之該頂表面之經表面處理 之部分之至少一者，該電氣連接器係組態成耦合至一印刷電路 板。 15. —種方法，其包括： 在一金屬基板之一頂表面上形成一三維圖案； 在該金屬基板之該頂表面上沈積一絕緣材料； 移除該絕緣材料之一部分使得該金屬基板之該頂表面之一或 多個部分被曝露； 將一半導體裝置耦合至該絕緣材料之一頂表面； 在該半導體裝置與該金屬基板之該頂表面之該等曝露部分之 一者之間接合一電氣連接器；及 移除該金屬基板之一底表面之一部分直至該金屬基板之該底 表面與該絕緣材料之一底表面大致齊平。 16. 如請求項15之方法，其進一步包括： 在該半導體裝置之該頂表面、該絕緣層及該金屬基板上沈積 一保護層；及 將該金屬基板之該底表面之一部分接合至一印刷電路板。 17. 如請求項15之方法，其中該金屬基板包括下列項之一者： 22 201242447 銘或銅。 18. 如請求項15之方法，其中該電氣連接器包括下列項之一者： 銘、銅、銀或金。 19. 如請求項15之方法，其中該電氣連接器包括一金屬線。 20. 如請求項15之方法，其中該電氣連接器包括一金屬球體。 23
TW101102903A 2011-01-28 2012-01-30 單層球形柵格陣列基材製程方法 TWI583267B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161437200P 2011-01-28 2011-01-28
US201161485453P 2011-05-12 2011-05-12
US13/358,405 US8673689B2 (en) 2011-01-28 2012-01-25 Single layer BGA substrate process

Publications (2)

Publication Number Publication Date
TW201242447A true TW201242447A (en) 2012-10-16
TWI583267B TWI583267B (zh) 2017-05-11

Family

ID=46577695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102903A TWI583267B (zh) 2011-01-28 2012-01-30 單層球形柵格陣列基材製程方法

Country Status (6)

Country Link
US (2) US8673689B2 (zh)
JP (1) JP5999102B2 (zh)
KR (1) KR101938344B1 (zh)
CN (1) CN103339716B (zh)
TW (1) TWI583267B (zh)
WO (1) WO2012103369A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
US11281481B2 (en) 2014-07-25 2022-03-22 Intel Corporation Using a plurality of conversion tables to implement an instruction set agnostic runtime architecture
CN106716363B (zh) 2014-07-25 2021-04-09 英特尔公司 使用转换后备缓冲器来实现指令集不可知的运行时架构
US10353680B2 (en) * 2014-07-25 2019-07-16 Intel Corporation System converter that implements a run ahead run time guest instruction conversion/decoding process and a prefetching process where guest code is pre-fetched from the target of guest branches in an instruction sequence
US9733909B2 (en) 2014-07-25 2017-08-15 Intel Corporation System converter that implements a reordering process through JIT (just in time) optimization that ensures loads do not dispatch ahead of other loads that are to the same address

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP2001077488A (ja) * 1999-06-28 2001-03-23 Matsushita Electric Ind Co Ltd 回路基板とその製造方法およびリードフレーム
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
US6909178B2 (en) 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP4679000B2 (ja) * 2001-07-31 2011-04-27 三洋電機株式会社 板状体
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2003309241A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
TWI236721B (en) 2004-06-29 2005-07-21 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same
TWI236124B (en) 2004-06-30 2005-07-11 Airoha Tech Corp Multilayer leadframe module with embedded passive components and method of producing the same
TWI258847B (en) 2005-04-01 2006-07-21 Lingsen Precision Ind Ltd Manufacturing method of IC carrier
KR100660604B1 (ko) 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US7148086B2 (en) * 2005-04-28 2006-12-12 Stats Chippac Ltd. Semiconductor package with controlled solder bump wetting and fabrication method therefor
US20090068797A1 (en) 2005-07-21 2009-03-12 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
DE102005047106B4 (de) 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
TWI337400B (en) 2007-06-14 2011-02-11 Subtron Technology Co Ltd Process and structure of thermal enhanced substrate
JP5134899B2 (ja) * 2007-09-26 2013-01-30 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20090127682A1 (en) 2007-11-16 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip package structure and method of fabricating the same
WO2010013470A1 (ja) 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
US7888781B2 (en) 2008-08-27 2011-02-15 Fairchild Semiconductor Corporation Micro-layered lead frame semiconductor packages
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
CN101740412A (zh) * 2008-11-13 2010-06-16 南茂科技股份有限公司 四方扁平无引脚封装制程
WO2011136363A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 回路装置の製造方法
TWI427716B (zh) 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
TWI496258B (zh) * 2010-10-26 2015-08-11 Unimicron Technology Corp 封裝基板之製法
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法

Also Published As

Publication number Publication date
KR20140038944A (ko) 2014-03-31
WO2012103369A1 (en) 2012-08-02
TWI583267B (zh) 2017-05-11
JP2014504032A (ja) 2014-02-13
CN103339716A (zh) 2013-10-02
JP5999102B2 (ja) 2016-09-28
KR101938344B1 (ko) 2019-01-14
US20140206152A1 (en) 2014-07-24
CN103339716B (zh) 2017-04-26
US8673689B2 (en) 2014-03-18
US8940585B2 (en) 2015-01-27
US20120196407A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
US5567981A (en) Bonding pad structure having an interposed rigid layer
JP3548082B2 (ja) 半導体装置及びその製造方法
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
US7595222B2 (en) Semiconductor device and manufacturing method thereof
TWI402939B (zh) 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法
CN104900597B (zh) 半导体封装件及方法
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
CN104867895A (zh) 晶圆接合工艺和结构
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
CN101728362A (zh) 三维集成电路的堆叠接合界面结构
TW200428608A (en) Semiconductor device and manufacturing method thereof
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TW201242447A (en) Single layer BGA substrate process
TW200805620A (en) Method of packaging a plurality of integrated circuit devices and semiconductor package so formed
US7553743B2 (en) Wafer bonding method of system in package
TW512503B (en) Integrated circuit package having partially exposed conductive layer
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
JP3544902B2 (ja) 半導体装置およびその製造方法
JP4511148B2 (ja) 半導体装置の製造方法
CN1565053B (zh) 允许具有带接触焊盘的面的电器件的电和机械连接的工艺
JP2004273561A (ja) 半導体装置及びその製造方法