TW201240061A - Miniaturized electromagnetic interference shielding structure and manufacturing method thereof - Google Patents

Miniaturized electromagnetic interference shielding structure and manufacturing method thereof Download PDF

Info

Publication number
TW201240061A
TW201240061A TW100109932A TW100109932A TW201240061A TW 201240061 A TW201240061 A TW 201240061A TW 100109932 A TW100109932 A TW 100109932A TW 100109932 A TW100109932 A TW 100109932A TW 201240061 A TW201240061 A TW 201240061A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
electromagnetic interference
layers
conductive
Prior art date
Application number
TW100109932A
Other languages
English (en)
Other versions
TWI491010B (zh
Inventor
Ming-Che Wu
Original Assignee
Universal Scient Ind Shanghai
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai, Universal Global Scient Ind Co filed Critical Universal Scient Ind Shanghai
Priority to TW100109932A priority Critical patent/TWI491010B/zh
Priority to US13/207,531 priority patent/US20120243191A1/en
Publication of TW201240061A publication Critical patent/TW201240061A/zh
Application granted granted Critical
Publication of TWI491010B publication Critical patent/TWI491010B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

201240061 六、發明說明： 【發明所屬之技術領域】 本發明有關於-種電磁防護結構，且特別是有關於一 種微小化電磁干擾防護結構及其製作方法。 【先前技術】 电卞兀什疋曰則科技產品中不可缺少的一種產品，其 =途極為廣泛。例如：各式家電用品、各式3c商品及各種 常要透過電路加以控制的產品。於上述產品之電子元件中 、’皆具有至少一電磁干擾防護結構（EMI Shielding Stmc_ 。其最主要為防止該電子元件對外部環境造成干擾 发或，子元㈣各單元組件絲干擾現象。構造上主要由 土板單it、電子電路單元、金屬防護單元、電性連接單天 :組合而成。透過電針擾防護結構的麵效果，來加以 確保電子元件能在不受到干擾的環境下正常運作。 目前的相關技術於製作電磁干擾防護結構上 夕待改善的空間。例如：整體社槿迅 — β θ —田 構過於硬雜、成品厚度ϋ 予、屏敝效果不佳或結構表面容易氧化賴 於研發結構簡單、構造輕薄微型化、電磁 ^構表面具有_抗氧化能力的電磁干擾防護結構，及 ⑴電磁干擾防護結構研發改良的首要目的。 【發明内容】 本發明實施财於提供—種具有_ 化電磁干擾防護結構及其製作方法。 力放的> 本發明實施例無-_小化電斜擾防護 匕括.一基板及多個晶片模袓。美 部。曰日π罟#、 土板表面上具有多個. 曰曰片模組s又置於基板的表面上，1 4/16 201240061 包括：至少一晶片單元、至少-導電凸塊、— -電磁防護層。晶片單元設置於基板#裝膠層及 於基板。導電凸塊設置於基板的表面上電性連接 導電凸塊與基板上的接地部形成電”近晶片單元， 於基板上且覆蓋晶片單元的表面及導裝膠層設置 磁防護層覆蓋封裝膠層的表面並二4的表面。-電 使得電磁防護層電性連接於接地部。 4性連接，以 除此之外，本發明實施例還提供—種 防;結構的製作方法’其包括步驟:設置;二= -基板表面上’並且基板的表面上設置 曰曰片早兀方; 形多個設置於基板表面上且分別 二=地部。成 凸塊，其中導電凸塊鄰近晶片單元。的導電 板上’以覆蓋晶片單元及導電凸塊。切割封裝單基 解電凸塊，叹制裝單元被_成多_ = :元的封裝膠層，並使得每—料電凸塊形成-彳 ^的側表面裸露出的裸露表面。將门: 蓋每-個封裝膠層的表面及每一個導==時覆 田仏 守电凸塊的稞露表面。 取後，以母兩個封裝縣之間_電雖護單元 皮切割成多個分別覆蓋封裝膠層的電磁防 複層’即可㈣本發明之微小化電针㈣護結構。 -綜上所述’本發明實施例所提供的微小化電磁干擾防 護結構，有電磁防護結構微型化的功效。藉由切除一部分 的封裝單元、導電凸塊及電德護單元，以使得每一晶片 模組達到微小化的設計，並且每―晶片模組烟具有防止 電磁干擾的效果。 為使能更進一步瞭解本發明之特徵及技術内容，請參 201240061 閱以下有關本發明之詳細說明與附圖，但是此等說明與所 附圖式僅in用來說明本發明，而非對本發明的權利 任何的限制。 【實施方式] 〔第一實施例〕 明芩閱圖1至圖6所示，其分別為本發明之 例的第一、_ _ 貝祀 弗 〜、三、四、五及六步驟製作方法的剖面示意 圖。根據本發明微小化電磁干擾防護結構Μ的製作方法， 其包括步驟： ' 第一步驟(請參閱圖1)，首先，設置多個晶片單元2於 η土板表面上，並且基板1的表面上設置有多個接地部 且牛分別日電性連接於接地部u的導電凸塊3，其中導電
、第二步驟(請參閱圖2)，成形多個設置於基板}表面上 其中導電凸塊 的凸塊，其可 6/16 2〇124〇〇61 a乐立γ铢(請參閱圖：?），將—電磁防護 封裝膠層4’ &表面及每-個導電凸持，同日讀蓋 ^^，電祕料^覆蓋基心上的所有^ 成電性連接關係。 叫接觸而形 第六步驟(請參閱圖6)，沿著每兩個封裝膠 刀割電磁防護單元5,以使得電磁防護單元5 9 曰 分則覆蓋封裝膠層4,的電磁防制5，成多個 :離:!，防護單元5一使得電=單= 成+夕u小部分。因此每一個晶片單元2分呈 =電磁干擾防護結構。第-實施例可選擇性地到第^ 4、'·。束或到第六步驟結束，不管是那一種， ν 明的微小化電磁干擾防護結構Μ。 & ^ '上述第四步驟，其中切割的動作只針對封裝單元4及 導電凸塊3，並不加以切穿基板]。倘若第四步驟將基板1 切割分離成多個塊狀基板，將造成下-步驟_鍍或益電 解電錄作業無法直接批次進行。因為_分離之後而需= 先將多個塊狀基板進行排列方可進入濺鍍或無電解電鍍製 程’將易形成時間及成本上的耗費。 上述第五步驟’其中電磁防護單元5包含多個用以防 止晶片單兀2與外部環境產生電磁干擾作用的金屬濺鍍層 51。亦即，本發明微小化電磁干擾防護結構Μ的金屬濺鍍 層51可分別為一覆蓋封裝膠層4’的表面及上述至少一導 電凸塊3的裸露表面的第—不鏽鋼濺鑛層5〗卜—覆蓋第— 不鏽鋼濺鍍層511表面的第一銅濺鍍層512及—覆蓋第— 銅濺鍍層512表面的第二不鏽鋼濺鍍層513(請參閱圖7，其 7/16 201240061 為電磁防護層5’的局部示意圖）。 清參閱圖8所示’其為本發明微小化電磁干擾防護結 構的製作方法之各步驟流程示意圖。圖中之S8〇l〜s⑽分 別為本發明第—實施例的第—步驟至第六步驟。透過圖8 可更為了解本發明之整體製作方法流程。 復參閱圖6所示，其為本發明的微小化電磁干擾防護 結構Μ之第-實施例的剖面示意圖。根據本發明微小化電 磁干擾防護結構的第-實施例，其包括：—基板丨及多個 晶片模組Α。 基板1可為一印刷電路板或矽晶圓基板，其表面上具 有夕個接地部η。晶片模組A設置於基板1的表面上，並 且每一個晶片模組a包括：至少—晶片單元2(示意圖僅標 不一個晶片單元2作為代表）、至少-導電凸塊3、-封裝 膠層4’及一電磁防護層5，。 晶片單το 2設置於基板丨的表面上且電性連接於基板j 。導電凸塊3設置於基板！的表面上且鄰近晶片單元2，本 發明第—實施例的導電凸塊3配置於“單元的鄰近兩側 。、亚且不限定導電凸塊3的個數，導電凸塊3也可為-個 或二個以上。上述至少—導電凸塊3與基板丨上的第一接 地部11形成電性連接。 封震膠層4，設置於基板1上且覆蓋晶片單元2及導電 凸塊3的表面。另外’電磁防護層5’覆蓋封裝膠層4’的 表面及導電6塊3的裸露表面。也就是說，電磁防護層5 3覆蓋每—個封裝膠層4,的表面及導電凸塊3裸露出封裝 膠層4的部分’以使得電磁防護層5’透過導電凸塊3與 接地部11形成電性連接的關係。 8/16 201240061 其中，電磁防護層5’包含有多個依序成形且用於防止 晶片單元2彼此互相干擾的金屬濺鍍層51(請參閱圖7，其 為電磁防護層5’的局部示意圖）。經由實驗研究及實際測 試發現，當不鏽鋼濺鍍層與銅濺鍍層依序鍍著於結構體表 面時，產生最佳的電磁屏蔽效果及防止表面發生氧化作用 。但不限定，亦可為其他具有良好的電傳導性質及抗氧化 性質的金屬材料。上述金屬濺鍍層51係經由不斷研究測試 所發展出較佳的藏鍍層配置方式，可達到良好的電磁屏蔽 作用及鍍層表面防止氧化的效果。其中上述濺鍍製程所製 作之電磁防護層51亦可為一由無電解電鍍製程所製作之金 屬層。 〔第二實施例〕 請參閱圖1至圖4以及圖9至圖11所示，其分別為本 發明之第二實施例的第一、二、三、四、五、六及七步驟 製作方法的剖面示意圖。第二實施例的前四個步驟與第一 實施例相同，其步驟流程及元件符號可參考上述第一實施 例之說明。根據本發明微小化電磁干擾防護結構Μ第二實 施例的製作方法，其包括步驟： 承圖1至圖4所示，由第一步驟至第四步驟可得到一 表面具有導電凸塊3的基板1，並且每一個導電凸塊3具有 一從封裝膠層4’的側表面裸露出的裸露表面31。其中， 每兩個封裝膠層4’之間形成一容置空間6。因此本創作第 二實施例中，容置空間6的數量為複數個。 接著第五步驟(請參閱圖9)，分別成形多個導電層52 於該些容置空間6内。亦即’導電層52設置於每兩個封裝 膠層4’之間。並且導電層52分別與導電凸塊3的裸露表 9/16 201240061 面31及接地部^ 。其中，導電層52 相互接觸，而相互形成電性連接的關係 可為銀膠或各種導電膠體之材料所形成 個導驟(請參閱圖⑼，將—屏蔽層53同時覆苗每-說，“層裝膠層4’的表面。也就是 此，屏蔽層53 為接觸而形成電性連接。因 關係。 ”接地部11透過導電層52而形成電性連接 層”。其ΪΓΓΓ閱圖η)，切割屏蔽層53及每—你 -個導電屏。t曰53被切割成多個第一金屬層53， 屬層53, 割成至少兩個第二金屬層52,。第· ，八κ丨刀1设盍封裝膠層4，的上表面，第二金屬声 刀別同時覆芸封担啊a j 表面3 忪膠層4白勺側表面及導電凸塊3如 自獨立的個5兄’每一個導電層52分別被切割成兩1 獨立的個體。藉由將—部分的屏蔽層53及導電層& ，、八:丨?成多個電磁防護層5’，其中每-個電磁防護 1別疋由第一金屬層53,及第二金屬層52,所構成 -貫施例可選擇性關第六步驟結核到第七步驟结 不官是那-種’皆可完成本發明的微小化電磁干擾旧 構Μ。 ，本發明第二實施例藉由第二金屬層52’覆蓋封裝膠層 4的側表面，並且配合第一金屬層53，覆蓋封裝膠層4， 的上表面，進而達成電磁屏蔽的功效，防止電子元件對外 部環境造成干擾，或電子元件内各單元組件互相干擾之現 象。 〔實施例的可能功效〕 10/16 201240061 根據本發明實施例，上述的微小化電磁干擾防護結構 措由切除一部分的封裝早元、導電凸塊及電磁防護早元5 以使得每一晶片模組達到微小化的設計，並且每一晶片模 組個別具有防止電磁干擾的效果。 以上所述僅為本發明之實施例，其並非用以侷限本發 明之專利範圍。 【圖式簡單說明】 圖1為本發明微小化電磁干擾防護結構的第一實施例之第 一步驟剖面示意圖。 圖2為本發明微小化電磁干擾防護結構的第一實施例之第 二步驟剖面示意圖。 圖3為本發明微小化電磁干擾防護結構的第一實施例之第 三步驟剖面示意圖。 圖4為本發明微小化電磁干擾防護結構的第一實施例之第 四步驟剖面示意圖。 圖5為本發明微小化電磁干擾防護結構的第一實施例之第 五步驟剖面示意圖。 圖6為本發明微小化電磁干擾防護結構的第一實施例之第 六步驟剖面示意圖。 圖7為本發明微小化電磁干擾防護結構的第一實施例之電 磁防護層的局部示意圖。 圖8為本發明微小化電磁干擾防護結構的第一實施例製作 方法之各步驟流程示意圖。 圖9為本發明微小化電磁干擾防護結構的第二實施例之第 五步驟剖面示意圖。 圖10為本發明微小化電磁干擾防護結構的第二實施例之 11/16 201240061 第六步驟剖面示意圖。 圖η為本發明微小化電磁干擾防護結構的第二實施例之 第七步驟剖面示意圖。 【主要元件符號說明】 Μ 微小化電磁干擾防護結構 1 基板 11 接地部 Α 晶片核組 2晶片單元 3 導電凸塊 31 裸露表面 4封裝單元 4’封裝膠層 5 電磁防護單元 5’電磁防護層 51金屬滅鍵層 511第一不鏽鋼濺鍍層 512 第一銅濺鍍層 513第二不鏽鋼濺鍍層 52 導電層 52’第二金屬層 53屏蔽層 53’第一金屬層 6 容置空間 12/16

Claims (1)

  1. 201240061 七、申請專利範圍： 〗· 一 =小化電磁干擾防護結構，其包括： 基板’其表面上具有多個接地部；以及 夕:晶片模组，其設置於該基板的表面上，並中每個 晶片模組包括： 至I:::元’其設置於該基板的表面上且電性連 其設置於該基板的表面上且鄰近上 上的接地部形:;性^至少一導電凸塊與該基板 層’其設置於該基板上且覆蓋該晶片單元及 上述至>、一導電凸塊的表面；以及 、防叹層’其覆盍该封裝谬層的表面並盘上述至 的裸露表面電性連接，以使得 防墁層電性連接於該基板上的接地部。 .，：===項所述之微小化電磁干擾防護結構 .^ 板為印刷電路板或矽晶圓基板。 .如=:圍第】項所述之微小化電磁干擾 部層包含有多個依序成形且用於防止外 。义仏该曰曰片單元產生電磁干擾作用的金屬滅錄層 4·如:第3項所述之微小化電磁干擾防護結構 及些金屬雜層分別為一覆蓋該封裝膠層的表面 、-導電凸塊的裸露表面的第—不鏽鋼濺錢層 覆蓋不_雜層表面的第—_錄層及-是盍该弟—銅減鍍層表面的第二不鏽鋼賤鑛層。 13/16 201240061 5.= = = =所述之微小化電磁干擾防護結構 屬層。又層為一由無電解電鑛製程所製作之金 6· 鄕㈣1項料之微錢電斜擾防護結構 ，該第防濩：包括一第一金屬層及-第二金屬層 声ΐ蓋抑歩層覆蓋該封裝膠層的上表面，該第二金i 絲面膠層的側表面及上述至少—導電凸塊的裸 7. τ種微小化電磁干擾防護結構的製作方法，其包括步驟 設一’― 成:二個叹置於該基板表面上且分別電性連接於該此接 π:導電凸塊’其中該些導電凸塊分別鄰近 成元於該基板上，以覆蓋該些w單元及該 刀=封裝早凡及每一個導電凸塊，以使得該封褒單元 成f個分別覆蓋該些晶片單元的封裝膠層，並 露出:二:電凸:r 一從該封裝嶋 將每-個封__及每 7項所述之微小化電磁干擾防護結構 個封裝膠層的 14/16 201240061 更進-步包括：沿著每 磁防護單元，以使得該電=為層之間切割該電 覆蓋該些縣膠層的電磁防_ ^早70破㈣成多個分別 9.如申請專利範圍第7項所述之二 的製作方法，其中守此Λ小化电磁干擾防護結構 形成電性連接，、並= 別與該些導電凸塊 1〇.如申請專利範圍第7項；述屬凸塊。 的製作方法，其中今此+ 〃 ]、化电磁干擾防護結構 及多個第二金屬層二;包括多個第一金屬層 膠層的上表面，該些第=屬層分別覆蓋該些封裝 膠層的側表面及該些導電凸塊蜀二:^覆蓋該些封裝 η·如申請專利範圍第7 二;。 的製作方法，盆中今雷心則、化電磁干擾防護結構 割。 亥Μ防護單元的切割方式為雷射切 12·如申料概_ 7 的製作方法，其中每—個小化電磁干擾防護結構 成形以用於防止外㈣包含多個依序 作用的金屬濺鍍層。 ；μ日日片單兀產生電磁干擾 13.—種微小化電磁干擾防 : 防。隻結構的製作方法，其包括步驟 成= 面上且分別電性連接於_ 片單元塊其中該些導電凸塊分別鄰近該些晶 成形一封裝單元於該基板上，以覆蓋該些晶片單元及該 15/16 201240061 些導電凸塊； 刀丄亥封裝單元及每—個導電凸塊，其中該封裝單 成多個分別覆蓋該些晶片單元的封 =膠層之間形成-容置空間，且每-個；電:; 表:形成一從該封裝膠層的侧表面裸露出的裸露 d形多個導電層於該些容置空間内；以及 膠層的表面。 州的表面及母—個封裝 4.如申凊專利範圍第項所述 構的製作方法，1中述 ：小化#磁干擾防護結 電層的表面K 敗層㈣覆蓋每—個導 〔。括：切割該屏蔽層及每—個導 2’更進- 切割成多個第-金屬層，上述每中該屏蔽層 至少兩個第二金屬層，該些第 2電層被切割成 ^膠層的上表面’該些第二金屬爲八二1覆盖該些封 15=的側表面及該些導電凸塊二同：覆蓋該些封 口 4專利範圍第】3項所述之=二。 構的製作方法，其中該些導電層為银^磁干擾防護結 16/16
TW100109932A 2011-03-23 2011-03-23 微小化電磁干擾防護結構及其製作方法 TWI491010B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100109932A TWI491010B (zh) 2011-03-23 2011-03-23 微小化電磁干擾防護結構及其製作方法
US13/207,531 US20120243191A1 (en) 2011-03-23 2011-08-11 Miniaturized electromagnetic interference shielding structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109932A TWI491010B (zh) 2011-03-23 2011-03-23 微小化電磁干擾防護結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201240061A true TW201240061A (en) 2012-10-01
TWI491010B TWI491010B (zh) 2015-07-01

Family

ID=46877187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109932A TWI491010B (zh) 2011-03-23 2011-03-23 微小化電磁干擾防護結構及其製作方法

Country Status (2)

Country Link
US (1) US20120243191A1 (zh)
TW (1) TWI491010B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655306B (zh) * 2018-06-14 2019-04-01 大陸商環旭電子股份有限公司 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組
TWI663663B (zh) * 2017-02-22 2019-06-21 乾坤科技股份有限公司 電子封裝構件及其製作方法
CN113555493A (zh) * 2021-07-20 2021-10-26 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法
CN104168722B (zh) * 2013-05-20 2017-06-06 日月光半导体制造股份有限公司 电子模块的制造方法
US9736925B2 (en) 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
US9913412B2 (en) * 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US9824979B2 (en) * 2015-12-29 2017-11-21 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
CN106793730A (zh) * 2016-12-28 2017-05-31 深圳天珑无线科技有限公司 一种手机复合屏蔽盖及制备方法
US9831197B1 (en) 2017-02-02 2017-11-28 Sigurd Microelectronics Corp. Wafer-level package with metal shielding structure and the manufacturing method thereof
DE102017210297A1 (de) * 2017-06-20 2018-12-20 Robert Bosch Gmbh Leiterplatte für ein Steuergerät für ein Fahrzeug, Verfahren zum Herstellen einer Leiterplatte für ein Fahrzeug und Verfahren zum Herstellen eines Steuergeräts für ein Fahrzeug
CN110972389B (zh) * 2018-09-29 2023-07-21 鹏鼎控股(深圳)股份有限公司 电路板
CN110233139B (zh) * 2019-06-18 2021-12-03 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
CN110267431B (zh) * 2019-06-18 2021-11-09 青岛歌尔微电子研究院有限公司 一种电路单元封装结构
CN112309873B (zh) * 2019-07-26 2023-11-10 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法
TWI774008B (zh) 2020-06-19 2022-08-11 啟碁科技股份有限公司 封裝結構及其製造方法
CN117238894B (zh) * 2023-09-26 2024-07-09 江苏卓胜微电子股份有限公司 封装结构、芯片结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7709915B2 (en) * 2008-05-07 2010-05-04 Aptina Imaging Corporation Microelectronic devices having an EMI shield and associated systems and methods
US9123663B2 (en) * 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663663B (zh) * 2017-02-22 2019-06-21 乾坤科技股份有限公司 電子封裝構件及其製作方法
TWI655306B (zh) * 2018-06-14 2019-04-01 大陸商環旭電子股份有限公司 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組
CN113555493A (zh) * 2021-07-20 2021-10-26 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装方法

Also Published As

Publication number Publication date
US20120243191A1 (en) 2012-09-27
TWI491010B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
TW201240061A (en) Miniaturized electromagnetic interference shielding structure and manufacturing method thereof
CN206210789U (zh) 具有电磁干扰遮蔽的半导体装置
TWI378765B (en) Semiconductor device packages with electromagnetic interference shielding and forming method thereof
TWI281236B (en) A package structure with a plurality of chips stacked each other
TWI579934B (zh) 半導體裝置之製造方法及半導體裝置
TWI358117B (en) Packaging structure and packaging method thereof
TW201119003A (en) Semiconductor device packages and manufacturing method thereof
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
EP2061080A1 (en) Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device
TW201110285A (en) Package structure having embedded semiconductor element and method of forming the same
EP2634796A3 (en) Semiconductor device and manufacturing method thereof
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
TW201340261A (zh) 半導體裝置及其製造方法
TW200805590A (en) Semiconductor package and fabrication method thereof
CN105990268A (zh) 电子封装结构及其制法
TW201530714A (zh) 半導體封裝件及其製法
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
TW200847383A (en) EMI shielded semiconductor package and method for manufacturing the same
CN106663672A (zh) 批量封装低引脚计数嵌入式半导体芯片的结构及方法
CN105575917B (zh) 封装结构及其制法
JP2015502035A (ja) クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法
TW201216437A (en) Chip level EMI shielding structure and manufacture method thereof
TWI604542B (zh) 封裝基板及其製法
TW201019435A (en) Package substrate and fabrication method thereof
TW201011879A (en) Package substrate and fabrication method thereof