TW201232241A

TW201232241A - Controller and semiconductor system

Info

Publication number: TW201232241A
Application number: TW100140488A
Authority: TW
Inventors: Atsushi Tanaka; Hiroshi Murakami
Original assignee: Renesas Electronics Corp
Priority date: 2011-01-28
Filing date: 2011-11-07
Publication date: 2012-08-01
Also published as: US20130305065A1; WO2012101822A9; US20160357239A1; WO2012101822A1; US9454197B2; JPWO2012101822A1; TWI516905B; JP5782465B2

Description

201232241 六、發明說明：【發明所屬之技術領域】本發明係關於控制器及半導體系統，特別係關於用來控制 CPU(Central Processing Unit)等半導體裝置之電源的控制器 . 及半導體系統。【先前技術】藉由使用有參數與程式之演算裝置，控制開關電晶體之開啟(ON)與關閉（OFF)，而使供給到CPU等半導體裝置之電源電壓保持一定的動作，已被揭示在例如專利文獻丨（曰本專利特開平11-113252號公報）與專利文獻2(日本專利特開 2007- 282404 號公報）。 [先前技術文獻] [專利文獻] 專利文獻1:日本專利特開平11_113252號公報專利文獻2 :日本專利特開2007-282404號公報【發明内容】 (發明所欲解決之問題） . 然而，在專利文獻1與專利文獻2中，主要記載藉由使用 . 有參數與程式之演算裝置，使供給到半導體裝置之電源電壓保持一定的動作。亦即’其揭示，在使用DSP(Digital Signal rocessor 數位信號處理器）或 Mcu(Micro Control Unit，微控制器）之情形時，使用開關電晶體之開啟/關閉之雙方使供 100140488 3 201232241 給半導體裝置之電源電壓保持為一定。因此，本發明之目的係提供使用DSP或MCU可以有效而且適當地進行半導體裝置之動作的控制器及半導體系統。 (解決問題之手段）本發明之一實施形態之控制器係用來控制將電源電壓供給到第1半導體裝置的電壓調節器。該控制器具有：輸入部，其接受為了監視供給到第1半導體裝置之電源電壓的監視電壓；控制部，其使電壓調節器成為關閉狀態，在使第1半導體裝置之電源電壓下降的放電模式下，藉由監視電壓檢測電源電壓是否下降到目標電壓；輸出部，在電源電壓從放電模式之開始時的開始電壓達到目標電壓時，則輸出表示達到目標電壓之信號；及演算電路，其依照程式進行動作。表示達到目標電壓之信號藉由演算電路而生成。 (發明效果）根據本發明之一實施形態，使用DSP或MCU對供給到半導體裝置之電源電壓可以有效且適當地進行控制。【實施方式】以下使用圖式說明關於本發明之實施形態。 [第1實施形態] (半導體系統構造）圖1表示本發明之實施形態的半導體系統之構成之圖。 100140488 4 201232241 參照圖1，該半導體系統具備有控制器1、電壓調節器 30-1〜30-3、及第1半導體裝置之CPU25。控制器1在此處以1個晶片（1個半導體晶片）所構成。控制器1具備有PIN控制部6、快閃記憶體7、參數暫存器 8、性能暫存器 9、MCU5、PMBUS(P〇wer Management . Bus ’電源管理匯流排）介面10、SVID(Serial VID，串列VID) 命令判定電路12、硬邏輯電源控制電路13、類比電源控制電路11、電源異常監視電路2、輸入部152及輸出部153。在控制器1的構成元件之中，以MCU5、硬邏輯電源控制電路13、類比電源控制電路11、及電源異常監視電路2來構成控制部161。 SVID命令判定電路12具備有SVID介面14、動作模式暫存器16、電壓指示值暫存器18、功率狀態指示值暫存器 19、和遙測暫存器15。輸入部152係被輸入有從電壓調節器30-1〜30-3所輪出之電壓的部分。換言之，在輸入部152被輸入有監視電壓，用來監視供給 • 到CPU之電源電壓。 ^ 輸出部153係將信號從控制器1輸出到電壓調節器〜30-3的部分。 CPU25在此處以1個晶片所構成，其接受從電壓調節器 3 0-1〜3 0-3所輸出之電源電壓來進行各種處理。另外，cpu25 100140488 s 201232241 通過s彻介面14f_ 顺控制部6係依照被外部電位^_：。電位，對MCU5輸出“ &部26所固定之端子訊。 ° #子如何設定之設定資快閃記憶體7儲存Μα；5進行處理程式’即使電源規格有變更時，亦可王式。精由使用工夫。另外，快閃再度開發新裝置之關5己隐體7储存複數個最大容許電隸、最大料溫度數對絲’其決疋值。取大容許電流等之初期參數暫存器8通過SVID介面14 -步的電壓值之變化量(刻度電壓)，和=步進控制之每 = 指示電屋’及使放電模式達到指示電壓之前紿末放電模式時與目標電壓Vs之差的Λν J Q V之值等。性能暫存器9接受並記憶在快閃記憶體7所記載之最大容許電壓值、最大容許溫度、及最大容許電流等資料。在此處之最大容許電壓值為CPU可驅動之最大之電源電壓。最大容許溫度為以從電壓調節器等測定到之溫度而動作上T谷。午之最咼溫度。最大容許電流為可以在電壓調節器流動之最大之電流。在超過該等值之情況時’控制器以使該等值下降之方式對電壓調節器等輸出指示信號。 MCU5根據程式進行演算處理。 100140488 6

S 201232241 PMBUS介面10通過PMBUS接受來自外部系統控制部 27之信號，同時將信號輸出到外部之系統控制部27。 SVID介面14通過串列通信線接受來自CPU25之信號，同時將信號輸出到CPU25。動作模式暫存器16用來記憶現在的動作模式。例如，動作模式有通常模式、放電模式等。電壓指示值暫存器18用來記憶電壓控制時的指示電壓值。功率狀態指示值暫存器19用來記憶功率狀態控制時的功率狀態模式之指定值。遙測暫存器15用來記憶表示電壓調節器30-1〜30-3之輸出電壓的數位電壓值DV，表示電壓調節器30-1〜30-3内之溫度的數位電壓值DT，及表示供給到電壓調節器30-1〜30-3 之電流值的數位電壓值DI。硬邏輯電源控制電路13具備有DAC數位步進控制部20 與相位時脈產生部21。 DAC數位步進控制部20以複數次之步進達到被指示之電壓之方式，決定各個步進之電壓變化值，輸出被決定之電壓變化值作為數位電壓DV。相位時脈產生部21對欲動作之電壓調節器30-1〜30-3使控制信號SMOD予以活性化，且對欲動作之電壓調節器 30-1〜30-3輸出相位時脈。相位時脈產生部21使欲停止之電 100140488 7 201232241 壓調節器30-1〜30-3的控制信號SMOD非活性化。類比電源控制電路11具備有DAC(Digital Analog C〇nverter，數位類比轉換器）22、差動放大器24、誤差放大器 23、和 ADQAnalog Digital c〇nverter，類比數位器）17。、 DAC22將從DAC數位步進控制部2〇輸出之數位電壓變換成類比電壓VI。 1 差動放大器24用來對cpu25之高電位側之電壓％與低電位敎電壓V_2之差予⑽大，叫㈣壓誤差放大器23用來對從DAC22輸出之電壓^與放大裔24輸出之電堡V2之差予以放大，而使放大之成為表示被指定之麵epm5 < ^ 壓，並將其輸㈣電壓調㈣綱〜Μ。差的電換·7將電壓調節〜。-3之輸出電壓等進行Ad 電源異常監視電路2 I也‘ &广部3。、傷有電壓比較器4和電源異常監視電壓比較益4以來自輪人部152之類比信號接受電壓以類比處理使其與既定之_電壓進行比較。，電源異常監視们依㈣祕㈣4之輸之電源電壓是否衫f。规U>U25 電壓調節器則〜响將電源電壓供糾CPU25。 100140488 5¾ 8 201232241 在此處各個電麗網即器30-1〜30-3分別被收容在1個之封裝。另外在此處，在封裳内其為由高側MOS電晶體196，低側MOS電晶髀！ ^ %曰曰粒197，及其他部分（p_WM (Pulse Width

Modulation，脈眢上田、尾凋變）部151與MOS控制部198)之3個晶片所構成。電壓5周節态3〇_1〜30-3具備有PWM部151與DC-DC變換器33 °電壓調節器30-1〜30-3係在控制信f虎SMOD被活性化時進行動作’而在控制信號SMOD被非活性化時則停止動作。 PWM部151具備有PWM比較器31和閂鎖電路32。 PWM比較器31根據誤差放大器23的輸出之誤差信號，輸出PWM信號。在閂鎖電路32之設定端子S被輸入有PWM比較器31的輸出。在閂鎖電路32之重設端子R被輸入有相位時脈產生部21的輸出之時脈。 DC-DC變換器33與閂鎖電路32的輸出連接，用來對 CPU25供給電源電壓。在此處利用從閂鎖電路32所輸出之PWM信號來控制 DC-DC變換器33。藉由使圖1所示之高側MOS電晶體196開啟，並使低側 MOS電晶體197關閉’則使CPU25的高電位側之CPU電 100140488 9 201232241 壓線之電壓VSEN1上升。另一方面’藉由使高側MOS電晶體196咖，並使低 MOS電晶體197開啟’則使CPu電壓線之電壓vs邮卞降。下在通¥模式’使cpu電壓線之電壓VSEN1以成為一定之電壓之方式’控制高側M0S電晶體196與低側電曰曰體197的開啟與關閉。曰曰亦即，在電壓較低之情況時，使高側M〇s電晶體門啟（此時低侧MOS電晶體197關閉），則使電壓上升，在4 壓較高之情況時’使低側MOS電晶體197開啟(此時高^ MOS電晶體196關閉），則使電壓下降。。 (放電模式）放電模式係使DC-DC變換器33保持關閉狀態，藉由等電荷被放電，而使cpu電壓線之電壓VSEN1下降到特定電壓之模式。為了成為一定電壓，並非在電壓較低之情況時，使高側 MOS電晶體196開啟（此時低側m〇S電晶體197關閉），而使電壓上升’在電壓較咼之情況時，使低侧M〇s電晶體197 開啟（此時高側MOS電晶體196關閉），而使電壓下降者。亦即，並非組合DC-DC變換器33之開啟與關閉雙方，而控制為一定電壓者。再者，藉由使電壓調節器30成為關閉狀態，亦可以使 100140488

S 10 201232241 DC-DC變換器33成為關閉狀態。只要使DC-DC變換器33 成為關閉狀態即可。在放電模式一般不要求高速處理。圖2係表示放電處理之步驟的流程圖。圖3係表示放電處理時的CPU25之電壓變化之圖。縱軸為圖1所示之CPU電壓線的電壓VSEN1，橫轴為時間。參照圖1、圖2及圖3，CPU25將指定電壓值Vt之放電指示命令輸出到串列通信線（步驟S101，圖1之（1)所示）。 SVID介面14解釋從串列通信線接收之命令，而對MCU5 指示（步驟S102，圖1之(2)所示）。 MCU5設定在放電模式，對相位時脈產生部21指示停止輸出相位時脈，並且使控制信號SMOD非活性化。接受到非活性化之控制信號SMOD的電壓調節器30-1〜30-3，對 CPU電壓線之電壓的降低停止使電壓上升之動作（步驟 S103，圖1之（3)所示）。另外，因為電壓調節器30-1〜30-3成為關閉狀態，所以低側MOS電晶體197成為開啟狀態，亦停止CPU電壓線之電壓的降低之動作（對應到圖3之tl)。 ADC17對電壓調節器30-1〜30-3之輸出電壓進行AD變換，將數位電壓值DV輸出到MCU5(步驟S104，圖1之(4) 所示）。其次，CPU5對數位電壓值DV，與比指示電壓Vt僅小 100140488 11 201232241 △v(後面所述之通常模式下電壓控制之丨個步進的電壓變化量之η倍)之電壓的目樑電壓Vs進行比較。cpu5在數位電壓值DV成為比指示電壓vt僅高出Δν之電壓的目標電壓Vs以下時(步驟S105為YES)，使放電模式結束(對應到圖3之t2) ° 此處將目標電壓Vs設在指示電壓％以外係因為在成為指不電m Vt之後’使放電模式結束之情形時，該結束指示到下個動作為止而要長時間，所以在該㈣電壓更進一步降低之可能性很高。然而，在達到比指示電璧vt稍高之目標電壓^時使放電模式結束’則可以在下1動作開始時達到指示電麼vt。 MCU5因為轉移到指示電壓維持模式(通常模式之-種），所以對硬邏輯電源控制電一吩輪出才日不#號（圖1之（5)所示）。式’彻與後述通常模式之電壓控制相同之乂驟，以電壓調節器3(M〜3〇·3之輸 :)^式進行_控制（對應_1之(6)所示及圖曰= 號從輸出部153輸出到電壓亦即表示it到目標電壓之信調節H 30 ’其次成為回饋控制 ^ 8107)5 抹符私不電壓之控制。 100140488

S 12 201232241 上述之Λν係後述通常模式之電壓控制1個步進的電壓變化量之η倍(η為整數），被儲存在參數暫存器8。CPU25 藉由變更該Δν值，則可以變更電壓Vs之值。放電指示命令被輸入後，因為從電壓調節器30-1〜30-3對 CPU25不被供給新的電荷，所以CPU25之電壓從開始電壓 Vi起以緩慢速度下降。在圖3中為對應到tl。當成為比指示電壓Vt僅大Δν之電壓目標電壓Vs時，則以達到指示電壓Vt且進行維持之方式，利用如第3實施形態所說明之回饋控制，對CPU25供給電源電壓。在圖3中為對應到t2和t3。然後，在被輸入有新的電壓控制命令時，以新指示之電壓，例如，達到圖3之Vn之方式，藉由如第3實施形態所說明之回饋控制，對CPU25供給電源電壓。在圖3中為對應到t4。當放電模式之開始電壓Vi與目標電壓Vs之差，及後述通常模式之開始電壓與指示電壓之差相等時，在通常模式中達到指示電壓為止之時間，比在放電模式中達到目標電壓Vs 為止之時間為短。另外，一般而言和僅以邏輯電路實現處理功能者相比，藉由使用程式進行演算處理之MCU5等處理，則有變慢之傾向。然而，對如放電模式之未要求較高速之處理者，藉由使用 100140488 13 201232241 程式進行演算處理之MCU5等而進行處理係合適者。再者，在MCU之處理速度為高速之情形時，不僅係放電模式，以MCU5進行通常模式之處理亦可。另外，在使用程式進行演算處理之情形時，藉由變更程式或參數則可以容易地變更放電模式之處理特性。例如，依照系統全體之特性，在圖3所示之tl之電壓降低速度不同之情形時，則可以容易地對應系統而變更目標電壓Vs。亦即，當與電Μ降低速度較慢之情形相比其速度較快之情況，則可以將目標電壓Vs設定為比指定電壓Vt高之值即可。藉此，在從放電模式變換成通常模式之中（圖3之t2)則進行電壓下降，則可以避免降低指定電壓Vt。再者，最好使目標電壓Vs與指定電壓Vt之差，小於開始電壓Vi與目標電壓Vs之差。若目標電壓Vs與指定電壓Vt之差，大於開始電壓Vi與目標電壓Vs之差，則從開始電壓Vi達到目標電壓Vs之時間變短，則被要求有控制之高速性。另外，目標電壓之變更，例如，可從控制器1之外部端子 (連接到圖1之電位固定部26之〇之部分)施加信號，而將目標電壓寫入到快閃記憶體7。在另一實例中，使CPU電壓線之電壓VSEN1以如VSEN1 100140488 14 201232241 = f(Ar ’ Bi)之函數f來表示。在此處Ar為與測定系之電阻有關之參數，Bi為與測定系之電流有關之參數。A或Bi為參數而被預儲存在快閃記憶體7，而MCU5在動作時使用參數進行動作。因此，藉由變更儲存在快閃記憶體7之Ar，Bi，則可以變更VSENRN1函數之參數或係數。另外，在希望將函數f變更為其他之函數g(Ar，Bi，c)(在此處例如C為常數)等之情形時，為了變更函數，與參數一起，或者參數*變更_更程式。變更之程式被儲存在快閃 δ己憶體7，而在演算電路使用此程式即可。假如，使用與此實施形態不同以不是使用程式演算之構來實現放電模式之情形時，若變更函數，則變成必需大更邏輯電路之晶片的再設計。算=有：大幅變叫情形等，有程式之演片進而，構成控制器1與電壓調節器30之晶片為不同之晶控制器1之晶片與構成電壓調節器3 之☆且合，;° 日日片有各種不同、’ <此而後得之函數亦可以利用所组人之可能性报高。 ^ 〇之日日片而變更因此’如函數之變更變為容易理即可期^來確保穩定之動作。丨㈣利雜式之演算處 100140488 15 201232241 再者，以MCU5等程式進行動作之演算裝置，最好在放電模式時不處理其他動作。此係因為在進行其他之處理之期間，在達到目標電壓Vs 之情形時，以後之處理則會變慢。 [第2實施形態] 在第2實施形態中說明遙測動作。遙測動作係指定期地檢查CPU25的電壓狀態等之狀態資訊，該資料被保持在控制器内。另外CPU可以從控制器取出該資料。一般而言遙測動作不被要求高速性。另外，狀態資訊包含有電壓、電流、溫度等。圖4係表示遙測動作時控制之流程圖。圖5係表示遙測動作的處理步驟之流程圖。參照圖4及圖5，ADC17在每pSec等級(〇rder)的第丄時序接受來自輸入部152之信號，對電壓調節器3〇_ι〜3〇_3之輸出電壓進行AD變換，而將數位電壓值dv輸出到MCU5。另外，ADC17在每psec等級(order)的第2時序接受來自輸入部152之信號，對表示供給到電壓調節器之電流值之電壓值(從誤差放大器23輸出）進行ad變換，而將數位電壓值DI'輸出到MCU5。另外，ADC17在每psec等級(order)的第3時序接受來自輸入部152之信號，對表示從電壓調節器so」〜3〇_3内的溫度晶片輸出之溫度之電壓值進行AD變換，而將數位電壓值 100140488 16 201232241 DT’輪出到MCU5(步驟S3〇1，圖4之⑴所示）其次，MCU5將被儲存在遙測暫存器15 DV，更新為從ADC17接受之最新者。位電壓值將從ADCH接受之數位電壓值DT，更 =新Γ贿她附削㈣位溫“ MLU5將從ADC17接受之數位炫ΤΛΤ 土此J^又呵与数位電流值DI，將被儲存在遙測暫存_ ^ m ^ n心数仪％流值DI更新為取新者（步驟S3〇2’圖4之(2)所示）。其次，CPU25因應需要值DV，數位電流值DI， DT)(步驟 S303，圖 4 之(3) ，項出遙測暫存器15之數位電壓及數位溫度值DT(或數位溫度值所示）。々此疋期地取入電麗調節器30-1〜30-3之資訊’藉由進：演算處理，使其儲存在遙測暫存器。 /又而δ和僅以邏輯電路實現處理功能者比較，藉由使用 &式進4Τ⑨算處理之仍等處理，有變慢之傾向。對如同遙測動作之未被要求比較高速之處理者，如错由使用程式淮;、、全 T’昇處理之MCU5等而進行處理則為合適0 再者，以MCU夕老、 <處理速度為高速’以MCU5進行通常模式之處理之情形時，亦可以適用於遙測動作。另外在使用程式進行演算處理之情形時’藉由變更程式 100140488 17 201232241 或參數則可以容易地變更遙測動作之特性。例如，利用系統管理之溫度與實際組裝之情形時的溫度之間則會產生差距。即使在此種情形時，亦可以變更符合組裝實情的溫度參數，例如最高溫度。藉此，則可以設定配合實際組裝之遙測動作。進而，在此處之實例中為表示定期檢查輸出電壓、輸出電流、溫度等複數項目之實例。在本實施形態中使用如圖6(a)所示之1個ALU(Arithmetic and Logic Unit，算術邏輯單元）來實施各個程式。具體而言，在檢查輸出電壓之情形時，根據演算命輸出電壓用之程式，將演算命令施加到ALU而實施處理。亦即，根據暫存器a、b之值而將演算結果輸出到暫存器c。同樣地在檢查輸出電流之情形時，將輸出電流用命令施加到ALU，而在檢查溫度之情形時，實行施加溫度用命令。藉此，實施利用程式之演算處理來減少ALU之數目。此處因為可以實行3個程式，所以僅須1個ALU。另一方面，與本實施形態不同地，當不是使用有程式之演算電路而是使用專用之邏輯電路時，則如圖6(b)所示，輸出電壓、輸出電流、溫度分別需要專用之演算電路（演算器）189、188、187，而會使面積增大。如此，在定期檢查複數個者時，如藉由使用有程式之演算 100140488 18 201232241 電路進行處理則可以使面積縮小。另外’在*被要求處理速度之情形賴可以分時處理各種狀態資訊。 [第3實施形態] 在第3實施形態中說明藉由svm介面之通常之動作。在通常之動作中為實施電壓控制，功率狀態控制。 (電壓控制）圖7係表示電壓控制動作的控制之流程圖。圖8係表不電壓控制動作之處理步驟之流程圖。參照圖7及圖8 ’ CPU25將指定電壓值vt之電壓控制命令輸出到串列通信線(步驟S8〇1，圖7之所示）。 SVID介面14解釋從串列通信線接收之命令，對數位步進控制部20指示電壓控制（步驟S8〇2，圖7之(2)所示）。 DAC數位步進控制部2〇以被指示之通常指示電壓^作為目標值，而輸出用以達到該目標值之下—個步進之數位電壓DV(步驟S803，圖7之(3)所示）。 DAC22將數位電壓DV變換成類比電壓％(步驟簡，圖7之(4)所示）。差動放大器24對CPU25之高電位側之雷 VSEN1與低電位側之電壓VSEN2之差進行放大，並於 1輸出電壓V2(步驟 S805，圖7之(5)所示）。誤差放大器23對從DAC22輸出之電屙Vl t & Vl與從差動放大 100140488 19 201232241 器24輸出之電壓V2之差進行放大，表示被放大之電壓之指定電壓與現在的CPU25之電壓之差的電壓，將其輸出到電壓調節器30-1〜30-3(圖7之⑹所示）。電壓調節器 30-1〜30-3根據從誤差放大器23輸出之電壓，用來校正輪出之電壓（步驟S806)。例如，當高電位側之電壓VSEN1低於通常指示電壓％之情形時，藉由高側MOS電晶體190開啟，使高電位侧之電壓VSEN1上升。另外’當高電位側之電壓VSEN1高於通常指示電壓Vt 之情形時，藉由低側MOS電晶體I9?開啟，使高電位側之電壓VSEN1下降。然後，回到步驟S803而重複進行處理。藉此，控制成使高電位側之電壓VSEN1成為通常指示電壓Vt 0 如此，此處之電壓控制動作不經由MCU5而經由硬邏輯電源控制電路13來進行動作。硬邏輯電源控制電路13藉由使用如MCU5之程式之演算電路的處理，即可一般地快速動作。亦即’在此貫施形態中’對不要求較高處理速度之第1 實施形態所示的放電镇式，或第2實施形態所示之遙測動作，為實施藉由MCU5之處理。另一方面’當與放電楔式或遙測動作比較時，對被要求處

100140488 20 S 201232241 理速度之通常模式之電壓控制動作，係不藉由MCU5而是藉由硬邏輯電源控制電路13來進行動作。藉此則可實現高速之動作。另外，藉由設置MCU5與硬邏輯電源控制電路13雙方，例如與遙測動作並行地則可以容易地實施通常模式之電壓控制動作。再者，在MCU5之演算處理速度為快速之情形時，不僅是放電模式或遙測動作，如藉由MCU5之處理來實施通常模式之電壓控制動作亦可。 (功率狀態控制）功率狀態控制係指控制設定複數個之電壓調節器中之動作之電壓調節器數。根據CPU所消耗之電流大小，而被切換功率狀態模式。圖9係表示功率狀態控制之動作的控制之流程圖。圖10係表示功率狀態控制動作之處理步驟之流程圖。參照圖9和圖10，CPU25將功率狀態控制命令輸出到串列通信線（步驟S701，圖9之（1)所示）。 SVID介面14解釋從串列通信線接收之命令，對相位時脈產生部21指示功率狀態控制（步驟S702，圖9之(2)所示）。相位時脈產生部21決定欲動作之電壓調節器 30-1〜30-3,與對欲動作之電壓調節器30-1〜30-3的相位時脈之相位。 100140488 21 201232241 例如，在功率狀態模式被指定為「〇」之情形時，將其儲存在功率狀態指示值暫存器19。相位時脈產生部21為了將負載電流施加到CPU25，其決定複數欲動作之電壓調節器 30-1〜30-3的選擇，與施加在該等之電壓調節器30-1〜30-3 的時脈之相位。在功率狀態模式被指定為「〇」之情形下，大多會被要求通常負載電流變大，且高精確度之電壓穩定性。因此，其被高速定期地處理。另外，在功率狀態模式被指定為「1」之情形下，將該等儲存在功率狀態指示值暫存器19。相位時脈產生部21在電壓調節器30-1〜30-3中選擇欲動作之1個電壓調節器，並決定施加在該電壓調節器的時脈之相位。在功率狀態模式被指定為「1」之情形下，大部分情形下通常負載電流均小。因此，雖然其被定期處理但與功率狀態模式被指定為「0」之情形相比，電壓調節器之消耗電力下降。在功率狀態模式被指定為「2」之情形時，將該等儲存在功率狀態指示值暫存器19。相位時脈產生部21在電壓調節器30-1〜30-3中選擇欲動作之1個電壓調節器。為了施加負載電流，在指定電壓（亦即利用CPU25，以別個命令而被儲存在參數暫存器8内）以下時決定對欲動作之電壓調節器所施加的時脈之相位（步驟S703，圖9之(3)所示）。 100140488 22 201232241 在功率狀態模式被指定為「2」之情形時，大部分情形負載電流比通常功率狀態模式「1」更小。因此，以不定期僅處理電壓下降，當與功率狀態模式之「1」相比時，電壓調節器之消耗電力則下降。相位時脈產生部21對欲動作之電壓調節器30-1〜30-3之任一個或複數個，使控制信號SMOD活性化，而對欲動作之電壓調節器30-1〜30-3輸出被決定的相位之時脈。電壓調節器30-1〜30-3在接受到被活性化之控制信號SMOD時，根據從相位時脈產生部21傳送之時脈，輸出電壓（步驟S704，圖9之（3)所示）。相位時脈產生部21對欲停止之電壓調節器30-1〜30-3之任一個或複數個，使控制信號SMOD非活性化。電壓調節器30-1〜30-3在接受到被非活性化之控制信號SMOD時，則停止電壓之輸出（步驟S705，圖9之(3)所示）。在此處所示之例為使用硬邏輯電源控制電路13進行功率狀態控制動作者。然而，例如，在如功率狀態模式「2」之以不定期僅處理電壓下降時之情形時，則亦可以進行藉由MCU5之處理。 [第4實施形態] 在第4實施形態中說明緊急停止動作。在電壓調節器 30-1〜30-3之輸出電壓上升之情形時，因為需要緊急停止，所以不藉由MCU5而進行停止處理。 100140488 23 201232241 圖11係表示緊各、〜停止動作時的控制之流程圖12係表示緊| 、〜停止動作之處理步驟之流程電壓比較器4接m 一一 ·一一圖 .,邱TF <t王歹，鄉&流程圖。 β 接觉來自電壓調節器之類比電壓值AV。電 β ^ b較預先儲存之電壓臨限值與類比信號值（步驟 S201)。電原異吊皿視部3在類比電塵值AV大於電壓臨限值時 (在^驟S202為YEs)，將電壓之異常對相位時脈產生部21 口知（圖11之(2)所示）。相位時脈產生部21停止相位時脈之輸出’同時使控制信號SMOD反相。接受到反相控制信號 SM〇D之電[5周節器30·1〜30-3，停止電源供給（步驟S203，圖11之(3)所示）。進而’電源異常監视部3對外部輸出要求半導體系統停止之Shutdown信號（步驟S2〇4，圖丨丨之⑷所示）。如此’在緊急停止動作時，從電壓調節器接受之類比信號並不變換成數位信號，㈣錢壓比較ϋ進行㈣信號之比較處理。囚此’當與從類比信 .…"υ又状战数位信號再比較者相比異常檢測時間可以縮短，且可以高速地動作。另外，下面說明第i、第2、第3實施形態之組合。在放電模式中，進行藉由Mcu之處理時不藉由MCU，以地广理類比彳5唬輸入之電壓比較器而可 100140488 24 201232241 另外，在遙測動作中，進行麩止動作時确腳，巧HMCU之纽’在緊急停可以高速域理。貞之電壓比較器而另外，在通常模式中，利用更峻輯電源控制電路13進行處理，但在緊急停止動作時，則』错由另外設置之類比信號用電壓比較器進行處理，其和通當 ^ 果式為獨立者，可因應緊急停止動作。在上述§兒明中為組合2個動作央， T I進行說明，但組合3個以上之動作亦可。 [第4實施形態之變化例] 在本發明之實施形態中，電源显泉異常監視部3在類比電壓值 AV大於電壓臨限值時，對相位予脈產生部21告知有電壓之異常，同時對外部要求半導體备〇糸、、先之停止，但其並不僅限於此種方式。例如’電源異常監視部3在_ α & 2士士頭比毛壓值AV大於電壓臨限值時’對MCU5輸出通知該户。心之信號。MCU5根據程式對相位時脈產生部21，停止柏仏± 和爆式 0^c 相位時脈之輸出，且使控制作唬SMOD反相，並且使控制哭 ° ° 内之各個構成元件停止。在此種情形下，因為成為藉 + 稭由MCU5之處理，所以當盥不藉由MCU5從電源異常於鉬一㊉風現部3直接對相位時脈產生部 21指示者相比時，則有處理變慢之可浐。藉由MCU5可以使控制哭〗刺。。1内之各個構成元件停止。 100140488 201232241 例如，可使對控制器丨之各個信號或電源之輸入，各個信號之輸出停止之處理變為容易。另外，包源異常監視部3亦可以與相位時脈產生部21及 MCU5並行地輸出緊急停止指示之信號。藉此，在相位時脈產生部21可以儘快地指示，而在其他之部分可以並行地指示。另外，電源異常監視部3是在類比電壓值^大於電壓臨限值時，對外部輸出要求半導體系統停止之Shutd〇wn信號，但是亦可以輸出用來告知檢測到有異常之Fauh信號。亦即，不要求半導體系統停止，告知異常，並在系統側依知異$之内谷而判斷是否要停止，如此亦可。 [第5實施形態] 第5貫施形態說明通過PMBUS之控制。

通過PMBUS之通信，與藉由SVID之通信同樣地’具備有用來實行電源電壓控制、功率狀態控制、遙測等功能之命令。但在PMBUS進行比SVID低速之通信。通過pMBUS 之才曰令因為不要求南速回應速度，因此藉由MCU5控制電源電壓。 (電壓控制）圖13係表示藉由PMBUS實行命令用的控制之流程圖。圖14係表示藉由PMBUS實行命令之步驟之流程圖。參照圖13及圖14,系統控制部27將指示電壓值vt之電

100140488 26 S 201232241 壓控制命令輸出到PMBUS(步驟S401，圖13之（1)所示）。 PMBUS介面1〇解釋從PMBUS接收之命令，對MCU5 指示電壓控制（步驟S402,圖13之(2)所示hMCU5對DAC 數位步進控制部20指示電壓控制（圖13之(3)所示）。 DAC數位步進控制部20以被指示之通常指示電壓vt作為目標值’而輸出用來達到該目標值之下一個步進之數位電壓DV(步驟S403，圖13之(4)所示）。 DAC22將數位電壓DV變換成類比電壓vi(步驟S404，圖13之（5)所示）。差動放大器24將CPU25之高電位侧之電壓VSEN1與低電位側之電壓VSEN2之差放大，並輸出電壓V2(步驟 S405 ’圖13之(6)所示）。誤差放大器23將從DAC22輪出之電壓vi與從差動放大器24輸出之電壓V2之差放大，表示被放大之電壓之指定電壓與現在的CPU25之電壓之差的電壓，將其輪出到電壓調節器30-1〜30-3(圖13之(7)所示）。電壓調節器3(M〜3〇_3 根據從誤差放大器23輸出之電壓，校正所輸出之電壓（步驟 S406)。例如，在高電位側之電壓VSEN1比通常指示電壓vt為低之情形時，藉由高侧MOS電晶體196開啟，而使高電位側之電壓VSEN1上升。另外’在高電位側之電壓VSEN1比通常指示電壓vt為高 100140488 27 201232241 之情形時，藉由低側MOS電晶體197開啟，而使高電位側之電壓VSEN1下降。然後’回到步驟S403重複進行處理。藉此，控制高電位側之電壓VSEN1而使其成為通常指示電壓Vt。如此，在此處之電壓控制動作藉由MCU5與硬邏輯電源控制電路13雙方進行動作。第3貫施形態所說明之通過SVID的電壓控制，從該電壓至成為指示電壓vt為止之時間，會有比通過PMBUS的電壓控制之從該電壓至成為指示電壓vt為止之時間為短的傾向。此係因為通過PMBUS之電壓控制，並不藉由MCU5 而疋藉由硬邏輯電源控制電路丨3所實施，而通過pMBUs 之電壓控制，則係藉由MCU5與硬邏輯電源控制電路13雙方所實施者。但是’如MCU5之演算處理速度變快時，則亦可以成為相同之程度。 (遙測動作）圖15係表示遙測動作時的控制之流程圖。圖16係表示遙測動作之處理步驟之流程圖。參照圖15及圖16 ’ ADC17在每psec等級(order)的第1 時序對電壓調節器3〇_1〜3〇·3之輸出電壓進行AD變換，而將數位電壓值DV輸出到mCU5(步驟S501，圖15之（1)所 100140488 28

S 201232241 卜ADC17在母gSec等級…比打)的第2時序，對表示從電壓調節器3一内的溫度晶片輸出之溫度之電壓值、行AD又換’並將數位電壓值dt，輸出到另卜ADC17在母gSec等級(〇rder)的第2時序對表示供給到電壓調節器3(M愚3之電流值之電壓值進行幼變換並將數位電壓值DI '輸出到MCU5。另外ADC17在母pSec等級(〇rder)的第3時序對表示攸電壓調節H3G-1〜3G-3内之溫度晶片輸出之溫度之電壓值進行AD變換，並將數位電壓值〇τ，輸出到m _，圖15之⑴所示）。（㈣其次’ MCU5讀位電壓值Dv ,作為最新之數位電壓值 Dv ’將其輸出到PMBUS介面1〇。 MCU5以數位電流值DI •作為最新之數位電流值〇ι，將其輸出到PMBUS介面1〇。八 MCU5以數位溫度值DT，作為最新之數位溫度值dt，將其輸出到PMBUS介面10(步驟S502，圖15之(2)所示）。其次，系統控制部27通過PMBUS介面1〇接受數位電壓值DV、數位電流值DI、及/或數位溫度值DT(步驟S5〇3，圖15之(3)所示）。如上所述，在本實施形態中，在PMBUS介面等不被要求高速性之通信方式中，藉由MCU之處理進行通常動作之電 100140488 29 201232241 壓控制動作及遙測動作。另卜控制益亦可以利用2個通信方式或2個從外部制方式（介面）進行動作，在轉射彡下，種賤通信：所要求之速度，，則使时法相，如此亦可。τ 例士在谷4比SVID介面（高速通信方式）低速之讚腦介面（低速通信方式），以藉由Mcu之處理進行= 動作之電壓控制動作及遙測動作。书通常動作之電壓控制動作以 ’且藉由MCU處理遙測動與此相對地，在SVID介面，不藉由MCU之硬邏輯電路處理作0 如此’依照通信速度之方式，將Mcu之使用率分開亦可。亦即，對越要求向速性的介面，則可以越下降MCU之使用率。另外，在以MCU進行高速化演算處理速度之情形時，亦可以對每一個介面不變更MCU之使用率。 [第6實施形態] 第6實施形態說明關於利用DSP計算差分之構成。圖17係表示第6實施形態的半導體系統之構成圖。圖17之構成與圖1之構成的不同點如下所述。圖17之控制器61具備有DSP，取代誤差放大器23而具有 ADC17。在第1實施形態中’以數位計算從放大器輸出之電壓與從

100140488 30 S 201232241 DAC數位步進控制部2〇輸出之電壓的差分(誤差），與此相對地在本實施形態巾，以數位計算從差紐大^ Μ輸出之電壓與從DAC數位步進控㈣2〇輸出之電編勺差分(誤差）。 DAC數位步進控制部20的數位電壓V1會被發送到 DSP62。另-方面’從差動放大器24輸出之類比電壓會被發送到ADC63。ADC63將被輸入的類比電壓變換成數 V2。 DSP62接受數位電壓V1與數位電壓V2，將(ν2_νι)之電壓值輸出到DAC22。DAC22將被輸入之電壓值(V2_v丨）變換成類比電壓。 ' 如此，因為使用DAC22計算差分，所以當與利用誤差敌大器23計算差分之情形相比時’其可以彈性地因應規格或設計之變更等。 [第7實施形態] 第7實施形態說明將MCU5與硬邏輯電源控制電路替攝成為DSP之構成。圖18係表示第7實施形態的半導體系統之構成圖。圖18之構成與圖1之構成的不同點如下所述。圖18之控制器51以i個DSP52擔任$ i實施形 MCU5，DAC數位步進控制部，與相位時脈產生部2i之功能0 100140488 31 201232241 在DSP52因為對電源控制專用之命令實施限定處理，所以當與MCU5相比時，可以使電路規模變小，並且當與 MCU5相比時’可以進行高速處理。另外，Dsp因為具有可變性’所以當與硬邏輯相比時’可以彈性地因應規格或設計之變更等。在此實例中，⑽係處理通常動作之電壓控制與放電動作或遙測動作。再者，亦可以不藉由DSP而以硬邏輯電路實現通常動作之電壓控制，並以DSP處理放電動作或遙_作亦可。 [第8實施形態] 第8實施形態圖19係表示第8實施形態的半導體系統之構成圖。圖19之構成與圖1之構成之不同點如下所述。亦即，在第8實施形態中，不是各個電壓調節器lb 具有PWM部m’而是控制器71具有PWM部72。心 PWM部72構建在1個晶片中。藉此，電壓調節器不需要個別具備有PWM部。該PWM部72之構成因與圖i之第〗_ 心弟1貫施形態的PWM部之構造相同，所以不再重複說明。 ° [第9實施形態] 第9實施縣說_存料料Μ閃記㈣之使用例圖20係表示參數設定時的控制之流程圖。 100140488 32 201232241 圖21係表示參數設定之處理步驟之流程圖。參照圖20與圖21，電位固定部26設定控制器之外部端子之電壓。例如，在外部端子為複數之情況下，將各個端子設定在Low位準或High位準（步驟S601，圖20之（1)所示）。其次，PIN控制部6將表示外部端子以何種方式設定的設定資訊輸出到MCU5(步驟S602，圖20之(2)所示）。 MCU5根據接收到之設定資訊選擇快閃記憶體7内的對照表。圖21係表示對照表之實例。如圖22所示，在對照表 0〜對照表3中，分別設定有最大容許電壓值、最大容許溫度、與最大容許電流之初期值。例如，MCU5在外部端子為 2個之情形時，藉由將各個端子設定在Low位準或High位準，而從4個之對照表中選擇1個（步驟S603，圖20之(3) 所示）。 MCU5將被選擇之對照表的内容儲存在性能暫存器9。該參數值可以藉由CPU25或系統控制部27來更新（步驟 S604，圖20之(4)所示）。各個構成元件參照被儲存在性能暫存器9之參數而進行處理。例如，電源異常監視部3藉由最大電流容許值、最大溫度容許值、最大電壓容許值、或下限電壓容許值等之參數，與檢測到之電流、溫度、電壓作比較，用來監視電源異常（步驟S605，圖20之(5)所示）。 [第10實施形態] 100140488 33 201232241 在第ίο實施形態中說明在晶片内搭載有控制器1之構成元件的配置。圖23係表示本發明之實施形態的控制器1内之構成元件之配置圖。排列在晶片周圍的四的角為分別表示電極概塾199。參照圖23 ’因為在類比電源控制電路11内搭載有DAC22 等要求高精確度之電路，所以類比電源控制電路1丨需要極力地防止由於電源線變動造成之特性劣化。另一方面，在快閃記憶體7内搭載有在資料寫入或讀出時動作之充電泵電路。因此，在資料寫入或讀出時，消耗電流量激烈地變動’而使雜訊容易附載在電源線。因此，類比電源控制電路11之電源線以不會受到快閃記憶體7干涉之方式，如圖23所示，在本實施形態中，則為將類比電源控制電路11與快閃記憶體7配置在儘可能互相離開之位置。另外，在本實施形態中，在類比電源控制電路11與快閃記憶體7之間配置不容易受到雜訊影響之邏輯電路與 SRAM92(在圖23未圖示）。這是因為考慮到，MCU5與構成其周邊功能之數位功能模組的邏輯部分，為利用系統時脈進行同步設計者。在邏輯部分，則雜訊影響僅在時脈邊緣之資料取入的短時間内發生，還有更考慮到雜訊影響之電壓下降與串音的對策而所實施者。因此，在本實施形態中，在類比 100140488 34 201232241 電源控制電路u與快閃記憶體7之_容易發生雜訊〜置，配置有抗雜訊性的邏輯部分。立另外，在本實施形態中，在沿著半導體晶片1的輪廓之〜邊配置類比電源控制電路1卜沿著半導體晶片1的輪鄭另一邊(最好為面對之邊）則配置快閃記憶體7。藉此，因為可以分別成為連接到類比電源控制電路u 、电極襯塾199之輪人輸出端子，與連接到類比電源控制電^ 11的電極襯塾之輸人輸出端子，所以可以減少由於雜訊造成之互相干涉。以上，雖以第1實施形態〜第1〇實施形態為例進行說明，但亦可以使该等實施形態適當地組合，或使某一實施形態與其他貫施攜帶之一部分組合亦可。另外，雖所示之例為將參數或程式之記憶儲存在快閃記憶體7，但使用其他非揮發性記憶體，例如，r〇m或ram等亦可。【圖式簡單說明】圖1係表示本發明之實施形態的半導體系統之構成圖。圖2係表示放電處理之步驟之流程圖。圖3係表示在放電處理時的CPU之電壓變化圖。圖4係表示遙測動作時的控制之流程圖。圖5係表示遙測動作的處理之步驟之流程圖。圖6係表示MCU之演算器與專用演算器圖。 100140488 35 201232241 圖7係表示電壓控制動作的控制之流程圖。圖8係表示電壓控制動作之處理步驟之流程圖。圖9係表示功率狀態控制動作的控制之流程圖。圖10係表示功率狀態控制動作之處理步驟之流程圖。圖11係表示緊急停止動作時的控制之流程圖。圖12係表示緊急停止動作之處理步驟之流程圖。圖13係表示藉由PMBUS實施命令用的控制之流程圖。圖14係表示藉由PMBUS實施命令之步驟之流程圖。圖15係表示遙測動作時的控制之流程圖。圖16係表示遙測動作之處理步驟之流程圖。圖17係表示第6實施形態的半導體系統之構成圖。圖18係表示第7實施形態的半導體系統之構成圖。圖19係表示第8實施形態之半導體系統之構成圖。圖20係表示參數設定時的控制之流程圖。圖21係表示參數設定之處理步驟之流程圖。圖22係表示對照表之實例圖。圖23係表示本發明之實施形態的控制器内之構成元件之配置圖。【主要元件符號說明】 1 ' 61 控制器 2 電源異常監視電路 3 電源異常監視部 100140488 36 201232241 4 電壓比較器 5 MCU 6 PIN控制部 7 快閃記憶體 8 參數暫存器 9 性能暫存器 10 PMBUS介面 11 ' 64 類比電源控制電路 12 SVID命令判定電路 13 硬邏輯電源控制電路 14 SVID介面 15 遙測暫存器 16 動作模式暫存器 17、63 ADC 18 電壓指示值暫存器 19 功率狀態指示值暫存器 20 DAC數位步進控制部 - 21 相位時脈產生部 - 22 DAC 23 誤差放大器 24 差動放大器 25 CPU 100140488 37 201232241 26 電位固定部 27 系統控制部 30-1 〜30-3 電壓調節器 31 PWM比較器 32 閂鎖電路 33 DC-DC變換器 52、62 DSP 151 PWM部 152 輸入部 153 輸出部 161 控制部 187-189 輸出電壓專用演算器 190 ALU 196 高側MOS電晶體 197 低側MOS電晶體 198 MOS控制部 100140488 38

Claims

201232241 七、申請專利範圍： 1半導體裝复 ι_一種控制器，其控制將電源電壓供給到第的電壓調節器，具備有：輸入部，其接受用以監視供給到上述第！半導體裝置之上述電源電壓的監視電壓；控制部’其使上述電壓調節器成為關閉狀態，在使上述第 1半導《置之電源電壓下降的放電模式下，_上述監規電壓’檢測上述電源電壓是否下降到目標電壓；輸出部’其係當上述電源電壓從上述放電⑨模式之開始時的開始電Μ相上述目標電壓時，使表示相上述信號輸出；及 < 演算電路，其依照程式進行動作；表示達到上述目標電壓作考 σ〜係错由上述演算電路所生 2.如申請專利範圍第1項之控制器，其中，上述電壓調節器具有高側電晶體及低側電晶體；並具備有通常模式，其利用上述高側電晶體之開啟狀態與關閉狀曰曰-述低側電閉狀恶的控制，將上述電源電壓保持在一疋的電壓之通常指示電壓。 3·如申請專利範圍第2項之控制器，1中，當上:放電模式中開始放電… 電壓之差4上述”料中_料模叙第2開始電麼 100140488 39 201232241 與上述通常指示電壓之差為相等時，在上述通常模式中從上述第2開始電壓達到上述通常指示電壓為止之時間，成為比在放電模式中從上述第1開始電壓達到上述目標電壓為止之時間為短。 4. 如申請專利範圍第2項之控制器，其中，在上述通常模式，不藉由上述演算電路而藉由邏輯電路實行動作。 5. 如申請專利範圍第2項之控制器，其中，控制為：當輸出表示達到上述目標電壓之信號，則使施加在上述第1半導體裝置之電壓成為低於上述目標電壓之指示電壓。 6. 如申請專利範圍第5項之控制器，其中，上述目標電壓與上述指示電壓之差係小於上述第1開始電壓與上述目標電壓之差。 7. 如申請專利範圍第6項之控制器，其中，上述目標電壓被保持在上述控制器内，可以依照從外部施加到上控制器之信號進行變更。 8. —種控制器，其控制將電源電壓供給到第1半導體裝置的電壓調節器，具備有：輸入部，其接受表示上述電壓調節器之狀態資訊的信號；控制部，其更新以上述被輸入之信號所表示之狀態資訊的資料；及 100140488 40 201232241 介面部’其在有來自上述第丨半導體裝置之要求之情形時，將上述狀態資訊之資料輸出到上述第丨半導體裝置· 上述控制部具備有演算電路，其依照被設在上述輪入部與上述介面部之間之程式而進行動作。 9. 如申請專利範圍第8項之控制器，其中，上述狀態資訊有複數個種類；上述演算電路係以分時方式處理各個狀態資訊。 10. 如申請專利範圍第9項之控制器，其中，上述狀態資訊係關於電壓、電流、溫度。 11. 如申請專利範圍第8項之控制器，其中，上述電壓5周節器具有高側電晶體及低側電晶體；曰並具備有通常模式，其利用上述高側電晶體和上述低側電晶體之開啟狀態和關耗之控制，將上述電源電壓保持在一定之電壓之通常指示電壓。 12. 如申請專利範圍第u項之控制器，其中， —在上述騎模式中，科由上述㈣電路喊由邏輯電路貫行動作。 13. -種控制器，其控制將電源電壓供給到第置的電壓調節器，具備有： ¥装第1介面，其接受來自外部之指示信號；第.2介面’其接受來自外部之第2指示信號；及控制。卜其依照上述第1指示信號，藉由依照程式動作之 100140488 201232241 演算電路，以使施加在上述第1半導體裝置之電壓成為指示電壓之方式控制，並依照上述第2指示信號，藉由與上述演算電路不同之邏輯電路，以使施加在上述第1半導體裝置之電壓成為上述指示電壓之方式控制；依照上述第2指示信號而施加在上述第1半導體裝置之電壓成為上述指示電壓為止之時間，係比依照上述第1指示信號而施加在上述第1半導體裝置之電壓成為上述指示電壓為止之時間更短。 14.一種半導體系統，其具備有：第1半導體裝置；電壓調節器，其將電源電壓供給到上述第1半導體裝置；及控制器，其控制上述電壓調節器，以1個晶片所構成；其中具備有：輸入部，其接受用以監視施加到第1半導體裝置之電源電壓的監視電壓；控制部，其在放電模式中，使上述電壓調節器成為關閉狀態，並藉由上述監視電壓，檢測電源電壓下降到目標電壓；及輸出部，其係當上述電源電壓達到目標電壓時，使表示轉移到通常模式之結果信號輸出；上述控制部包含有演算電路，其依照程式而進行動作；在上述輸入部與上述輸出部之間係介存有上述演算電路。 100140488 42