JP6374067B2

JP6374067B2 - 半導体装置、電池パック、及び携帯端末

Info

Publication number: JP6374067B2
Application number: JP2017156704A
Authority: JP
Inventors: 俊貴鵜飼; 秀和永戸
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2017-08-15
Filing date: 2017-08-15
Publication date: 2018-08-15
Anticipated expiration: 2033-08-22
Also published as: JP2017204485A

Description

本発明は、半導体装置、電池パック、及び携帯端末に関し、特に、バッテリの状態を監視するための半導体装置に適用して有効な技術に関する。

近年、ノートパソコン等の携帯端末における内部回路（ＰＣシステム）に搭載されるＣＰＵ（ＧＰＵを含む）として、消費電力と演算性能と信頼性（寿命）のバランスを取るために可変周波数機能を備えるものが増えつつある。可変周波数機能とは、通常時は、ＣＰＵのクロック周波数を比較的低く設定（通常クロック動作）することで低消費電力にするとともにＣＰＵの温度上昇を抑えてＣＰＵの信頼性の低下を抑制し、アプリケーションのＣＰＵリソース要求が増加した時は、ＣＰＵのクロック周波数を高く設定（高速クロック動作）することで演算性能を向上させるものである。

ＣＰＵが高速クロック動作を行うとき、ノートパソコンにＡＣアダプタが接続されていない場合には、ＣＰＵの高速クロック動作に必要な電力の全てはバッテリ（複数の二次電池セルを組み合わせた組電池）から供給される。一方、ノートパソコンにＡＣアダプタが接続されている場合には、高速クロック動作に必要な電力はＡＣアダプタとバッテリの双方から供給される。これは、軽量化、低消費電力化、及び低コスト化のために、ＡＣアダプタの最大電力を高速クロック動作時に必要な最大電力よりも小さく設計しているからである。なお、高速クロック動作時にＡＣアダプタの不足分の電力としてバッテリから取り出された電力は、通常クロック動作時にＡＣアダプタによってバッテリが充電されることで補充される。

上述のように、ＣＰＵが高速クロック動作を行うには、ＡＣアダプタの接続の有無に関わらず、バッテリからの電力供給が必要となる。そのため、ＣＰＵが高速クロック動作を行う期間や高速クロック動作時のクロック周波数は、バッテリが供給可能な電力量に基づいて決定される。例えば、可変周波数機能を備えるＣＰＵは、高速クロック動作時のクロック周波数として、通常クロック動作時のクロック周波数よりも高い複数のクロック周波数が選択可能に構成されており、そのときのバッテリの供給可能な電力量に応じて、最適なクロック周波数が選択される。

一方、ノートパソコン等の携帯端末に搭載されるバッテリの状態は、バッテリと共に電池パックに搭載された電池監視システムによって監視される。電池監視システムは、一般に、電池制御ＩＣ（ＦＧＩＣ：ＦｕｅｌｇａｕｇｅＩＣ）、電池の充放電電流を電圧情報として検出するためのセンス抵抗、充電制御用のＭＯＳトランジスタ、放電制御用のＭＯＳトランジスタ、及びサーミスタやヒューズ等の保護回路を含んで構成される。電池制御ＩＣは、例えばマイクロコントローラを含んで構成され、バッテリの残量管理機能や充電制御用／放電制御用ＭＯＳトランジスタの制御機能、バッテリの保護機能等を実現する。例えば、電池制御ＩＣは、バッテリの充放電電流及び電池電圧の検出結果に基づいて電池状態を示す情報を生成し、携帯端末の内部回路に通知する。電池状態を示す情報としては、例えば、満充電容量ＦＣＣ（ＦｕｌｌＣｈａｒｇｅＣａｐａｃｉｔｙ）、電池の残量ＲＣ（ＲｅｍａｉｎｉｎｇＣａｐａｃｉｔｙ）、及び電池の充電状態ＳＯＣ（ＳｔａｔｅｏｆＣｈａｒｇｅ）等がある。電池制御ＩＣの従来例として、例えば特許文献１乃至３に開示がある。

上述した可変周波数機能を持つＣＰＵを搭載したノートパソコンの電池パックに搭載される電池制御ＩＣは、上記の電池状態を示す情報に加え、バッテリから内部回路に供給可能な最大電力量の情報を、バッテリの放電電流及び電池電圧の測定結果に基づいて生成する。最大電力量の情報は、ノートパソコンのＰＣシステム（内部回路）に随時（例えば１秒に１回）通知され、前述のように、高速クロック動作時のクロック周波数や高速クロック動作の期間を決定するのに利用される。

特開２０１０−３４０１６号公報特開２００３−７９０５９号公報特開２００１−５１０２９号公報

可変周波数機能を備えたＣＰＵが、最適なクロック周波数で最適な期間の高速クロック動作を行うには、より正確な最大電力量の情報が必要となる。最大電力量は、例えば、ＰＣシステムに印加される電源電圧がＰＣシステムの動作を保証する最低動作電圧を下回らない範囲においてバッテリから供給可能な最大電流と、上記最低動作電圧とに基づいて算出される。

一般に二次電池セルは放電電流値によって内部インピーダンスが変化するため、放電電流が変わるとバッテリの出力電圧が変化し、ＰＣシステムに印加される電源電圧も変化してしまう。そのため、正確な最大電力量を得るためには、実際にＰＣシステムのＣＰＵが高速クロック動作しているときに放電電流及び電池電圧を計測し、その計測結果から内部インピーダンスを推定し、推定した内部インピーダンスの値に基づいて最大電流Ｉｍａｘを求めなければならない。

しかしながら、高速クロック動作中に放電電流及び電池電圧を計測することは容易ではない。その理由としては、高速クロック動作の期間が１０ｍｓ程度と短いことと、高速クロック動作の発生に規則性がない上に、通常クロック動作から高速クロック動作への切り替わりをＰＣシステムから電池パック側（電池制御ＩＣ）に通知する機能が備わっていないことが挙げられる。このため、従来の電池制御ＩＣでは、ＰＣシステムが高速クロック動作モードで動作しているか否かを判別することが困難であり、高速クロック動作が行われる短い期間にタイミング良く放電電流及び電池電圧を計測することが困難であった。この問題を解決するため、所定期間だけ高速クロック動作を行うような機能をＰＣシステム側に持たせるという手法も考えられるが、このような機能はいたずらに消費電力を増加させることになり、また、ＰＣシステム側の仕様変更が必要となるため、適当ではない。なお、上記特許文献１乃至３に開示された構成は、不意に生じる短時間の大電流と電池電圧をタイミング良く測定することについて全く考慮されていない。

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。

すなわち、本半導体装置は、前記電池の電圧を測定するための電圧測定部と、前記電池の充電電流及び放電電流を測定するための電流測定部と、前記電圧測定部及び前記電流測定部の測定結果に基づいて、電池の状態を示す状態情報を生成するデータ処理制御部と、電流検出部とを有する。前記電圧測定部及び前記電流測定部は、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記電圧及び前記放電電流の測定が可能にされる。前記データ処理制御部は、前記電流検出部による検出に応じて前記電圧測定部が測定した電圧測定値と、前記電流検出部による検出に応じて前記電流測定部が測定した電流測定値とに基づいて、前記電池の内部抵抗を推定し、その推定値に基づいて前記電池から供給可能な最大電力量を算出する。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、本半導体装置によれば、ＣＰＵの高速クロック動作時に、バッテリから供給可能な最大電力量を精度良く算出することができる。

図１は、実施の形態１に係る電池制御ＩＣを含む電池パックを搭載した携帯端末を例示する図である。図２は、電流検出部の内部構成例を示す図である。図３は、電流検出部の動作例を示すタイミングチャート図である。図４は、電流検出部の別の内部構成例を示す図である。図５は、最大電力量Ｐｍａｘの算出方法を説明するための図である。図６は、実施の形態１に係る電池制御ＩＣの処理フローを示す図である。図７は、実施の形態１に係る電池制御ＩＣによる最大電力量Ｐｍａｘの算出に係るタイミングチャート図である。図８は、実施の形態２に係る電池制御ＩＣを含む電池パックを搭載した携帯端末を例示する図である。図９は、実施の形態２に係る電流検出部の内部構成例を示す図である。図１０は、実施の形態２に係る電池制御ＩＣの動作例を示すタイミングチャート図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕（電流測定部とは異なる電流検出部によって放電電流の大幅な増加を検出し、放電電流が増加した状態での電池電圧と放電電流を測定するＦＧＩＣ）
本願の代表的な実施の形態に係る、電池（１１）の状態を監視するための半導体装置（１０、３０）は、下記の構成を有する。本半導体装置は、前記電池の電圧を測定するための電圧測定部（１０６）と、前記電池の充電電流及び放電電流を測定するための電流測定部（１０５）と、前記電圧測定部及び前記電流測定部の測定結果（Ｉａ，Ｉｂ，Ｖａ，Ｖｂ）に基づいて、電池の状態を示す状態情報を生成するデータ処理制御部（１００）と、を有する。本半導体装置は更に、前記放電電流が所定の閾値を超えていることを検出するための電流検出部（１０５、３０５）と、を有する。前記電圧測定部及び前記電流測定部は、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記電圧及び前記放電電流の測定が可能にされる。前記データ処理制御部は、前記電流検出部による検出に応じて前記電圧測定部が測定した電圧測定値（Ｖｂ）と、前記電流検出部による検出に応じて前記電流測定部が測定した電流測定値（Ｉｂ）とに基づいて、前記電池の内部抵抗（Ｒ）を推定し、その推定値に基づいて前記電池から供給可能な最大電力量（Ｐｍａｘ）を算出する。

これによれば、電池の放電電流として大電流が発生したときの電池電圧と放電電流を容易に測定することができ、大電流発生時の電池の内部抵抗を高精度に推定することができる。これにより、電池から供給可能な最大電力量の算出精度が向上する。

〔２〕（放電電流の増加時にＡ／Ｄ変換器の分解能を下げて放電電流を測定する）
項１の半導体装置において、前記電流測定部は、デルタ・シグマ方式のＡ／Ｄ変換回路（１０４１）を含む。前記Ａ／Ｄ変換回路は、前記電流検出部による検出に応じてその分解能が低くされる。

これによれば、大電流が発生している期間に放電電流の測定を完了させることができる。また、大電流発生時の放電電流を測定するためのＡ／Ｄ変換回路を別途設ける必要がないため、半導体装置の回路規模の増大を抑えることができる。

〔３〕（放電電流の増加時に充電制御用トランジスタをオンさせる）
項１又は２の半導体装置（３０）は、前記電池と外部装置（２０）との間の電力の供給経路に直列に接続される充電制御用トランジスタ（ＭＮＣ）及び放電制御用トランジスタ（ＭＮＤ）を制御するための制御部（３０３）を更に有する。前記制御部は、前記充電制御用トランジスタをオンさせることで前記電池の充電を可能にする。また、前記制御部は、前記放電制御用トランジスタをオンさせることで前記電池の放電を可能にする。更に前記制御部は、前記電池の放電中に、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記放電制御用トランジスタをオンさせた状態で更に前記充電制御用トランジスタをオンさせる。

これによれば、放電時に大電流が発生したときに、電池と外部装置との間の電力供給経路にトランジスタのボディダイオード1段分の順方向電圧降下が起きなくなるので、放電時の電力供給量を増加させることができる。また、これによれば、上記電力供給経路におけるトランジスタのボディダイオードの寄生抵抗成分による電圧降下が小さくなるので、電池から出力可能な最大電流が大きくなり、最大電力量を更に増大させることができる。

〔４〕（電流検出部の構成：センス抵抗間の電圧と基準電圧とを比較するコンパレータ回路）
項１乃至３の何れかの半導体装置（１０、３０）において、前記電流検出部は、前記放電電流に応じた検出電圧（Ｖｓ）と前記所定の閾値（Ｉｔｈ）に応じた基準電圧（Ｖｔｈ）とを比較するコンパレータ回路（１０５２）を含む。

これによれば、前記放電電流が前記所定の閾値を超えたか否かを容易に判定することができる。

〔５〕（電流検出部の構成：コンパレータ回路の比較結果に応じて割り込み信号を生成する信号生成回路）
項４の半導体装置において、前記電流検出部は、前記検出電圧が前記基準電圧を超えている状態が所定期間（ＴＤ）継続したら、測定の実行を指示する割り込み信号（ＶＩＮＴ）を出力する信号生成回路（１０５３、３０５３）を更に有する。前記電圧測定部及び前記電流測定部は、前記割り込み信号に応じて測定を開始する。

これによれば、ノイズ等に起因する瞬間的な電流の増加を誤って検出することを防止できる。

〔６〕（電流検出部の構成：コンパレータ回路の前段に設けられたレベルシフタ＋ゲイン調整回路）
項５の半導体装置において、前記電流検出部は、前記検出電圧の信号レベルを増大させて前記コンパレータ回路に供給する増幅部（１０５１、１０５４）を更に有する。

これによれば、前記電池と外部装置との間の電力の供給経路に直列に接続される、放電電流の検出電圧を生成するためのセンス抵抗の抵抗値を更に小さくすることができる。

〔７〕（電池パック）
本願の代表的な実施の形態に係る電池パック（１、３）は、複数の二次電池セル（Ｃｅｌｌ１〜ＣｅｌｌＭ）から構成される組電池（１１）と、前記組電池を外部装置に接続するための第１端子（ＰＢ１）及び第２端子（ＰＢ２）と、前記第１端子と前記組電池との間の電力供給経路に直列に接続された充電制御用トランジスタ（ＭＮＣ）及び放電制御用トランジスタ（ＭＮＤ）と、備える。前記電池パックは更に、前記第２端子と前記組電池との間の電力供給経路に直列に接続されたセンス抵抗（Ｒｓ）と、前記組電池の状態を監視するとともに前記充電制御用トランジスタ及び前記放電制御用トランジスタのオン・オフを制御する電池制御ＩＣ（１０、３０）と、を備える。前記電池制御ＩＣは、前記組電池の出力電圧（Ｖｂａｔ）を測定するための電圧測定部（１０６）と、前記センス抵抗の両端の電圧（Ｖｓ）に基づいて、前記組電池の放電電流と充電電流（Ｉｄ）とを測定するための電流測定部（１０４）と、を有する。前記電池制御ＩＣは更に、前記電圧測定部及び前記電流測定部の測定結果に基づいて電池の状態を示す状態情報を生成するデータ処理制御部（１００）と、センス抵抗の両端の電圧が所定の閾値電圧（Ｖｔｈ）を超えたことを検出するための電流検出部（１０５、３０５）と、前記充電制御用トランジスタ及び前記放電制御用トランジスタを制御するための制御部（１０３、３０３）と有する。前記電圧測定部及び前記電流測定部は、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記出力電圧及び前記放電電流の測定が可能にされる。前記データ処理制御部は、前記電流検出部による検出に応じて前記電圧測定部が測定した電圧測定値（Ｖ２）と、前記電流検出部による検出に応じて前記電流測定部が測定した電流測定値（Ｉ２）とに基づいて、前記電池の内部抵抗を推定し、その推定値に基づいて前記組電池から供給可能な最大電力量（Ｐｍａｘ）を算出する。

これによれば、電池から供給可能な最大電力量の算出精度の高い電池パックを提供することができる。

〔８〕（電池パック：放電電流の増加時にＡ／Ｄ変換器の分解能を下げて放電電流を測定する）
項７の電池パックにおいて、前記電流測定部はデルタ・シグマ方式のＡ／Ｄ変換回路（１０４１）を含む。前記Ａ／Ｄ変換回路は、前記電流検出部による検出に応じてその分解能が低くされる。

これによれば、大電流が発生している期間に放電電流の測定を完了させることができる。また、大電流発生時の放電電流を測定するためのＡ／Ｄ変換回路を別途設ける必要がないため、電池制御ＩＣの回路規模の増大を抑えることができ、電池パックのコスト増を抑えることができる。

〔９〕（電池パック：放電電流の増加時に充電制御用トランジスタをオンさせる）
項７又は８の電池パックにおいて、前記制御部は、前記充電制御用トランジスタをオンさせるとともに前記放電制御用トランジスタをオフさせることで前記電池の充電を可能にし、前記充電制御用トランジスタをオフさせるとともに前記放電制御用トランジスタをオンさせることで前記電池の放電を可能にする。前記制御部は、前記電池の放電中に、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記放電制御用トランジスタをオンさせた状態で更に前記充電制御用トランジスタをオンさせる。

これによれば、放電時に大電流が発生したときの電力損失が小さく、且つ、より大きな最大電力量が得られる電池パックを提供することができる。

〔１０〕（電池パックを搭載した携帯端末）
本願の代表的な実施の形態に係る携帯端末（２００、２０１）は、項７乃至９の何れかに記載の電池パックと、ＣＰＵ（２２）を含み、前記組電池からの給電により動作可能とされる内部回路（２０）と、を有する。前記内部回路は、前記ＣＰＵが第１クロック周波数（ｆ１）で動作する通常クロック動作モードと、前記ＣＰＵが前記第１クロック周波数よりも高い第２クロック周波数（ｆ２、ｆ２＿１〜ｆ２＿ｎ）で動作する高速クロック動作モードとが切り替え可能に構成される。前記内部回路は、前記ＣＰＵが前記高速クロック動作モードで動作するとき、前記半導体装置によって算出された前記最大電力量に基づいて前記第２クロック周波数の大きさを決定する。

これによれば、内部回路は、電池制御ＩＣによって高精度に算出された最大電力量に基づいて高速クロック動作モードにおけるクロック信号の周波数を決定するから、ＣＰＵの演算性能を更に向上させることができる。

〔１１〕（第１測定モードでの測定中に大電流が検出されたら、第２測定モードで電池電圧及び放電電流を測定するＦＧＩＣ）
本願の代表的な実施の形態に係る、電池（１１）の状態を監視するための半導体装置（１０、３０）は、下記の構成を有する。本半導体装置は、前記電池の出力電圧（Ｖｂａｔ）を測定するための電圧測定部（１０６）と、前記電池の充電電流及び放電電流（Ｉｄ）を測定するための電流測定部（１０４）と、を有する。前記半導体装置は更に、前記電圧測定部及び前記電流測定部の測定結果に基づいて、電池の状態を示す状態情報を生成するデータ処理制御部（１０１）と、前記放電電流が所定の閾値（Ｉｔｈ）を超えていることを検出するための電流検出部（１０５、３０５）と、を有する。前記電圧測定部及び前記電流測定部は、第１測定モード（通常測定モード）と第２測定モード（大電流測定モード）とを有する。前記電圧測定部は、前記第１測定モードで前記出力電圧を測定しているとき、前記電流検出部によって前記放電電流が前記所定の閾値を超えていることが検出されたら、前記第２測定モードで前記出力電圧を測定する。前記電流測定部は、前記第１測定モードで前記放電電流を測定しているとき、前記電流検出部によって前記放電電流が前記所定の閾値を超えていることが検出されたら、前記第２測定モードで前記放電電流を測定する。データ処理制御部は、電圧測定部及び電流測定部によって第１測定モードで測定された第１電圧測定値（Ｖａ）及び第１電流測定値（Ｉａ）と、電圧測定部及び電流測定部によって第２測定モードで測定された第２電圧測定値（Ｖｂ）及び第２電流測定値（Ｉｂ）とに基づいて、前記電池の内部抵抗を推定し、その推定値に基づいて前記電池から供給可能な最大電力量（Ｐｍａｘ）を算出する。

〔１２〕（放電電流の増加時にＡ／Ｄ変換器の分解能を下げて放電電流を測定する）
項１１の半導体装置において、前記電流測定部は、デルタ・シグマ方式のＡ／Ｄ変換回路（１０４１）を含む。前記Ａ／Ｄ変換回路は、前記第２測定モードにおけるＡ／Ｄ変換の分解能が前記第１測定モードにおけるＡ／Ｄ変換の分解能よりも低くされる。

〔１３〕（放電電流の増加時に充電制御用トランジスタをオンさせる）
項１０又は１２の半導体装置（３０）は、前記電池と外部装置との間の電力の供給経路に直列に接続される充電制御用トランジスタ（ＭＮＣ）及び放電制御用トランジスタ（ＭＮＤ）を制御するための制御部（３０３）を更に有する。前記制御部は、前記充電制御用トランジスタをオンさせることで前記電池の充電を可能にし、前記放電制御用トランジスタをオンさせることで前記電池の放電を可能にする。前記制御部は、前記電池の放電中に、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記放電制御用トランジスタをオンさせた状態で更に前記充電制御用トランジスタをオンさせる。

２．実施の形態の詳細
実施の形態について更に詳述する。なお、発明を実施するための形態を説明するための全図において、同一の機能を有する要素には同一の符号を付して、その繰り返しの説明を省略する。

≪実施の形態１≫
図１は、実施の形態１に係る電池制御ＩＣを含む電池パックを搭載した携帯端末を例示する図である。

同図に示される携帯端末２００は、例えばノートパソコンであり、システムボード（ＢＤ＿ＳＹＳ）２と電池パック（ＰＡＣ＿ＢＡＴ）１とを含んで構成される。

システムボード２は、ノートパソコンとしての機能を実現するための内部回路（ＳＹＳ）２０や複数の外部端子がプリント基板等の実装基板上に形成された構成とされる。同図には、複数の外部端子として、外部電源ＶＩＮ＿ＥＸの供給を受ける外部電源端子Ｐ１と、電池パック１と接続するための高電位側電源端子Ｐ２及び低電位側電源端子Ｐ３と、電池パック１と通信を行うための入出力端子ＰＩＯとが代表的に例示されている。

内部回路２０は、高電位側電源端子Ｐ２及び低電位側電源端子Ｐ３を介して電池パック１から供給された電力により、動作可能にされる。高電位側電源端子Ｐ２から内部回路２０への電力供給経路には配線抵抗や外部端子の接触抵抗等の寄生の抵抗成分が存在し、同図ではこの抵抗成分を参照符号Ｒｓｙｓとして図示している。また、内部回路２０は、外部電源端子Ｐ１に外部電源（例えばＡＣアダプタ）ＶＩＮ＿ＥＸが接続された場合には、外部電源ＶＩＮ＿ＥＸからダイオード２１を介して供給された外部電力によっても動作可能にされる。なお、外部電源ＶＩＮ＿ＥＸから供給された外部電力は、上記のように内部回路２０に供給されるとともに、必要に応じて電池パック１に供給されて組電池１１の充電に利用される。

内部回路２０は、例えば、ＣＰＵ（ＧＰＵを含む）２２や、大容量のＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）２３、ＳＳＤ（ＦｌａｓｈＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）２４等の複数の半導体部品を含んで構成される。

ＣＰＵ２２は、前述した可変周波数機能を備える。すなわち、ＣＰＵ２２は、クロック周波数ｆ１で動作する通常クロック動作モードと、クロック周波数ｆ１よりも高いクロック周波数ｆ２で動作する高速クロック動作モードとが切り替え可能に構成される。例えば、内部回路２０は、通常時には通常クロック動作モードに設定し、比較的低いクロック周波数ｆ１でＣＰＵ２２を動作させることで低消費電力にするとともにＣＰＵ２２の温度上昇を抑えてＣＰＵ２２の信頼性の低下を抑制する。一方、アプリケーションのＣＰＵリソース要求が増加した時には、内部回路２０は高速クロック動作モードに設定し、通常クロック動作モード時のクロック周波数ｆ１よりも高いクロック周波数ｆ２でＣＰＵ２２を動作させることで、演算性能を向上させる。ただし、ＣＰＵ２２のクロック周波数を高くすると、ＣＰＵ２２のチップ温度が上がり信頼性が低下する虞があるため、高速クロック動作モードでＣＰＵ２２が動作する期間は、最大で例えば１０ｍｓ程度に短く設定される。なお、ＣＰＵ２２を連続して高速クロック動作モードで動作させたい場合には、高速クロック動作モードでの動作期間が１０ｍｓを経過したら一旦通常クロック動作モードに戻し、その後ＣＰＵのチップ温度が安全な範囲まで下がったことを確認してから、再び高速クロック動作に移行させる、というような制御が行われる。

高速クロック動作モードでＣＰＵ２２が動作する期間や高速クロック動作モード時のクロック周波数ｆ２は、組電池１１から内部回路２０に供給可能な最大電力量Ｐｍａｘに基づいて決定される。例えば、ＣＰＵ２２は、高速クロック動作モード時のクロック周波数ｆ２として、通常クロック動作モード時のクロック周波数ｆ１よりも高い複数のクロック周波数ｆ２＿１〜ｆ２＿ｎ（ｎは２以上の整数）が選択可能に構成されている。高速クロック動作モードへの移行時には、電池パック１から通知された最大電力量Ｐｍａｘに基づいてクロック周波数ｆ２＿１〜ｆ２＿ｎの中から最適なクロック周波数が選択され、選択されたクロック周波数のクロック信号ＣＬＫがＣＰＵ２２に供給される。例えば、最大電力量Ｐｍａｘが大きい場合には、より高いクロック周波数が選択され、最大電力量Ｐｍａｘが小さい場合には、低めのクロック周波数が選択される。なお、最大電力量Ｐｍａｘの詳細については後述する。

電池パック１は、組電池１１、電池制御ＩＣ１０、充電制御用トランジスタＭＮＣ、放電制御用トランジスタＭＮＤ、センス抵抗Ｒｓ、及び複数の外部端子を含んで構成される。同図には、電池パック１における外部端子として、組電池１１の高電位側電源端子ＰＢ１及び低電位側電源端子ＰＢ２と、システムボード２と通信を行うための入出力端子ＰＢＩＯと、が代表的に例示されている。

高電位側電源端子ＰＢ１及び低電位側電源端子ＰＢ２は、組電池１１を電気的に外部装置（システムボード２上の内部回路２０）と接続するための端子である。高電位側電源端子ＰＢ１は、システムボード２上の高電位側電源端子Ｐ２と接続され、低電位側電源端子ＰＢ２は、システムボード２上の低電位側電源端子Ｐ３と接続される。

組電池１１は、高電位側電源端子ＰＢ１と低電位側電源端子ＰＢ２との間に設けられ、例えば充電及び放電が可能な複数の単電池セルＣｅｌｌ１〜Ｃｅｌｌｍ（ｍは２以上の整数）を直列に接続した構成とされる。特に制限されないが、単電池セルＣｅｌｌ１〜Ｃｅｌｌｍはリチウムイオン二次電池である。直列接続される単電池セルの個数を増やすことで組電池１１を高電圧化することができる。また、直列接続される単電池セル群を複数並列接続することで組電池１１を大容量化することができる。なお、同図には組電池１１として単電池セルが複数個ある場合が例示されているが、システムボード２の消費電力が小さい場合には、一つの単電池セルのみを用いる構成でも良い。

なお、組電池１１の正側電極が接続されるノードを参照符号ＮＤ２で表記し、ノードＮＤ２に供給される組電池１１の出力電圧を参照符号Ｖｂａｔで表記する。

充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、電池制御ＩＣ１０から出力された制御信号に応じてオン・オフが制御される。充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、大電流出力が可能なトランジスタであり、例えばＩＧＢＴやパワーＭＯＳトランジスタ等である。同図には一例として、充電制御用トランジスタＭＮＤ及び放電制御用トランジスタＭＮＤをＮチャネル型のパワーＭＯＳトランジスタで構成した場合が例示されている。充電制御用トランジスタＭＮＤと放電制御用トランジスタＭＮＤは、夫々のドレイン電極（ボディダイオードのカソード側）が対向するように、高電位側電源端子ＰＢ１とノードＮＤ２との間に直列に接続される。充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、組電池１１と外部装置（システムボード２）との間の電気的な接続と遮断を可能にする。例えば、充電制御用トランジスタＭＮＣをオンさせることで組電池１１の充電を可能にする。このとき、放電制御用トランジスタはオンしていても良いし、オフしていても良い。放電制御用トランジスタＭＮＤがオフしている場合には、外部電源ＶＩＮ＿ＥＸから、システムボード２におけるダイオード２１、放電制御用トランジスタＭＮＤのボディダイオードＤＭＤ、及び充電制御用トランジスタＭＮＣを介して組電池１１に充電電流が供給される。また、放電制御用トランジスタＭＮＤをオンさせることで組電池１１の放電を可能にする。このとき、充電制御用トランジスタＭＮＣはオンしていても良いし、オフしていても良い。充電制御用トランジスタＭＮＣがオフしている場合には、組電池１１から充電制御用トランジスタＭＮＣのボディダイオードＤＭＣと放電制御用トランジスタＭＮＤを介して、内部回路２０に放電電流Ｉｄが供給される。なお、同図には、電池パック１における高電位側電源端子ＰＢ１とノードＮＤ２との間の電力供給経路に存在する配線抵抗や外部端子の接触抵抗等による寄生の抵抗成分が、抵抗Ｒｂａｔとして図示されている。

センス抵抗Ｒｓは、組電池１１に出入りする電流（充電電流及び放電電流）を電圧として検知する。例えば、センス抵抗Ｒｓは、組電池１１０の負側電極が接続されるノードＮＤｓｎと低電位側電源端子ＰＢ２が接続されるノードＮＤｓｐと間に配置される。センス抵抗Ｒｓの両端の電圧は、充電電流又は放電電流の情報として検知され、電池制御ＩＣ１０に入力される。

電池制御ＩＣ１０は、組電池１１の状態を監視するとともに、組電池１１の充電及び放電の実行と停止を制御する。特に制限されないが、電池制御ＩＣ１０は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されたワンチップのマイクロコントローラである。具体的に、電池制御ＩＣ１０は、組電池１１の放電電流を監視することにより、内部回路２０におけるＣＰＵ２２が高速クロック動作モードに切り替わったことを検知する機能を備える。更に電池制御ＩＣ１０は、高速クロック動作モード時の組電池１１の出力電圧Ｖｂａｔと放電電流Ｉｄとを測定し、それらの測定値に基づいて組電池１１の内部抵抗を推定するとともに、その推定値に基づいて最大電力量Ｐｍａｘを算出する機能を備える。以下、電池制御ＩＣ１０の構成を詳細に説明する。

電池制御ＩＣ１０は、データ処理制御部１００、ゲート制御部（ＧＡＴＥ＿ＣＮＴ）１０３、選択部（ＳＥＬ）１０７、電圧測定部（Ｖ＿ＭＥＳ）１０６、電流測定部（Ｉ＿ＭＥＳ）１０４、及び電流検出部（Ｉ＿ＳＥＮ）１０５を含んで構成される。

選択部１０７は、データ処理制御部１００からの指示に応じて電圧の測定対象を選択する。例えば、選択部１０７は、夫々の単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧を入力し、何れか一つの電圧を選択して出力する。電圧測定部１０６は、選択部１０７によって選択された電圧ＶＳＥＬを測定する。電圧測定部１０６は、例えばＡ／Ｄ変換器１０６１を含んで構成される。Ａ／Ｄ変換器１０６１が、選択部１２１で選択された電圧ＶＳＥＬを所定の変換サイクル（例えば８ｍｓ毎）でデジタル値に変換することにより、電圧測定を実現する。Ａ／Ｄ変換器１０６１は、例えばΔΣ方式のＡ／Ｄ変換回路である。電圧測定部１０６は更に、夫々の単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定値に基づいて、組電池１１の出力電圧Ｖｂａｔを算出する。例えば、直列接続される全ての単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定値を加算することによって、組電池１１の出力電圧Ｖｂａｔを算出する。電圧測定部１０６による測定結果は、レジスタ部１０２内の所定のレジスタに格納される。なお、レジスタ部１０２へのデータの格納は、電圧測定部１０６が直接アクセスして行っても良いし、演算部１０１を介して行っても良い。

電流測定部１０４は、組電池１１の充放電電流の測定を行う。電流測定部１０４は、例えばＡ／Ｄ変換器１０４１を含んで構成され、Ａ／Ｄ変換器１０４１によってセンス抵抗Ｒｓの両端の電圧を所定の変換サイクルでデジタル値に変換することで電流測定を実現する。電流測定部１０４は、更にクーロンカウンタを含み、クーロンカウンタによって充電電流及び放電電流の測定値を積分することで、充電・放電電荷量の情報を生成する。Ａ／Ｄ変換器１０４１は、例えばΔΣ方式のＡ／Ｄ変換回路とされ、その分解能が変更可能にされる。詳細は後述するが、電流測定部１０４のＡ／Ｄ変換器１０４１は、電流検出部１０５からの割り込み信号ＶＩＮＴに応じて分解能が下がるように制御される。電流測定部１０４による測定結果は、レジスタ部１０２内の所定のレジスタに格納される。なお、レジスタ部１０２へのデータの格納は、電流測定部１０４が直接アクセスして行っても良いし、演算部１０１を介して行っても良い。

ゲート制御部１０３は、データ処理制御部１００からの指示に応じて、充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤのオン・オフを制御するための制御信号を生成する。なお、図１に示されるように、ゲート制御部１０３が充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤを直接駆動する構成としても良いし、電池制御ＩＣ１０の外部にプリドライバ回路を設け、そのプリドライバ回路がゲート制御部１０３から出力された制御信号に基づいて充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤを駆動するように構成しても良い。

データ処理制御部１００は、電池制御ＩＣ１０における各機能部の統括的な制御を行うとともに、各種の演算を行う。また、データ処理制御部１００は、図示されない外部インターフェース回路を介して、システムボード２における内部回路２０との間でデータの送受信を行う。具体的に、データ処理制御部１００は、プログラムに従って演算及び制御を実行するＣＰＵと、前記プログラムが格納される不揮発性の記憶部（マスクＲＯＭやフラッシュメモリ等）と、演算結果等を格納するための揮発性の記憶部（ＲＡＭ）等を含んで構成されるプログラム処理装置によって実現される。

図１には、データ処理制御部１００として、データ処理制御部１００による演算機能や制御機能を実現するための機能実現手段としての演算部（ＡＰＲ）１０１と、データ処理制御部１００による演算及び制御に利用される各種レジスタから構成されるレジスタ部（ＲＥＧ）１０２と、が代表的に図示されている。レジスタ部１０２には、センス抵抗Ｒｓの抵抗値、寄生抵抗Ｒｓｙｓ、Ｒｂａｔの抵抗値、充電制御用／放電制御用トランジスタＭＮＣ、ＭＮＤのオン抵抗及びボディダイオードＤＭＣ、ＤＭＤの順方向電圧、及び最低保証電圧Ｖｍｉｎ等の各種パラメータが格納される。また、レジスタ部１０２には、前述したように電圧測定部１０６や電流測定部１０４による測定結果も格納される。

演算部１０１は、電流測定部１０４によって測定された充電電流値及び放電電流値と、電圧測定部１０６によって測定された単電池セルＣｅｌｌ１〜Ｃｅｌｌｍの電圧とに基づいて各種の演算を行うことにより、組電池１１の状態を示す情報を生成する。生成されたこれらの情報は、入出力端子ＰＢＩＯを介してシステムボード２内の内部回路２０に送信される。具体的に、演算部１０１は、電池の状態情報として、満充電容量ＦＣＣ、電池の残量ＲＣ、及び電池の充電状態ＳＯＣ等を生成するとともに、最大電力量Ｐｍａｘの情報を生成する。最大電力量Ｐｍａｘを内部回路２０に送信するタイミングは、内部回路２０からの要求により決定され、例えば１秒毎に最大電力量Ｐｍａｘの情報が送信される。なお、最大電力量Ｐｍａｘの具体的な算出方法については後述する。

電流検出部１０５は、放電電流Ｉｄが所定の閾値電流Ｉｔｈを超えているか否かを判定する。

図２に、電流検出部１０５の内部構成例を示す。同図に示される電流検出部１０５Ａは、差動増幅器（ＡＭＰ）１０５１と、コンパレータ回路（ＣＭＰ）１０５２と、出力信号生成部（ＤＬＹ）１０５３と、を含んで構成される。差動増幅器１０５１は、電池制御ＩＣ１０の外部端子Ｐｓｐ、Ｐｓｎを介して入力された検出電圧（センス抵抗Ｒｓの両端の電圧）Ｖｓを増幅して出力する。例えば、差動増幅器１０５１の増幅率を１００倍としたとき、２ｍΩのセンス抵抗Ｒｓに流れた５００ｍＡの放電電流Ｉｄによって生じた１ｍＶの検出電圧Ｖｓを、１００ｍＶに増幅して出力する。コンパレータ回路１０５２は、差動増幅器１０５１によって増幅された電圧Ｖｓａと閾値電流Ｉｔｈに応じた閾値電圧Ｖｔｈとを比較し、比較結果ＶＣＭＰを出力する。例えば、電圧Ｖｓａが閾値電圧Ｖｔｈより低い場合に比較結果ＶＣＭＰの信号レベルをローレベルにし、電圧Ｖｓａが閾値電圧Ｖｔｈより高い場合に比較結果ＶＣＭＰの信号レベルをハイレベルにする。閾値電流Ｉｔｈは、内部回路２０のＣＰＵ２２が高速クロック動作モードで動作しているか、通常クロック動作モードで動作しているかを判別するための基準値である。例えば、閾値電流Ｉｔｈは、ＣＰＵ２２が通常クロック動作モードで動作しているときの放電電流の想定値より大きく、且つＣＰＵ２２が高速クロック動作モードで動作しているときの放電電流の想定値より小さい値に設定される。閾値電圧Ｖｔｈは、閾値電流Ｉｔｈに応じて設定された基準電圧である。出力信号生成部１０５３は、コンパレータ回路１０５２によって放電電流Ｉｄが閾値電流Ｉｔｈを超えたことが検出されたら、割り込み信号ＶＩＮＴを生成する。例えば、出力信号生成部１０５３は、放電電流Ｉｄが閾値電流Ｉｔｈを超えた状態が所定期間ＴＤ以上継続したら、割り込み信号ＶＩＮＴを生成する。

図３は、電流検出部の動作例を示すタイミングチャート図である。同図に示されるように、ＣＰＵ２２が通常クロック動作モードで動作しているときに放電電流Ｉａが流れていたとする。時刻ｔ１においてノイズ等の影響で瞬間的に放電電流が閾値電流Ｉｔｈを超えたとすると、コンパレータ回路１０５２の比較結果ＶＣＭＰが反転（例えばローレベルからハイレベルに変化）する。この場合、比較結果ＶＣＭＰがハイレベルとなっている期間が所定期間ＴＤに満たないため、出力信号生成部１０５３は割り込み信号ＶＩＮＴを生成しない。その後、時刻ｔ２においてＣＰＵ２２が通常クロック動作モードから高速クロック動作モードに切り替わり、放電電流が閾値電流Ｉｔｈを超えたとすると、コンパレータ回路１０５２の比較結果ＶＣＭＰが再びハイレベルとなる。そして、比較結果ＶＣＭＰがハイレベルとなった状態が所定期間ＴＤ経過した時刻ｔ３において、出力信号生成部１０５３が割り込み信号ＶＩＮＴを生成する。特に制限されないが、割り込み信号ＶＩＮＴはワンショットパルス状の信号とされる。

電流検出部１０５を図３のように構成することにより、コンパレータ回路１０５２によって放電電流Ｉｄが閾値電流Ｉｔｈを超えたか否かを容易に判定することができる。また、出力信号生成部１０５３によって放電電流Ｉｄが閾値電流Ｉｔｈを超えた状態が所定期間継続したら割り込み信号ＶＩＮＴを生成するので、ノイズ等に起因した瞬間的な放電電流の増加を誤って検出することを防止できる。更に、コンパレータ回路１０５２の前段に増幅部（差動増幅回路１０５３）を設けることにより、センス抵抗Ｒｓの抵抗値を小さくすることができ、センス抵抗Ｒｓで生ずる損失を低減させることができる。

なお、センス抵抗Ｒｓの一端がグラウンドノードに接続される場合には、電流検出部１０５として図４の回路構成を採用することもできる。同図に示されるように、センス抵抗Ｒｓの一端が接続されるノードＮＤｓｎがグラウンドノードに接続される場合には、センス抵抗Ｒｓの他端が接続されるノードＮＤｓｐの電圧を増幅部（レベルシフタ及びゲイン調整回路（ＬＶ／ＡＭＰ））１０５４を介してコンパレータ回路１０５２に入力する。これによれば、前述の図３の構成と同様の効果が得られる。

以上のように電流検出部１０５によって生成された割り込み信号ＶＩＮＴは、電圧測定部１０６及び電流測定部１０４に入力される。以下、電圧測定部１０６及び電流測定部１０４の動作について詳細に説明する。

電圧測定部１０６は、通常時（ＣＰＵ２２の通常クロック動作モード時）は、夫々の単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定と組電池１１の出力電圧Ｖｂａｔの算出を定期的に実行する。また、電圧測定部１０６は、定期的な測定動作に加えて、割り込み信号ＶＩＮＴをトリガとした測定動作を行う。例えば、電圧測定部１０６は、割り込み信号ＶＩＮＴが出力されたら、夫々の単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定と組電池１１の出力電圧Ｖｂａｔの算出処理を実行し、そのときの出力電圧Ｖｂａｔの測定結果をレジスタ部１０２に格納する。なお、前述したように、ＣＰＵ２２が高速クロック動作モードで動作している期間が１０ｍｓと短いため、その期間に全ての単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定を完了することができない場合には、以下の手法により組電池１１の出力電圧Ｖｂａｔを測定する。例えば、割り込み信号ＶＩＮＴが出力される前の通常クロック動作モード時に出力電圧が最も小さかった単電池セルを選択部１０７によって選択し、選択された単電池セルの出力電圧のみを電圧測定部１０６によって測定する。そして、その測定値をＭ倍（直列接続された単電池セルの個数倍）した値を、高速クロック動作モード時の電圧測定値Ｖｂとする。これにより、高速クロック動作モードの短い期間に組電池１１の出力電圧Ｖｂａｔを測定することが可能となる。

電流測定部１０４は、通常時は、充放電電流の測定を定期的に実行する。また、電流測定部１０４は、定期的な測定動作に加えて、割り込み信号ＶＩＮＴをトリガとした測定動作を行う。具体的に、電流測定部１０４は、割り込み信号ＶＩＮＴが出力されたら、通常時に定期的に行っていた測定動作を一旦停止し、Ａ／Ｄ変換の分解能を下げて新たな電流測定を実行する。例えば、電流測定部１０４が１８ｂｉｔのＡ／Ｄ変換の分解能で電流測定を行っているときに割り込み信号ＶＩＮＴが出力されると、電流測定部１０４は、Ａ／Ｄ変換の分解能を例えば１３ｂｉｔに変更して電流測定を行う。これによれば、例えば通常時の電流測定時間が２５０ｍｓであったとすれば、割り込み信号ＶＩＮＴが出力された後の電流測定時間は約８ｍｓ（通常時の約３０分の１）となり、電流測定時間が短縮される。すなわち、電流測定部１０４によれば、ＣＰＵ２２が高速クロック動作モードで動作している期間内に電流測定を完了させることが可能となる。前述したように、ＣＰＵ２２が高速クロック動作モードで動作する期間は１０ｍｓ程度と短いため、通常クロック動作モード時と同様に高分解能のＡ／Ｄ変換を行うと、高速クロック動作モードの期間内に電流測定を完了することができない虞がある。また、高速クロック動作モード時の放電電流を測定するために、低分解能のＡ／Ｄ変換器を別途設けるとすると、電池制御ＩＣ１０の回路規模が大きなってしまう。そこで、電流測定部１０４のように高速クロック動作モード時にＡ／Ｄ変換の分解能を下げることで、低分解能のΔΣＡ／Ｄ変換回路を別途設けることなく、高速クロック動作モードの期間内に電流測定を完了させることが可能となる。

次に、電池制御ＩＣ１０による最大電力量Ｐｍａｘの算出方法について具体的に説明する。

前述したように最大電力量Ｐｍａｘは、組電池１１から内部回路２０に供給可能な最大の電力量であり、内部回路２０の電源電圧が最低動作電圧を下回らない範囲において組電池１１から供給可能な最大電流と、上記最低動作電圧との積によって算出される。以下、このことについて詳細に説明する。

図５は、最大電力量Ｐｍａｘの算出方法を説明するための図である。同図には、組電池１１から内部回路２０への電力供給経路が簡略化して図示されている。また、同図において、組電池１１を構成する直列接続された単電池セルＣｅｌｌ１〜ＣｅｌｌＭを一つの単電池セルとみなして図示するとともに単電池セルＣｅｌｌ１〜ＣｅｌｌＭの総セル電圧をＶＣＥＬＬと表記し、単電池セルＣｅｌｌ１〜ＣｅｌｌＭの総内部抵抗をＲＣＥＬＬと表記している。また、同図において、Ｉｄは組電池１１の放電電流を表す。更に、同図において、システムボード２側の電流経路に設けられた抵抗Ｒ１には、配線抵抗や外部端子の接触抵抗等から成る寄生抵抗Ｒｓｙｓが含まれるものとし、電池パック１側の電流経路に設けられた抵抗Ｒ２には、配線抵抗や外部端子の接触抵抗等から成る寄生抵抗Ｒｂａｔのみならず、放電制御用トランジスタのオン抵抗も含まれているものとする。なお、同図では、充電制御用トランジスタＭＮＣのボディダイオードＤＭＣによる電圧降下を無視している。

図５に示されるように、組電池１１から内部回路２０に電力を供給するとき、組電池１１の正側電極（ノードＮＤ２）から内部回路２０の高電位側の電源供給端子（ノードＮＤ１）に向かって放電電流Ｉｄが流れる。このとき、内部回路２０に印加される電源電圧Ｖｓｙｓ（ノードＮＤ１の電圧）は、（式１）で表すことができる。

更に、内部回路２０の電源電圧Ｖｓｙｓは、内部回路２０の動作を保証する最低動作電圧Ｖｍｉｎを下回ってはならないことから、（式２）が成り立つ。

（式２）より、内部回路２０の電源電圧が最低動作電圧Ｖｍｉｎを下回らない範囲において組電池１１から供給可能な最大電流Ｉｍａｘは（式３）で表すことができる。

また、総セル電圧ＶＣＥＬＬは（式４）で表される。ここで、ＶａはＣＰＵ２２が通常クロック動作モードで動作しているときの組電池１１の出力電圧（ノードＮＤ２の電圧）であり、ＩａはＣＰＵ２２が通常クロック動作モードで動作しているときの放電電流である。

（式３）に（式４）を代入することで、最大電流Ｉｍａｘは（式５）で表すことができる。

したがって、高速クロック動作モード時に組電池１１から内部回路２０に供給可能な最大電力量Ｐｍａｘは、（式６）で表すことができる。

ここで、ＣＰＵ２２が高速クロック動作モードで動作しているときの組電池１１の出力電圧をＶｂ、ＣＰＵ２２が高速クロック動作モードで動作しているときの放電電流をＩｂとすると、内部抵抗ＲＣＥＬＬは（式７）で表すことができる。

（式７）から理解されるように、通常クロック動作モード時の組電池１１の出力電圧Ｖａ及び放電電流Ｉａと、高速クロック動作モード時の組電池１１の出力電圧Ｖｂ及び放電電流Ｉｂとを測定すれば、組電池１１の総内部抵抗ＲＣＥＬＬを推定することができる。この推定された総内部抵抗ＲＣＥＬＬを上記（式６）に代入することによって、最大電力Ｐｍａｘを算出することができる。

次に、電池制御ＩＣ１０による最大電力量Ｐｍａｘの算出処理の流れを説明する。

図６は、実施の形態１に係る電池制御ＩＣにおける最大電力量Ｐｍａｘの算出に係る処理フローを示す図である。

例えば電池制御ＩＣ１０のパワーオンリセットが解除されると、最大電力量Ｐｍａｘの算出に係る処理が開始される。先ず、電池制御ＩＣ１０の初期設定が行われる（Ｓ１０）。具体的に、初期設定では、センス抵抗Ｒｓの抵抗値、寄生抵抗Ｒｓｙｓ、Ｒｂａｔの抵抗値、充電制御用／放電制御用トランジスタＭＮＣ、ＭＮＤのオン抵抗及びボディダイオードＤＭＣ、ＤＭＤの順方向電圧、及び最低保証電圧Ｖｍｉｎ等のパラメータがレジスタ部１０２に設定される。これらのパラメータは、例えば、システムボード２上の内部回路２０から供給される。その後、電流測定部１０４及び電圧測定部１０６等がイネーブル状態にされ、充放電電流及び電池電圧の測定が開始されるとともに、組電池１１の状態監視が開始される。

組電池１１の状態監視が開始されると、先ず、内部回路２０のＣＰＵの動作モードの判定が行われる（Ｓ１１）。具体的には、放電電流Ｉｄが閾値電流Ｉｔｈを超えているか否かによって内部回路２０のＣＰＵの動作モードが判定される。例えば、放電電流Ｉｄが閾値電流Ｉｔｈを超えておらず、電流検出部１０５から割り込み信号ＶＩＮＴが出力されていない場合には、電池制御ＩＣ１０は通常測定モードで動作する（Ｓ１３）。具体的には、電圧測定部１０６が、前述した方法により、組電池１１の出力電圧Ｖｂａｔの測定を周期的に実行する（Ｓ１３１）。このときの電圧測定部１０６による測定結果は、通常クロック動作モード時の電圧測定値Ｖａとしてレジスタ部１０２に格納される。同様に、電流測定部１０４が、前述した高分解能のＡ／Ｄ変換によって放電電流Ｉｄの測定を行う（Ｓ１３２）。このときの電流測定部１０４による測定結果は、通常クロック動作モード時の電流測定値Ｉａとしてレジスタ部１０２に格納される。通常測定モードでの出力電圧Ｖｂａｔ及び放電電流Ｉｄの測定は、放電電流Ｉｄが閾値電流Ｉｔｈを超えるまで繰り返し実行される。

放電電流Ｉｄが閾値電流Ｉｔｈを超え、電流検出部１０５から割り込み信号ＶＩＮＴが出力された場合には、電池制御ＩＣ１０は大電流測定モードで動作する（Ｓ１２）。具体的には、電圧測定部１０６が、通常測定モードでの出力電圧Ｖｂａｔの測定を停止し、前述した方法により出力電圧Ｖｂａｔの測定を行う（Ｓ１２１）。このときの電圧測定部１０６による測定結果は、高速クロック動作モード時の電圧測定値Ｖｂとしてレジスタ部１０２に格納される。同様に、電流測定部１０４が、通常測定モードでの放電電流Ｉｄの測定を停止して、前述した低分解能のＡ／Ｄ変換による電流測定を行う（Ｓ１２２）。このときの電流測定部１０４による測定結果は、高速クロック動作モード時の電流測定値Ｉｂとしてレジスタ部１０２に格納される。

その後、電圧測定部１０６及び電流測定部１０４から測定完了を示す割り込み信号ＩＮＴＶ／ＩＮＴＩが出力されると、演算部１０１は最大電力量Ｐｍａｘを算出処理を開始する（Ｓ１２３）。具体的に、演算部１０１は、レジスタ部１０２に格納された電流測定値Ｉａ，Ｉｂ及び電圧測定値Ｖａ、Ｖｂを用いて、上述した（式７）に従って演算を行うことにより、組電池１１の内部抵抗を算出する。そして、演算部１０１は、算出した内部抵抗の値と、レジスタ部１０２に格納されたその他のパラメータ（最低保証電圧Ｖｍｉｎ、寄生抵抗Ｒｓｙｓ，Ｒｂａｔ、放電制御用トランジスタのオン抵抗等）とを用いて、上述した（式６）に従って演算を行うことにより、最大電力量Ｐｍａｘを算出する。算出された最大電力量Ｐｍａｘの値がレジスタ部１０２に設定されることで、最大電力量Ｐｍａｘの値が更新される（Ｓ１２４）。その後は、ステップＳ１１の動作モードの判定処理に戻り、上記の処理が繰り返し実行される（Ｓ１１〜Ｓ１３）。

図７は、電池制御ＩＣ１０における最大電力量Ｐｍａｘの算出に係るタイミングチャート図である。同図に示されるように、内部回路２０のＣＰＵが通常クロック動作モードで動作しているときは、電圧測定部１０６及び電流測定部１０４は通常測定モードで動作し、所定の変換サイクル毎に組電池１１の出力電圧Ｖｂａｔ及び放電電流Ｉｄが測定され、期間Ｔａ毎にレジスタ部１０２の電圧測定値Ｖａ及び電流測定値Ｉａの値が更新される。例えば、図７に示されるように、時刻ｔ１において電圧測定部１０６及び電流測定部１０４が測定動作を開始し、電流測定部１０４による測定が完了したタイミングｔ２でレジスタ部１０２の電圧測定値Ｖａ及び電流測定値Ｉａの値が更新される。ここで、電圧測定部１０６による測定時間を例えば約８ｍｓ、電流測定部１０４の測定時間は例えば約２５０ｍｓとすると、約２５０ｍｓ毎にレジスタ部１０２の電圧測定値Ｖａ及び電流測定値Ｉａが更新されることになる。

その後、例えば時刻ｔ３において、内部回路２０のＣＰＵが通常クロック動作モードから高速クロック動作モードに遷移したことが検出され、割り込み信号ＶＩＮＴが出力されたとすると、電圧測定部１０６及び電流測定部１０４は通常測定モードから大電流測定モードに遷移し、高速クロック動作モード時の電圧測定値Ｖｂ及び電流測定値Ｉｂの測定を開始する。測定完了後の時刻ｔ４において、電圧測定部１０６及び電流測定部１０４は、割り込み信号ＩＮＴＶ、ＩＮＴＩを夫々出力するとともに、レジスタ部１０２の電圧測定値Ｖｂ及び電流測定値Ｉｂの値を更新する。その後、時刻ｔ５において、電圧測定部１０６及び電流測定部１０４は、大電流測定モードから通常クロック動作モードに戻る。このとき、電流測定部１０４のＡ／Ｄ変換器１０４１の分解能は高く設定される（例えば分解能が１３ｂｉｔから１８ｂｉｔに戻る。）
割り込み信号ＩＮＴＶ、ＩＮＴＩを受けた演算部１０１は、時刻ｔ６において、更新された電圧測定値Ｖｂ及び電流測定値Ｉｂを用いて最大電力量Ｐｍａｘを算出する。そして、演算部１０１は、算出した最大電力量Ｐｍａｘをレジスタ部１０２に格納する。レジスタ部１０２に格納された最大電力量Ｐｍａｘの情報は、所定のタイミング（例えば１秒毎）に内部回路２０に送信される。そして、内部回路２０は、受信した最大電力量Ｐｍａｘの情報に基づいて、高速クロック動作モード時のＣＰＵ２２のクロック周波数ｆ２と高速クロック動作モードの期間を決定する。

以上、実施の形態１に係る電池制御ＩＣ１０によれば、組電池１１の放電電流を監視することで内部回路２０のＣＰＵが高速クロック動作モードに遷移したことを容易に検出することができるから、高速クロック動作モード時における組電池１１の出力電圧（Ｖｂ）と放電電流（Ｉｂ）を容易に測定することができ、大電流発生時の組電池１１の内部抵抗を高精度に推定することができる。これにより、より正確な最大電力量Ｐｍａｘを算出することができるから、内部回路２０におけるＣＰＵ２２の演算性能を向上させることができる。

≪実施の形態２≫
図８は、実施の形態２に係る電池制御ＩＣを含む電池パックを搭載した携帯端末を例示する図である。

同図に示される携帯端末２０１の電池パック３に搭載される電池制御ＩＣ３０は、実施の形態１に係る電池制御ＩＣ１０の機能に加え、内部回路２０のＣＰＵ２２の高速クロック動作モード時に充電制御用トランジスタをオンさせる機能を備える。以下、電池制御ＩＣ３０について具体的に説明する。

電池制御ＣＩ３０は、電流検出部１０５とゲート制御部１０３に代えて、電流検出部３０５とゲート制御部３０３とを備える。その他の構成要素は実施の形態１に係る電池制御ＩＣ１０と同様であり、同様の構成要素には同一の符号を付して、その詳細な説明を省略する。

図９に電流検出部３０５の内部構成例を示す。同図に示されるように、電流検出部３０５における出力信号生成部３０５３は、出力信号生成部１０５３と同様にコンパレータ回路１０５２の比較結果ＶＣＭＰに基づいて割り込み信号ＶＩＮＴを生成する。更に出力信号生成部３０５３は、比較結果ＶＣＭＰに基づいて制御信号ＶＧＣＮＴを生成する。例えば、出力信号生成部３０５３は、放電電流Ｉｄが閾値電流Ｉｔｈを超えた状態が所定期間ＴＤ継続したら、制御信号ＶＧＣＮＴをアサートする（例えばハイレベルにする）。そして、放電電流Ｉｄが閾値電流Ｉｔｈを下回ったら、制御信号ＶＧＣＮＴをネゲートする（例えばローレベルにする）。

ゲート制御部３０３は、データ処理制御部１００からの指示と制御信号ＶＧＣＮＴとに応じて、充電制御用／放電制御用トランジスタＭＮＤ、ＭＮＣを制御する。例えば、データ処理制御部１００から放電の実行の指示があった場合には、ゲート制御部３０３は放電制御用トランジスタＭＮＤをオンさせ、充電の実行の指示があった場合には、ゲート制御部３０３は充電制御用トランジスタＭＮＣをオンさせる。更に、ゲート制御部３０３は、データ処理制御部１００から放電の実行が指示されているときに制御信号ＶＧＣＮＴがアサートされたら、放電制御用トランジスタＭＮＤに加えて、充電制御用トランジスタＭＮＣもオンさせる。これにより、充電制御用トランジスタＭＮＣのボディダイオードＤＭＣを介した電流経路に加えて充電制御用トランジスタＭＮＣのソース・ドレイン間を経由した電流経路が形成されるので、大きな放電電流が発生したときの組電池１１と内部回路２０との間の電力供給経路における電圧降下を更に小さくすることができる。

図１０は、電池制御ＩＣ３０の動作例を示すタイミングチャート図である。同図に示されるタイミングチャートは、前述の図７で示した最大電力量Ｐｍａｘの生成に係るタイミングチャートに、放電制御用トランジスタＭＮＤと充電制御用トランジスタＭＮＣのオン・オフのタイミングを更に追加したものである。

同図に示されるように、時刻ｔ３において、内部回路２０のＣＰＵ２２が高速クロック動作モードに移行したことが検出されたら、電流検出部３０５は制御信号ＶＧＣＮＴをハイレベルにし、充電制御用トランジスタＭＮＣをオンさせる。その後の時刻ｔ５において、ＣＰＵ２２が高速クロック動作モードから通常クロック動作モードに移行したことが検出されたら、電流検出部３０５は制御信号ＶＧＣＮＴをローレベルにし、充電制御用トランジスタＭＮＣをオフさせる。その他の制御は、実施の形態１に係る電池制御ＩＣ１０と同様である。

以上、実施の形態２に係る電池制御ＩＣ３０によれば、電池制御ＩＣ１０と同様に、最大電力量Ｐｍａｘを高精度に算出することができる。更に、電池制御ＩＣ３０によれば、放電電流が大きくなるＣＰＵ２２の高速クロック動作モード時に、放電制御用トランジスタのみならず充電制御用トランジスタもオンさせるので、組電池１１と内部回路２０との間の電力供給経路における電圧降下を小さくすることができ、放電時の電力供給量を増加させることができる。また、これによれば、高速クロック動作モード時に組電池１１から出力可能な最大電流Ｉｍａｘが更に大きくなるので、最大電力量Ｐｍａｘを更に増加させることができ、内部回路２０におけるＣＰＵ２２の演算性能の更なる向上に資する。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記の説明では、実施の形態１，２に係る電池制御ＩＣをノートパソコンの電池パックに適用する場合を例示したが、周波数可変機能を備えたＣＰＵを搭載したタブレット端末やスマートフォン等の電池パックにも同様に適用することができる。

また、閾値電流Ｉｔｈの大きさを組電池１１の放電レートに応じて変更しても良い。例えば、放電レートが１Ｃの場合に閾値電流Ｉｔｈ（閾値電圧Ｖｔｈ）を低めに設定し、放電レートが４Ｃの場合に閾値電流Ｉｔｈを高めに設定する。これによれば、高速クロック動作モードの検出精度を更に向上させることができる。

また、実施の形態１，２に係る電池制御ＩＣは、ワンチップのマイクロコントローラに限定されず、マルチチップで構成されたマイクロコントローラであっても良い。

２００、２０１携帯端末
２システムボード
２０内部回路
２１ダイオード
２２ＣＰＵ
２３ＲＡＭ
２４ＳＳＤ
Ｒｓｙｓ寄生抵抗
Ｐ１外部電源端子
Ｐ２高電位側電源端子
Ｐ３低電位側電源端子
ＰＩＯ入出力端子
ＮＤ１、ＮＤ２ノード
Ｖｓｙｓ内部回路２０の電源電圧（ノードＮＤ１の電圧）
１電池パック
ＭＮＣ充電制御用トランジスタ
ＭＮＤ放電制御用トランジスタ
ＤＭＣ、ＤＭＤボディダイオード
Ｒｂａｔ寄生抵抗
ＰＢ１高電位側電源端子
ＰＢ２低電位側電源端子
ＰＢＩＯ入出力端子
１１組電池
Ｃｅｌｌ１〜ＣｅｌｌＭ単位電池セル
Ｖｂａｔ組電池１１の出力電圧（ノードＮＤ２の電圧）
Ｒｓセンス抵抗
ＮＤｓｐ、ＮＤｓｎノード
１０電池制御ＩＣ
１０１演算部
１０２レジスタ部
１０３ゲート制御部
１０４電圧測定部
１０５、１０５Ａ、１０５Ｂ電流検出部
１０６電圧測定部
１０７選択部
ＶＳＥＬ選択部１０７の出力電圧
１０５１差動増幅器
１０５２コンパレータ回路
１０５３出力信号生成部
１０５４増幅部
ＶＣＭＰコンパレータ回路の比較結果
Ｖｔｈ閾値電圧
Ｉｔｈ閾値電流
ＶＩＮＴ割り込み信号
Ｖｓ検出電圧
Ｒ組電池１１の総内部抵抗
ＶＣＥＬＬ組電池１１の総電圧
Ｒ１システムボード側の抵抗
Ｒ２電池パック側の抵抗
３電池パック
３０電池制御ＩＣ
３０３ゲート制御部
３０５電流検出部
ＶＧＣＮＴ制御信号
３０３５出力信号生成部

Claims

直列接続されたＭ個（Ｍは正の整数）の単電池セルを有する電池の状態を監視するための半導体装置であって、
前記電池の出力電圧を測定するための電圧測定部と、
前記電池の充電電流及び放電電流を測定するための電流測定部と、
前記電圧測定部及び前記電流測定部の測定結果に基づいて、電池の状態を示す状態情報を生成するデータ処理制御部と、
前記放電電流が所定の閾値を超えていることを検出するための電流検出部と、を有し、
前記電圧測定部及び前記電流測定部は、周期的に実施される第１測定モードと前記電流検出部が前記放電電流が所定のしきい値を超えていることを検出した場合に実施される第２測定モードとを有し、
前記電圧測定部は、前記第１測定モードでは、Ｍ個の前記単電池セルのそれぞれの電圧を測定して前記電池の出力電圧を測定し、前記第２測定モードでは、前記Ｍ個の単電池セルの一部の電圧を測定して前記電池の出力電圧を推定し、
前記データ処理制御部は、前記電圧測定部が前記第１測定モードで測定した前記電池の出力電圧の測定値、及び前記第２測定モードで推定した前記電池の出力電圧の推定値と、前記電流測定部が前記第１測定モードで測定した第１電流測定値及び前記第２測定モードで測定した第２電流測定値とに基づいて、前記電池の内部抵抗を推定し、その推定値に基づいて前記電池から供給可能な最大電力を算出する、半導体装置。
前記電圧測定部は、前記第２測定モードでは、前記Ｍ個の単電池セルのうち前記第１測定モードで測定された電圧が最も低い単電池セルの電圧を測定し、当該単電池セルの電圧の測定値をＭ倍した値を前記電池の出力電圧の推定値とする請求項１に記載の半導体装置。
前記電流測定部は、デルタ・シグマ方式のＡ／Ｄ変換回路を含み、
前記Ａ／Ｄ変換回路は、前記電流検出部による検出に応じてその分解能が低くされる、請求項１に記載の半導体装置。
前記電池と外部装置との間の電力の供給経路に直列に接続される充電制御用トランジスタ及び放電制御用トランジスタを制御するための制御部を更に有し、
前記制御部は、前記充電制御用トランジスタをオンさせることで前記電池の充電を可能にし、前記放電制御用トランジスタをオンさせることで前記電池の放電を可能にし、前記電池の放電中に、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記放電制御用トランジスタをオンさせた状態で更に前記充電制御用トランジスタをオンさせる、請求項１に記載の半導体装置。
前記電流検出部は、
前記放電電流に応じた検出電圧と前記所定の閾値に応じた基準電圧とを比較するコンパレータ回路を含む、請求項２に記載の半導体装置。
前記電流検出部は、
前記検出電圧の信号レベルを増大させて前記コンパレータ回路に供給する増幅部を更に有する、請求項５に記載の半導体装置。
前記放電電流が所定のしきい値を超えている状態が所定期間継続したら、第２測定モードでの測定の実行を指示する割り込み信号を出力する信号生成回路を更に有し、
前記電圧測定部及び前記電流測定部は、前記割り込み信号に応じて前記第２測定モードで測定を開始する、請求項１に記載の半導体装置。
複数の二次電池から構成され、直列接続されたＭ個（Ｍは正の整数）の単電池セルを有する組電池と、
前記組電池を外部装置に接続するための第１端子及び第２端子と、
前記第１端子と前記組電池との間の電力供給経路に直列に接続された充電制御用トランジスタ及び放電制御用トランジスタと、
前記第２端子と前記組電池との間の電力供給経路に直列に接続されたセンス抵抗と、
前記組電池の状態を監視するとともに前記充電制御用トランジスタ及び前記放電制御用トランジスタのオン・オフを制御する電池制御ＩＣと、を有し、
前記電池制御ＩＣは、
前記組電池の出力電圧を測定するための電圧測定部と、
前記センス抵抗の両端の電圧に基づいて、前記組電池の放電電流と充電電流とを測定するための電流測定部と、
前記電圧測定部及び前記電流測定部の測定結果に基づいて、電池の状態を示す状態情報を生成するデータ処理制御部と、
前記センス抵抗の両端の電圧が所定の閾値電圧を超えたことを検出するための電流検出部と、
前記充電制御用トランジスタ及び前記放電制御用トランジスタを制御するための制御部と、を有し、
前記電圧測定部及び前記電流測定部は、周期的に実施される第１測定モードと前記電流検出部が前記放電電流が所定のしきい値を超えていることを検出した場合に実施される第２測定モードとを有し、
前記電圧測定部は、前記第１測定モードでは、Ｍ個の前記単電池セルのそれぞれの電圧を測定して前記電池の出力電圧を測定し、前記第２測定モードでは、前記Ｍ個の単電池セルの一部の電圧を測定して前記電池の出力電圧を推定し、
前記データ処理制御部は、前記電流検出部が前記第１測定モードで測定した前記電池の出力電圧の測定値、及び前記第２測定モードで推定した前記電池の出力電圧の推定値と、前記電流検出部が前記第１測定モードで測定した第１電流測定値及び前記第２測定モードで測定した第２電流測定値とに基づいて、前記電池の内部抵抗を推定し、その推定値に基づいて前記組電池から供給可能な最大電力を算出する、電池パック。
前記電圧測定部は、前記第２測定モードでは、前記Ｍ個の単電池セルのうち前記第１測定モードで測定された電圧が最も低い単電池セルの電圧を測定し、当該単電池セルの電圧の測定値をＭ倍した値を前記電池の出力電圧の推定値とする請求項８に記載の電池パック。
前記電流測定部は、デルタ・シグマ方式のＡ／Ｄ変換回路を含み、
前記Ａ／Ｄ変換回路は、前記電流検出部による検出に応じてその分解能が低くされる、請求項８に記載の電池パック。
前記制御部は、前記充電制御用トランジスタをオンさせるとともに前記放電制御用トランジスタをオフさせることで前記電池の充電を可能にし、前記充電制御用トランジスタをオフさせるとともに前記放電制御用トランジスタをオンさせることで前記電池の放電を可能にし、前記電池の放電中に、前記電流検出部によって前記放電電流が前記所定の閾値を超えたことが検出されたら、前記放電制御用トランジスタをオンさせた状態で更に前記充電制御用トランジスタをオンさせる、請求項８に記載の電池パック。
請求項８に記載の電池パックと、
ＣＰＵを含み、前記組電池からの給電により動作可能とされる内部回路と、を有し、
前記内部回路は、前記ＣＰＵが第１クロック周波数で動作する通常クロック動作モードと、前記ＣＰＵが前記第１クロック周波数よりも高い第２クロック周波数で動作する高速クロック動作モードとが切り替え可能に構成され、前記ＣＰＵが前記高速クロック動作モードで動作するとき、前記データ処理制御部によって算出された前記最大電力に基づいて前記第２クロック周波数の大きさを決定する、携帯端末。