TW201223165A - Phase-locked loop - Google Patents

Phase-locked loop Download PDF

Info

Publication number
TW201223165A
TW201223165A TW099139438A TW99139438A TW201223165A TW 201223165 A TW201223165 A TW 201223165A TW 099139438 A TW099139438 A TW 099139438A TW 99139438 A TW99139438 A TW 99139438A TW 201223165 A TW201223165 A TW 201223165A
Authority
TW
Taiwan
Prior art keywords
phase
signal
locked loop
input
digital
Prior art date
Application number
TW099139438A
Other languages
English (en)
Other versions
TWI419472B (zh
Inventor
Ming-Yu Hsieh
Shih-Chieh Yen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW099139438A priority Critical patent/TWI419472B/zh
Priority to US13/297,195 priority patent/US8487675B2/en
Publication of TW201223165A publication Critical patent/TW201223165A/zh
Application granted granted Critical
Publication of TWI419472B publication Critical patent/TWI419472B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201223165 ------------γ 六、發明說明： 【發明所屬之技術領域】 構相關發胁”鎖她路相關，並且尤其與_迴路之電路架 【先前技術】
在現今的電腦系統和通訊系統中，能提供具有準確頻率之 撼信號的鎖相迴路扮演了不可或缺的重要角色。以無線通訊 糸統糊，其傳送端财係__迴顧產生之縫信號為 發运信號的參考基準，_迴_歡速度、迴賴寬和突波 (spur)能量料,_會直接f彡響鱗信朗品質。 圖-所示為第-型(type·相迴路的架構圖。此鎖韵路 10包3相位偵測H 1卜充電雜12、由電阻R和電容c組成 的遽波器13、壓控振蘯|| 14以及除頻器15。由於電阻R在 壓控振盪^ 14的輸人端和接地端之間軸—漏電路徑，無論 鎖相迴路ίο是聽於航狀態，相位_器u仍必須輸出週 期性脈波，令充電泵浦12為壓控振盪器14的輸入端充電，以 補作經由電阻R流失的電荷。在鎖相迴路1〇穩定時充電與 放電達到平衡’上述脈波的週期等於參考信號的週期。該週期 性脈波的存在，會對壓控振盪器14輸出端的振盪信號形成干 擾。參考信號與回授信號的相位差愈大，該脈波愈寬，其能量 愈尚。以振盪信號之頻率為3.66GHz，而參考信號之頻率為 201223165 、
I w/iu/mivIY 26MHz的情況為例。壓控振盪器14之輸出信號的頻譜中，除 了出現在3.66GHz的主成分之外，在3 66GHz士26MHz兩處也 會出現所§胃的突波。許多無線通訊標準都會職波能量的上限 作出規範。第-型鎖相迴路的缺點在機充電脈波通常會造成 過高的突波能量。 jsg —> -i i W布一2^type_叫鎖相迴路的架構圖。此鎖相竭 路20包含相位偵測器2卜兩充電栗浦22A和22B、由電阻r、 電今C1/C2/C3、運算放大器23A組成的主動式攄波器23、壓 控振盈器24以及除頻器25。在鎖相迴路2〇由未鎖定狀態進 。鎖定狀&、的舰巾’第二充電㈣22B貞責根據相位谓測 器21所測得之她差麟主動式驗㈣巾的電容ci充電 /放電，直到圖中所標示的參考賴v咖被逐步提升/拉低至等 於_迴^0鎖定時壓控録器24輸人端應得之控制賴。 在鎖疋之别，> 和該控制電麼通常還會經過一段時間的減震 (—ping)才·穩i絲獅無第—型鎖购路突波能量 過高的問題，但第二充電栗浦22β對電容α充電/放電的速度 购目鱗2G的敎速度。此外，賴魏象也會 導致鎖相迴路2〇所需的鎖定時間加長。 【發明内容】 數位上述問題’本發明提出一種新的鎖相迴路架構，以 數位式充電路徑取代先前技射由第二充電栗浦细和電容 201223165
1 1» I 1 vr f k J C2組成的類比式充電路徑。根據本發明之數㈣充電路徑可 被設計為直躲據她純提供較的充《，藉此穩定拉高 提供給主賦雜H的參考電壓，進而避免減震並有效鎖相迴 路進入鎖定狀態所需的時間。 根據本發明之-具體實施例為_鎖相迴路，其巾包含一主 動式濾、波器、-壓控振盪器、兩相位偵測器、一充躲浦及一 籲 數位/類比轉換器。該壓控振盪器根據主動式濾波器之輸出端 所提供的控制信號產生一振盪信號。帛一相位侧器根據一參 考信號及對應於該振盪信號之一回授信號產生一相位差異信 號。該充電泵浦根據該相位差異信號提供一充電電流至該主動 式濾波器之第一輸入端。該第二相位偵測器根據該參考信號及 該回授信號之相位差產生一數位參考電壓。該數位/類比轉換 器將該數位參考電壓轉換為一類比參考電壓，並將該類比參考 • 電壓提供至該主動式濾波器之第二輸入端。 相較於先前技術’根據本發明之鎖相迴路具有鎖定速度快 且突波能量低的優點。關於本發明之優點與精神可以藉由以下 的發明詳述及所附圖式得到進一步的暸解。 【實施方式】 根據本發明之第一具體實施例為圖三所繪示之鎖相迴 路。此鎖相迴路30包含兩相位偵測器31A和31B、一充電栗 浦32、由電阻R、電容C、運算放大器33A組成的主動式濾 201223165
I w/iu/kaMY 波裔33、-壓鎌盈器34、一除頻器35以及一數位/類比轉 換器36。 如圖三所示’主動式缝器33包含連接至充躲浦32的 第-輸入端、連接至數位/類比轉換器36的第二輸入端，以及 用以提供-控制錢之輸it{端。電容c與電阻R係並聯搞接 於該第-輸入端及該輸出端間。壓控振盤器34的功用在於根 據該控制信號產生-缝信號。除頻器35則是負責將該紐 信號除頻’以產生一回授信號。根據輸入鎖相迴路30的參考 信號及該回授信號，第-她偵聰31a產生—相位差異信 號。充電泵浦32會根據該相位差異信號提供一充電電流至主 動式濾波器33之第一輸入端。 第-相位偵測器31B是用來偵測參考信號及回授信號之 相位差的正貞，其輸出信號為一數位參考信號。舉例而言，該 數位參考信射為八位元的二進位式錄；此錢可以是將大 J各有不同之夕段式數位單兀值送人—數位累加器(未緣示於 圖中)產生上述相位差的正負將決定累加器之輸入信號的正 負，而累加器輸出值的變化速度取決於累加器之輸入信號的大 小。比方說，當參考信號的相位領先回授信號的相位，該累加 器之輸入信號為正。相對地，當參考信號的相位落後回授信號 的相位」該累力⑼之輸人㈣為貞。接著，數備比轉換器 36負責賴數位參考電壓轉換為—類比參考電壓，並將鋪 201223165γ 比參考電壓提供至主動式遽波器33之第二輸入端。 與傳統第二型鎖相迴路不同的是，在鎖相迴路3G尚未鎖 定之前，由第二相位偵測器31B和數位/類比轉換器％組成之 數位式充祕彳何被赠為直接_她差制正負及大小 提供特定的充電量。圖四所示為比較本實施例與先前技術之— 電壓鎖定狀態範例，·財的橫軸為時間，縱糊是主動式遽波 器33之輸出端的電壓值(亦即提供給壓控振堡器％的控制電 •壓）。由圖四可看出，若採用如圖二之傳統架構，該電壓在趨 於穩定之前會出現—段時_減震。姆地，若採陳據本發 明的架構’數位/類比轉換器36所提供的類比參考電壓可快速 的逼近某鋪聰，纽令絲式觀H 33之触端的電壓 快速的穩定。 舉例而言，如圖四中標示的區段〇·Α，第二相位侦測器 馨 31Β可將累加㈣輸人固定為—預設較大單元值令主動式遽 波器33之輸出端的電壓被快速地拉升。接著，如圖四中標示 的區段Α·Β，當經過某設定好的時間，第二相位偵測器仙 可將該累加n的輸人改為另—賊中等單元值，令主動式濾波 器33之輸出端的電壓上升斜率減緩，且逐漸趨近鎖定狀態。 如圖四所不’若採用根據本實施例中的架構鎖相迴路可更較 先前技術贿人鎖定狀態。換⑽說，藉由適當㈣提供給主 動式滤波器33的參考電壓，根據本發明的做法可以避免減震 201223165
1 w /1 υ / r/\ivlY 並有效縮短鎖相迴路30進入鎖定狀態所需之時間。實務上不 限於圖四所示，上述累加器的輸出初她可為可設定式，例如 被設定為鎖相迴路3G之電源電壓VDD的二分之—或任何經 設計選訂的預設值。若令主動式濾波器33之輸出端的電壓由 VDD/2穩定達到目標電壓，因所須變化之壓差變少鎖定速 度更快。 請參閱圖五，圖五躲據本發明之第二具體實施例的方塊 圖。相較於圖三所示者，本實施例中的鎖相迴路3〇進一步包 含用以取代上述累加器之電容Cp、開關37和切麵組％。電 容CP係輕接於主動式濾、波器33之該第二輸入端，開關^則 是祕於該第二輸人端及數位/轉_ 36間。當鎖相迴路 30 ^^#^(acquisition)M^it^^^(tra^^^ , 組38會控制_ 37以戴斷數位/類比轉換器％與該第二輸入 端間之連結。 隹開關 係處於令數彳_轉難36類帛二輸入海 相連的狀況下’此_轉3〇的·方式細三所示者大努 相同，亦等效糊二所示之第二型鎖相迴路。當關37被控 制為截斷細類比轉換ϋ 36_第二輸人賴之連結，相杏 於由電容4所儲存之電荷繼續供應主動式紐器33所需之: 考電壓。該賴被鎮後，此_鱗3㈣運作模式即等效 於第一型鎖相迴路。 201223165
* »» * » V f * i **tJY 圖五所示之鎖相迴路的優點在於：（1)相較於傳統的第一 !鎖相迴路’此架構的擷取模式主要由數位式充電路徑提供濾 波器所需之參考電壓，因此可避免減震並有效縮短迴路30進 鎖疋狀態所需之時間；（2)將進入追蹤模式後改以第一型鎖 相迴路的模式運作，即毋須採用最小位元十分精細的數位/類 比轉換器36，亦可達齡壓控振盪H 34之控㈣壓精確鎖定 的效果。 • 根據本發明之第三具體實施例為包含校正功能之鎖相迴 路。請參閱圖六⑷。除了圖三已繪示的元件之外，本實施例 中的鎖相迴路進一步包含一電壓偵測器39、-控制模組4〇和 一校正模組4卜於此實施财，充奴浦32被設計為可選擇 性地提供-預設電流量/_或一測試電流量^，除頻器％ 則被設計為可選擇性地提供一預設除頻量U-特定的測 ⑩試除㈣^。舉_言，職電流量/”㈣和預設除頻量 :以是該軸稱在正常運作狀態下所的錢量和除頻 量，但不以此為限。 ，在提供預设電流f /職和預設除頻量的情況下，此 鎖相迴路的迴路增益G/<哪可表示如下：
Gl〇〇p = ln〇rm X X Kycc N_ (式一） 其中及代表主動式濾波器33 中的電阻值，尤rco代表壓控 9 r 201223165
1 w / iu/r/\ivIV 振B 34的電壓.轉換係數。歸“這兩個數值通常都 會隨者製程、溫度、電壓等環境因素變動，有相當程度的潭移， 2致鎖相迴路實際運作時的許多特性(例如_不同於原本 ^時希望__設值。本實施例所提供之校正功能的目標 ㈣路增益的漂移量’並據此修正該鎖相迴路或是 其他配合該鎖相迴路的周邊電路。 首先，控制模組40令充電系浦32提供預設電流量 且令除頻器35提供預設除頻量凡㈣。在該鎖相迴路鎖定之 /電C動39即量測與該振魏號的輸出頻率相關之一 電壓’以產生第一參考電壓值6。於此實施例中，電壓偵測 器39所量測者為第二相位_器仙所提供之該數位參考電 f實務上，電壓偵測11 39的量測對象亦可為數位/類比轉換 °°輸出的類比參考電壓，或是主動式遽波器％提供給壓控 振盈器34的㈣觸。相較於量測類比f壓，量測數位電磨 具有簡便快速的好處。 八接著’控制池40改令充電泵浦32触測試電流量4j/ ^令除頻^ 35 _提供職除缝。在_迴路趨於鎖 疋之後龍伽彳II 39再次量測該數位參考賴以產生第 /考電>1值。由於測試電流量/⑽不同於預設電流量 /wn”’第二參考電顧6也會刊於先騎測得之第一參考電 麼值d導關控減H 34輸出的録舰之頻率被改
201223165JY 變。相較於該數位參考縣為第一參考電驗^時 號的頻率，此條件造成的頻率變化量4/;可表示如下.° 匕f' -XKvc〇 = ΜXRxKvc〇 ......(式二） -中d/代表預設電流量與測試電流量‘，之差異， 奶代表第-參考值K與第二參考電驗心之差異。、 接下來’控制模組40改令充躲浦32提供預設電流量 Φ 且令除頻器35提供測試除頻量I。在鎖相迴路趨於鎖 疋之後’電壓價測器39再次量測該數位參考電壓以產生第 4考電壓值（。由於測試除頻量I *同於預設除頻量 ’第三參考電壓值（也會*同於先前所測得之第一參考 電[值F；，並導致壓控振盪器34輸出的振藍信號之頻率被改 變。相較於該數位參考電壓等於第一參考電壓值匕時該振遠 ^就的頻率’此條件造成的頻率變化量4^可表示如下： • ^2=AV2xKyc〇=ANxFref , ·...·.(式三） 其中代表測試除頻量與預設除頻量A^rw之差 異’ Μ代表第-參考電壓值[與第三參考電壓值匕之差 異心/則代表-參考頻率(亦即輸入此鎖相迴路之參考信號的 頻率）。 將式二與式三相除，可得到： 201223165 I w/ιυ/ΚΑΜΥ △Λ
ΔΚ, AIxRxK vco AV2 AN xFn (式四） 由式四可推得：
RxK vco AN AV} r ——X —L X Fn M AF2 n (式五） G loop = norm N.
xRxK vco norm ΔΑ^ norm norm Δ/ ΔΚ x
Fref 〇 (式六） 由式六可看出，即使π和心⑦這兩個數值咐票移量知 知數，根據預設電流量人_、預設除頻量、測試電㈤ /㈣、測試除頻量i、第-參考電壓值G、第二參考 b、第三參考電壓值6及參考頻率；，控制模組40仍可七 計該鎖相魏之迴路增益。更進—步地，控麵組4〇 : 找出現有之迴路增益G—與原設計希望達成(亦即在歸Kv〇 未發生漂移哺訂)之迴路料G—的差異。 ⑽ 校正模組41 4系用以根據控制模組4〇所估測之迴路增益 ‘校正該鎖相迴路。於此實施射，校正模組4ι係根^ 述迴路增益與理想值的差異校正驗振抑％。於實際 應用中’校正模組4】亦可以主動式舰器33中的濾波元件(例 如電阻R錢容〇驗正標的。 請參閱圖六⑼，圖六⑻為根據本發明之第四具體實施例 201223165 中的鎖相迴路方塊圖。此實施例與前一個實施例的主要差別在 於’本實施例的控制模組40和除頻器35間連接有—積分三角 調變器(sigma-delta (ΣΔ) modulator) 42，用以調變該測試除頻 量，藉此可達成令除頻量差異」#為非整數的效果。此外，當 該鎖相迴路係用於數位調變發射機，校正模組41的校正對象 可為其中之預先加強電路(pre_emphasis circuit) 43。預先加強電 路43的作用在於提供一高通濾波效果，以麵鎖相迴路之低 ⑩ 财波雜觸變信號造成的衰減。 實務上，預先加強電路43的設計會與迴路增益相 關。因此，當迴路增益G/〇〇p發生漂移時，預先加強電路:中 的參數也可能需要隨著調整。本實施例中的校正模組41即根 據控制模組4G所估算之該迴路輕、校正贱加強電路 43。以上範_肋說繼組4G所_之迴路增益‘ • 柯用於奴正配合該鎖相迴路的周邊電路，而非限定於該鎖相 迴路本身的主要魏區塊。 、本發明之第五具體實施例為—種配合—鎖相迴路之校正 1法’該鎖相迴路包含一充電泵浦及一除頻器。該校正方法包 圖:所不之步驟。首先，步驟Μ為於該充電泵浦提供一 預汉電抓量並於該除頻器提供一預設除頻量凡_。接著， 步驟奶為待迴路鎖定後，量測與該鎖相迴路之-輸出頻率相 關之電壓，以產生一第一參考電壓值G。步驟S73為於該 13 201223165
1 W/!U/KAIVlY 充電泵浦改提供-測試電流量U並於該除頻器提供該預設除 頻量步驟S74為待迴路鎖定後，再次量測該電壓，以 產生一第二參考電壓值K2 ^ 接著’在步驟S7 5 +，該充電栗浦提供該預設電流量匕， 且该除頻益提供-特定的測試除頻f L驟S76則是待迴 路鎖疋後’再次量測該電壓，以產生一第三參考電壓值6。 步驟S77係根據預設電流量、預設除頻量u則試電 流量U、測試除頻量n一參考電壓值F/、第二參考電 壓值d三參考電壓值d參考辦iV估計該鎖相迴 路之迴路增益G，。步驟S78則是根據迴路增益校正該 鎖相迴路。 本實施例中估計迴路增益和校正鎖相迴路的詳細方 法與前-個實施例相同，g]此不再贅述。需說明的是，步驟 S73〜步驟S74和步驟S75〜步驟S76的順序可互換。此校正方 法可被應用在各種不同架構的鎖相迴路，不以圖六(A)或圖六 (B)所示者為限。 如上所述’本發明提出之鎖相迴路係以數位式充電路徑取 代先前技術中由充電泵浦和電容組成的類比式充電路徑。根據 本發明之數位式充電路徑可被設計為直接根據相位正負差異 提供特糾充電量，藉此歡拉高提供給主献級器的參考 電壓，進而避免減震並有效鎖相迴路進入鎖定狀態所需的時 201223165
ιττ/ i v / J iiiyj Y 間。相較於先前技術，根據本發明之鎖相迴路具有鎖定速度快 且突波能量低的優點。 藉由以上較佳具體實施例之詳述，係希望能更加清楚描述 本發月之特徵與精神，而並非以上述所揭露的較佳具體實施例 來對本發明之麟加以_。相反地，其目的是希望能涵蓋各 種改變及具鱗性的安排於本發明所欲帽之專利範圍的範 脅内。 【圖式簡單說明】 圖一所示為傳統第一型鎖相迴路的架構圖。 圖二所示為傳統第二型鎖相迴路的架構圖。 圖三為根據本發明之第一具體實施例中的鎖相迴路方塊 圖。 圖四為比較本實施倾先前技術之-電壓較狀態範例。 • 目五為根據本發明之第二具體實施例中的鎖相迴路方塊 圖Ο 圖六(A)為根縣發明之第三具體實關巾的馳迴路方 塊圖。 圖六⑼為根據本發明之第四具體實施例中的鎖相迴路方 塊圖。 圖七為根據本發明之第五具體實施例中的鎖相迴路校正 方法流程圖。 【主要元件符號說明】 15 201223165
I w/iu/mMY 10、20 :鎖相迴路 11、21 :相位偵測器 12 :充電泵浦 13 :濾、波器 14、24 :壓控振盪器 15、25 :除頻器 22A :第一充電泵浦 22B :第二充電泵浦 23 :主動式濾波器 23A :運算放大器 30 :鎖相迴路 31A :第一相位偵測器 31B :第二相位偵測器 32 :充電泵浦 33 :主動式遽波器 33A :運算放大器 34 :壓控振盪器 35 :除頻器 36 :數位/類比轉換器 37 :開關 38 :切換模組 39 :電壓偵測器 40 :控制模組 41 :校正模組 42 :積分三角調變器 43 :預先加強電路 S71〜S78 :流程步驟

Claims (1)

  1. 201223165γ 七、申請專利範圍： 1、 一種鎖相迴路，包含： 主動式攄波器，包含一第一輸入端、一第二輸入端以及 用以提供一控制信號之一輸出端； 一壓控振盪器’用以根據該控制信號產生一振盪信號； 一第一相位偵測器，用以根據一參考信號及一回授信號產 生一相位差異信號，該回授信號係對應於該振盪信號； 充電系浦，用以根據該相位差異信號提供一充電電流至 該主動式濾波器之該第一輸入端； 一第二相位偵測器，用以根據該參考信號及該回授信號之 一相位差產生一數位參考電壓；以及 一數位/類比轉換器，用以將該數位參考電壓轉換為一類比 參考電壓，並將該類比參考電壓提供至該主動式濾波器 之該第二輸入端。 2、 3、 如申凊專利範圍第1項所述之鎖相迴路，進一步包含： 一電容，耦接至該主動式濾波器之該第二輸入端； 開關，耦接於該第二輸入端及該數位/類比轉換器之間； 以及 一切換模組，當該鎖相迴路將由一掏取模式進入一追賴 式，該切換模組控制該開關以截斷該數位/類比轉換器與 S玄第二輸入端間之連結。 如申請專利範_項所述之鎖相迴路，其中當該相位差大於 -門檻值，該數位參考電壓麵定為—賊電壓。 圍第1項所述之鎖相迴路，其中該主動式溏波器 U 減大15、—電容與—餘，該運算放大器之兩輸 17 4、 201223165 1 W/Ιϋ/ΡΑΜΥ 入端分別為該第-輸人端及該第二輸人端，該電容與 並聯耦接於該第一輸入端及該輸出端間。 5、 如申請專利範圍第！項所述之鎖相迴路，其中該第二相 器包含用以產生該數位參考電壓之—累加^，該相位差之正 負係對應於該累加器之一輸入信號之正負。 6、 如申請專利範圍第5項所述之鎖相迴路，其中該數位參考電壓 之一變化速度係對應於該累加器之該輸入信號之大小。 7、 如申請專利範圍第1項所述之鎖相迴路，進一步包含： 一除頻器，耦接於該壓控振盪器，用以將該振盪信號除 頻，以產生該回授信號。
TW099139438A 2010-11-16 2010-11-16 鎖相迴路 TWI419472B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099139438A TWI419472B (zh) 2010-11-16 2010-11-16 鎖相迴路
US13/297,195 US8487675B2 (en) 2010-11-16 2011-11-15 Phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099139438A TWI419472B (zh) 2010-11-16 2010-11-16 鎖相迴路

Publications (2)

Publication Number Publication Date
TW201223165A true TW201223165A (en) 2012-06-01
TWI419472B TWI419472B (zh) 2013-12-11

Family

ID=46047209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139438A TWI419472B (zh) 2010-11-16 2010-11-16 鎖相迴路

Country Status (2)

Country Link
US (1) US8487675B2 (zh)
TW (1) TWI419472B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1897221B1 (en) * 2005-06-21 2012-02-15 Nxp B.V. Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
TWI419471B (zh) * 2010-11-19 2013-12-11 Mstar Semiconductor Inc 具有校正功能之鎖相迴路及其校正方法
US8446193B2 (en) * 2011-05-02 2013-05-21 National Semiconductor Corporation Apparatus and method to hold PLL output frequency when input clock is lost
US8610473B2 (en) * 2011-12-14 2013-12-17 Advanced Micro Devices, Inc. Phase lock loop with adaptive loop bandwidth
US8487677B1 (en) * 2012-03-30 2013-07-16 Freescale Semiconductor, Inc. Phase locked loop with adaptive biasing
US8598955B2 (en) 2012-03-30 2013-12-03 Freescale Semiconductor, Inc. Phase locked loop with adaptive loop filter
US9014322B2 (en) * 2012-05-23 2015-04-21 Finisar Corporation Low power and compact area digital integrator for a digital phase detector
US9541929B2 (en) * 2012-11-08 2017-01-10 Richtek Technology Corporation Mixed mode compensation circuit
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US8674732B1 (en) * 2013-03-14 2014-03-18 Xilinx, Inc. Edge density detection
US8841948B1 (en) 2013-03-14 2014-09-23 Xilinx, Inc. Injection-controlled-locked phase-locked loop
JP6136711B2 (ja) * 2013-07-29 2017-05-31 富士通株式会社 受信回路
TWI509995B (zh) * 2013-09-09 2015-11-21 Ind Tech Res Inst 注入鎖定鎖相迴路電路、其積體電路、和其方法
KR102001691B1 (ko) * 2014-03-13 2019-07-18 에스케이하이닉스 주식회사 지연 고정 루프
JP2015216439A (ja) * 2014-05-08 2015-12-03 富士通株式会社 受信回路
US9294106B2 (en) * 2014-07-03 2016-03-22 Stmicroelectronics International N.V. Capacitance multiplier and loop filter noise reduction in a PLL
US9985618B2 (en) * 2015-12-23 2018-05-29 Qualcomm Incorporated Digital duty cycle correction for frequency multiplier
JP6912702B2 (ja) * 2017-02-20 2021-08-04 富士通株式会社 Ｃｄｒ回路及び受信回路
CN109358228B (zh) * 2018-11-09 2020-12-15 哈工大（张家口）工业技术研究院 基于双增强型锁相环的电网电压正负序分量实时估计方法
US10516403B1 (en) * 2019-02-27 2019-12-24 Ciena Corporation High-order phase tracking loop with segmented proportional and integral controls

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611176B1 (en) * 2000-12-21 2003-08-26 Texas Instruments Incorporated Method and apparatus for two zeros/two poles active compensation phase locked loops
US6914489B2 (en) * 2002-09-26 2005-07-05 Koninklijke Philips Electronics N.V. Voltage-controlled oscillator presetting circuit
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
JP3939715B2 (ja) * 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
DE102006024210A1 (de) * 2006-05-23 2007-11-29 Deutsches Elektronen-Synchrotron Desy Selbstabgleichende driftfreie Hochfrequenz-Phasendetektor-Schaltung
US7570043B2 (en) * 2006-12-29 2009-08-04 Texas Instruments Incorporated Switches bidirectionally connecting external lead to PLL voltage tune line
US7639070B2 (en) * 2008-01-28 2009-12-29 Texas Instruments Incorporated Switching circuit in a phase locked loop (PLL) to minimize current leakage in integrated circuits
US8558592B2 (en) * 2011-02-03 2013-10-15 Texas Instruments Incorporated Charge pump and active filter for a feedback circuit

Also Published As

Publication number Publication date
TWI419472B (zh) 2013-12-11
US20120119801A1 (en) 2012-05-17
US8487675B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
TW201223165A (en) Phase-locked loop
TWI419471B (zh) 具有校正功能之鎖相迴路及其校正方法
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
TWI394376B (zh) 鎖相迴路電路、鎖相方法及電容性電路
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
KR101998013B1 (ko) 디지털 위상 고정 루프에서 2-포인트 주입을 이용한 광대역 직접 변조
US8779812B1 (en) Hybrid PLL/FLL circuit to provide a clock
CN104488194B (zh) 确定振荡器增益的系统和方法
TW201235681A (en) Method and circuit of clock data recovery with built in jitter tolerance test
US11095297B2 (en) Phase locked loop (PLL) circuit with voltage controlled oscillator (VCO) having reduced gain
US10236899B1 (en) Tunable fractional phase locked loop
KR20110088901A (ko) 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법
JP5701409B2 (ja) 分数分周型周波数シンセサイザのループゲイン変化における位相跳躍に対する相殺システム
CN101399542A (zh) 具有温度漂移补偿的锁相环及其方法
CN107306125A (zh) 信号生成电路以及信号生成方法
US8760201B1 (en) Digitally programmed capacitance multiplication with one charge pump
TW201820790A (zh) 頻率合成裝置及其方法
US8537955B1 (en) System and method for compensating for loop filter delay
CN212875774U (zh) 锁相环电路
JPS5810018B2 (ja) デイジタル位相比較器
US7315214B2 (en) Phase locked loop
CN101527568B (zh) 数字模拟混合式锁相回路
TW202223585A (zh) 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法
US6369625B1 (en) Phase locked loop circuit
US7668278B2 (en) Phase-locked loop