TW201216357A - Substrate processing method and substrate processing apparatus - Google Patents

Substrate processing method and substrate processing apparatus Download PDF

Info

Publication number
TW201216357A
TW201216357A TW100122278A TW100122278A TW201216357A TW 201216357 A TW201216357 A TW 201216357A TW 100122278 A TW100122278 A TW 100122278A TW 100122278 A TW100122278 A TW 100122278A TW 201216357 A TW201216357 A TW 201216357A
Authority
TW
Taiwan
Prior art keywords
electrode
substrate
upper electrode
dielectric
processing
Prior art date
Application number
TW100122278A
Other languages
English (en)
Other versions
TWI497585B (zh
Inventor
Nobuhiro Wada
Makoto Kobayashi
Hiroshi Tsujimoto
Jun Tamura
Mamoru Naoi
Jun Oyabu
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201216357A publication Critical patent/TW201216357A/zh
Application granted granted Critical
Publication of TWI497585B publication Critical patent/TWI497585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Description

201216357 六、發明說明： 【發明所屬之技術領域】 本發明係關於在一處理室内變更處理條件以對基板 數 電«理之基板處理方法及基板處理裝置。 娜 【先前技術】 對以半導體晶圓為首之基板施行配線加工等時， 行微細加"·處理，可廣泛應用_電漿之基板處理方法 ，年來’伴隨基板之A面積化，於應用反應性離子钱刻 處财把基域财財，对現於基板 表面蝕刻速率之均一化已研究出各種方法，有人提i下列方>. 觀靖砰面輕之不均—性(參照例如 圓」。作例如半導體晶圓(町僅稱「晶 謂1 處理室(腔室)内依序變更處理條件f if求實現於一 腔室複數處理。Μ处理條件以貫施複數電聚處理之所； 於包含上部議製作—難減理裝置， 之間均電喊下部電極 【先則技術文獻】 【專利文獻】 【專利文獻1】日本縣緣奶·號公報 【發明内容】 (發明所欲解決之課題） 二而呈上部電極及下部電極1中一古 I腿其巾村㈣於另一方移動 201216357 之構造之基板處理裝置中，雖 於夾在上部電極及下部電 =更歧條件，但 散，故難以實現該處理空間中周邊部會引起電滎擴 可實⑵板j理方法及基板處理裝置， 理。 漿处理，並同時於一腔室進行複數處 (解決課題之手段） 使用纖㈣1雜記載之紐處理方法 理裝置進咖樹_一基板處 收納室，收納該基板； 下部電極’配置於該收納室内以載置該. ，電極，與該下部對向配置；土’ 鬲頻電源，連接該下部電極； t空間，位於該上部電極 接地部，電性連接於該上部電極Η雜之間，及 速率變化，其特ίίί述基板處理裝置中，使該基板之韻刻 間之電少:將產生於該處理空 之電位差，及該介電質與該接地之間1電，=電漿與該介電質間 電極與該下部電極之間隔變動。 扪項之i域處理綠如t請專利範圍 該上部電極平面方向t置其/，該上部電極呈平板狀，該介電質沿 第2頊Hil綱第3項所記载之基域理方法如 第項之基板處理方法，其中，該 201216357 所載置，基板中央部對向之部分。 第2項之基板記載處理方法如申請專利範I 圓板狀，嵌入該上質呈种心部具有穿通孔之 之基板中央部對向極，俾该牙通孔在該上部電極中與所载置 部電極之間隔以增大該敍縮小該上㈣極與該下 徵應 收納室，收納基板； 下部電極，配置於該收納室内，载置該基板； f部電極，與該下部電極對向配置； 高頻電源，連接該下部電極； 處理空間，位於該上部電極及該下部電極之間； 接地部，電性連接該上部電極； ’ 且「柯⑽料-方移動， 第二請基專：園裝 該上部電極平面方向設置。 千板狀’该介電質沿 (發明之效果） 依本發明，介電質嵌入上部電極至少一 間”漿及接地部之間之電位差經分割為電槳^介 位差’以及介電質及接地部之間之電位差，故可使嵌以 201216357 介電質之部分及電漿之間之 此，_可貫現處理空間巾賴之均—密度分布。其結果，1 處理。且使上部_與下部電極之間隔變動，故 Γ吏ΐΐίίί下部電極之間之電毁密度變化以創造複數處理條 腔室進行複數處理。亦即，可對基板施行均 之電漿處理，並同時實現於—腔室進行複數處理。 【實施方式】 以下/參照圖式並同時詳細說明關於本發明之實施形態。 謎圖依本發明實施形態之基板處理裝置概略構成之剖 面圖。此基板處理裝置對晶圓w施行既定電漿蝕刻處理。 *圖1中，基板處理裝置10具有收納直徑例如300mm之晶圓〜之 圓筒形狀腔室11(處理室）’於圖巾下方馳如内部配置有載置晶 圓W之圓板形狀基座12(下部電極），於圖中上端腔室旧 閉之圓板狀蓋部13包覆。 主W轉開 &至 11 内部藉由 TMP(Turbo Molecular Pump)及 DP(Dry
Pump)(皆省略圖示)等減壓，且腔室⑽部之壓力藉由规閥(省略 圖示)控制。 w基座12經由第1匹配器Μ連接第1高頻電源14’且經由第2匹配 為17連接第2高頻電源16 ’第1高頻電源14對基座12施加相對較低 之頻率，例如係13廳之高頻電力之偏屋電力，第2高頻電源晰 基座12施加相對較高之頻率，例如係4〇ΜΗζ之高頻電力之電漿產 生電力。又’基座12對腔室11内部處理空間ps施加電漿產生電力。 ^於基座12上部配置有於内部具有靜電電極18之靜電夾盤19。 靜電ί盤19以圓板狀陶瓷構件構成，靜電電極18連接直流電源 20。若對靜電電極18施加正直流電壓，於晶圓…中靜電夾盤19側 f面(以下稱「背面」。）即會產生負電位而在靜電電極18及晶圓W 背面之間產生電場，藉由起因於該電場之庫侖力或強生_拉貝克 力’晶圓W由靜電夾盤19吸附固持。 201216357 f於基座12载置有係環狀構件之對 藉由導電體，例如與構成 3 1構成情環21由導電體所構成，故導致下列作用 =晶圓W周緣部上電漿之密度與在該晶圓W中1部ΐΐΐ之Ϊ ίί,ϊ侧。藉此，可轉對晶®w全面騎之電_彳ί理之 ’俾與基座12對向。噴淋 於基座12之圖中上部配置喷淋頭22 頭22包含： 上部電極24，具有多數氣體孔23並具導電性； ;丨電質26，經肷入該上部電極24，例如由石英所構成； % ^卻板25，以可騎並鮮之方式支持上部電極取介電質 軸28，更以懸吊方式支持該冷卻板25以作為支持構件。 於介電質26設有連通上部電極24氣體孔23之氣體孔27。 電極24電性接地’用作為針對朝腔室“内部施加之電聚產生電力 之接地電極。且上部電極24外徑與腔室u内徑大致相等，將上部 電極24配置成活動配合於腔室丨丨内部。且上部電極24經由後述之 伸縮囊32或蓋部13、腔室u壁部電性連接接地部36。 軸28穿通蓋部13，該軸28上部連接配置於基板處理裂置1〇上 方之升降機構(省略圖示）。該升降機構使軸28沿圖中上下方向移 動，而於此，，具有上部電極24之喷淋頭22於腔室π内部如活塞 般上下動。糟此，可調整係噴淋頭22及基座12之間之空間厚度之 間隙G(以下僅稱「間隙G」。）。喷淋頭22沿圖中上下方向移動量 之最大值為例如70mm。 喷淋頭22包含： 處理氣體導入系，由沿圖中上下方向穿通轴28之氣體流路 31、緩衝室29或氣體孔23、27所構成；及 氣體供給管33 ’連接用以自外部對該處理氣體導入系供給處 理氣體之氣體供給源(省略圖示）。 8 (§) 201216357 28之= 持上下動並作為電極之喷淋頭,22之轴部分 :方-端接合噴淋·冷:板2=盖：之:二： ^3之穿通部中相對於蓋部13電極 室U峨械棚^=圖1中 22。、不降時之喷淋頭22，以虛線表示最上昇時之喷淋頭 a人之構狀基鱗理裝置1G巾，經由上部電極24氣體孔23 體孔27朝腔室11内部導人自氣體供給管室 29供,。之處理乳體，藉由自第2高頻電源16經 :力第？產生用電她發經導人之處理氣體以使其ίΐ^ ^ ί HI電源14對基座12施加之偏_電力朝晶® W導入電 漿中之正離子，以對晶圓w施行電漿蝕刻處理。 难飾理裝ί1G具有之控制部(省略圖示)之CPU按照對應電 漿蝕刻處奴財糊基減錄置1G各構賴件之動作。 ΐ，在上部電極24及基座12其中一方相對於另一方可移動之 中，介電f26未嵌人上部電極24之裝置，亦即上述 各知之基板處理裝置内，藉由因對基座12施加 J肋附近產生之一致的電場激纖而使其密=生= 部電極24附近，藉由因電漿及上部電極24之電位差產生 電^激發電聚而使其密度升高，其結果，處理空間ps中電製密产 升兩。 ’又 然而，於處理空間PS周邊部因該處理空間PS朝周邊之電 政，致電漿迸度降低，其結果，難以實現於處理空間pS電漿之均 一密度分布。針對此，藉由使間隙G狹窄雖可抑制電漿擴散^裎 度，但仍無法完全消除電漿密度分布之不均一。亦即，'習知^笑 板處理裝置中，難以對晶圓施行均一之電漿處理，並同 一腔室進行複數處理。 員兄於 鑑於如此之狀況，本案發明人為在對基座12施加電漿產生用 201216357 電力與偏壓用電力之基板處31裝置中，確立可對日日日圓施行 電黎處理’朗時實現於-腔室進行複數處理之基板處理方法及 基板處理裝置喊力研究’結果發現如圖丨所示，使上部電極2何 相對於基座12移動，並藉由將介電質26嵌入電性接地之上 24中與基座12之對向面，可實現處理空間ps +電漿之均一八 布，並創造複數處理條件，而終至完成本發明。 以下，詳細說明關於本發明基板處理方法之原理。 *圖1中，介電質26如以下述式⑴所示，具有對應其厚度、介電 节數之電容量。 C=8xS/d......(1) 此’ C表示電容量(靜電容量），8表示介電常數，^示絕緣 構件(間隙G或介電質26)之表面積，d表示絕緣性構件之厚度。 於作為電容器C之介電質26嵌入上部電極24之部分，電^器c 插入處理空間PS及接地部36之間，故可將處理空間？8之電漿及 地邛36之間之電位差分割為該電漿及上部電極24(介電質π)之門 ”位差，以及作為電容He之介電f26及接 ^。因此，可減小電漿及上部電極24之間之電位差，可降低電漿 另一方面，於介電質26未嵌入上部電極24之部分，未分割處 ，空間PS之鎌及接地部36之間之電減，故未減小電漿及上 電極24之間之電位差，可某程度直接維持高電漿密度。 亦即，上部電極24中，在與電漿擴散之處理空間？8周邊部對 向之部分不嵌入介電質26，在與處理空間PS中央部對向之部分嵌 入介電質26，藉此可提高處理空間PS周邊部中之電漿密产，並 時^處理空間PS中央部中之電漿密度，藉此，可實現^理空間 Ps中電漿之均一密度分布。 Α且藉由使間隙^窄，使基座12附近電漿密度高之區域，與上 =電極24附近電漿密度高之區域接近以提高處理空間ps中之電漿 密f ’或藉由使間隙G擴張，使基座12附近電漿密度高之區域^ 上。卩電極24附近電聚密度高之區域脫離以降低處理空間中之電 201216357 漿密度，藉此可實現電漿之均一密度分布，並同時創造複數處理 條件。 亦，，本發明中，藉由因使介電質26部分嵌入上部電極24以 降低晶圓W上部(處理空間ps)之電聚密度，與使上部電極24與基座 12之間之間隙G變化產生之相乘作用，對晶圓w施行均一之電漿處 理，並同時實現於一腔室進行複數處理。又，此時，若使上部電 極24與基座12接近而減小間隙〇，基座12附近電漿密度高之區域， 與上部電極24附近電漿密度高之區域即會接近，故處理空間PS之 電漿密度增大而提升晶圓W中之敍刻速率(e/r)。 以下說明關於為確認上述本發明之基板處理方法之原理進行 之實驗例。 實驗例1 求取作為介電質26將石英板嵌入上部電極24之圖1之裝置 ^ ’以3.4mm、lOmni、使石英板厚度變化，分別使腔室内 壓力為60mTorr(7.98Pa) ’使對基座12施加之電漿產生用電力為 400W，使偏壓用電力為1000冒’作為處理氣體使用QF8:45sccin， Ar:l〇〇〇sccm，〇2:30sccm之混合氣體，使基座12之溫度為2〇。〇，使 上部電極24之溫度為6(TC，對載置於基座12之晶圓w施行電漿蝕 刻處^時晶圓W中E/R之間隙相依性，顯示結果於圖2。圖2中，縱 軸表不E/R，橫軸表示自晶圓霄中心部之距離。且(A)表示石英板 厚度，3.4mm之情形’（B)表示石英板厚度為1〇_之情形，（c)表 示石英板尽度為15mm之情形。又，間隙g在22mm至80mm之範圍 内變動。各曲線圖中「Gap30」、「Gap5〇」、「Gap8〇」···等在
上部電極24與基座12之間之間隙G變化時以「mm單位表示各 隙G。 J 已知圖2中此電襞餘刻處理内晶圓W中央部中之E/R與周邊部 =之E/R大小大致相同，藉由使間隙G變動E/R以高感度變化，且石 英板厚度愈厚E/R之間隙相依性愈大。 特別是石英板厚度愈厚E/R之間隙相依性愈大可想見係因 下理由。 11 201216357 2央板厚度祕時，介電f 26之靜電容量c減 =，36之間之電位差增大，故相對㈣處理嫌s =電極24(介f質26)之間之電位差減小。其結果，電裝及1部電 ，24之間之電％強度_，錄雜降低。在此，紐 p J12附近電驗度紅區域，與均電極24附 密 區域即會接近，故電漿密度上昇。亦即，石英板厚 動時魏密度之變化量增大。因此，跳之p^:相依^ 另一方面’石英版厚度較薄時，介電質26靜 介電質26及接地部36之_位差減小，故相 之電毁及上部電極24(介電質26)之間之電位差增大。其結果 及上部電極24之間之電場強度不減弱，電_度亦不降低此’， 即使令間隙G狹窄，使基座12附近電漿密度高之區域，盘 24附近電漿密度高之區域接近’因自接近前起電電2 電漿密度仍不大幅變化。因此，E/R之間隙相依性減小。 且依實驗例1之結果，就增大E/R之間隙相依性之觀點，亦即 就擴大E/R之控制幅度之觀點而言，石英板厚度宜厚，具體而言宜 在10mm以上，約15mm更佳。 ° 實驗例2 求取作為介電質26將石英板嵌入上部電極24之圖1之裝置 中，以3.4mm、10mm、15mm使石英板厚度變化，分別使腔室内 壓力為80mTorr(1.06xl0Pa)，使對基座12施加之電漿產生用電力為 500W’使偏壓用電力為1000W，作為處理氣體使用CF4:250sccm，
Ar:20〇SCCm之混合氣體，使基座12之溫度為2〇〇c，使上部電極24 之溫度為60°C，對載置於基座12之晶圓w施行電漿蝕刻處理時晶 圓W中E/R之間隙相依性，顯示結果於圖3。圖3中，縱轴表示E/R， 橫轴表示自晶圓W中心部之距離。且(A)表示石英板厚度為3 4_ 之情形，（B)表示石英板厚度為l〇mm之情形，（C)表示石英板厚度 為15mm之情形。又’間隙G在22mm至80mm之範圍内變動。各曲 線圖中「Gap30」、「Gap50」、「〇ap80」…等與圖2相同，在 12 ⑧ 201216357 上部電極24與基座12之間之間隙G變化時以「mm」單位表示 隙G。 已知圖3中此電漿蝕刻處理内晶圓w中央部之E/R大於周邊 之E/R’在此亦藉由使間隙G變動E/R以高感度變化，且石英板厚产 愈厚E/R之間隙相依性愈大。 、 广 依本貫施形態，使介電質26部分嵌入上部電極24，將處理空 間PS之電及接地部36之間之電位差分割為該電漿及上部電極24 之間之電位差，以及作為電容器C之介電質％及接地部36之間之電 位差，並使上部電極24相對於基座12可移動，使其間隙G變動，葬 此使處理空間PS中之電聚密度變化，故可對晶圓界施行均一之^ 漿處理，並同時實現於一腔室進行複數處理。 且依本實施形態’藉由不開放腔室而僅使間隙G變動，可變更 處理條件’故可在複數處理所構成之電聚處理中確保高處理效率。 及圖钟，雖愈使介電質26厚度增厚愈可擴大相對於間隙〇 支動寬E/R之控制幅度’但於介電質需設置用以對處理空間ps供給 ，理氣體之氣體孔27，通㈣開設多數。5mm(p之氣體孔其厚度在 製造上有相#關，介電之厚賴如最A_15mm。 實驗例3 作為上部電極準備有以下3種規格。 糾ί先：準巧不嵌入介電質26，僅由鱗37所構成，面對處理 二曰之4为藉由薄膜之氧化紀38包覆之規格(比較例ι)(圖4(a))。 且準備將Φ360_之圓板狀介電質26朝中央部嵌入上部電 t 材39包圍該介電質26周圍，該蹄39面對處理空間 σ二曰由薄膜之氧化釔40包覆之規格(實施例1)(圖4(B))。此規 面對處理如PS之部分，與轉39面對處理空
Hi相同高度。亦即，本規格巾上部電極面_理空間 ps之部分以平面構成。 搞ϋί—60聰之圓板狀介電質26朝中央部後入上部電 ^之包圍該介電質26周圍’諭材41面對處理空間 σ刀猎由薄膜之氧化釔42包覆之規格(實施例2)(圖4(c))。此規 13 201216357 格中鋁材41面對處理空間ps之部分較介電質26面對處理空間”之 部分更朝處理空間PS突出。亦即本規格中於上部電極面對處理空 間PS之部分，周邊部朝處理空間pS突出。 二 於基板處理裝置10，分別使用上述比較例丨、實施例丨及實施 例2，藉由電漿蝕刻處理對晶圓貿中之氧化矽膜進行蝕刻以形成 φ250ηιη之孔’測定此時E/R於晶圓W面内之均一性。作為電聚钕 刻處理之條件，腔室11内部壓力為4〇mTorr(5.33Pa)，對^座^施 ，之電漿產生用電力為2700W，偏壓用電力為3〇〇〇w，作為處理
氣體使用 QF^Osccm，Ar:1100sccm，〇2:30sccm之混合氣體，R£)C 為50 ’基座12之溫度為20°C，上部電極之溫度為6〇f，腔室^之 側壁溫度為6(TC。且分別設定間隙G為22mm、25mm、30mm、 35mm。 —圖5係顯示使用比較例1、實施例1及實施例2之上部電極而進 行之電聚姓刻處理中E/R於晶圓面内均一性之測定結果之曲線 圖。圖5中，「♦」表示比較例1，、」表示實施， 示實施例2。 」豕 如圖5所示，已知實施例1及實施例2之均一性較比較例丨佳。 可想見此係因藉由將介電質26嵌入上部電極中與處理空間ps中央 1對向之部分’可使處理空間PS周邊部中之賴密度升高，並同 空間，央部中之電漿密度降低，藉此可實現處理空間 PS中電聚之均一也、度分布。 分別於比較例卜實施例1及實施例2中愈使間隙G狹窄 ，-性愈提升。可想見此係因愈使間隙G狹窄，因產生於上部電極 表面之勒所導致之㈣圍束效果朗大响制魏擴 社 果，處理空間ps周邊部之電漿密度不會大幅降低。....... 心L已知實施例2之均一性較實施例1佳。可想見此係因實施例2 中鋁材41面對處理空間PS之部分較介電質26面對處理处pS2 分更朝處理空間PS突出，故產生於上部電極表面二 : 央部更滅理嫌娜，_所導致之電漿圍束效 201216357 本實施形態中’上部電極24呈平板狀，介電質26可以 極24平面方向部分設置。例如，亦可使介電f 2 晶圓w中央部對向之部分嵌人上部電極24。 胃*所載置之 圖6顯示依本實施形態基板處理裝置之第丨變形 圖6中，使介電質26a僅在與所載置之晶圓^央. 分嵌入上部電極24a，於獻介電質26a之部分，處 聚及接地部36之間之電位差分割為該電漿及介 ^ 位差，以及作為電容器C之介電質26a及接地部3^之質間 ^電 1可降低處理_PS巾與晶圓财央部對向 ’ 藉此，可增大間隙G變動時與晶圓”央部對 之變化量’藉此可使晶圓W中央部中_2=5^= 。上結果，藉由使間隙G變動可積赌制晶圓wt:二： E/R，提尚例如晶圓W中E/R之面内均一性。 丫开㈠甲之 圖7顯示依本實施形態基板處理裝置之第2變形 圖7中，介電質26b朝在所較之晶卿中心部以 ，向之部分谈人上部電極24b ’於環狀介電f26b中央部二二 電極。此時，於嵌人介電獅5之部分，處理空‘^ =差’以及作為電容器c之介電f26b及接地 =電 ，，處理空間PS中與晶_周邊部對向之部分二: 【匕里*此了使根據間隙〇之變動晶圓 === 央部。其結果，藉由賴隙嶋可積極= 圖8顯示依本實施形態基板處理裝置之 =…該上部電極之環狀介電質、基座及由丨基= 圖8十’介電質26c朝與所载置之晶圓辦心部以外 、:^部分欽上部電極24e，環狀介電質之中央部係^ 。在時亦與上述第2變形例相同，可使根據間隙〇之變動 15 201216357 周邊部中E/R之控制幅度大於晶圓w中央部。 本實施形態中，嵌人上部電極24之介電質26由介電常數與係 上部電極24之構成材料，例如“(::或；^不同之材料所構成。亦/即'，、 作為介電質26之構成材料，可適當使用例如石英、氧化紀〇 氧化鋁(_、二氧化矽(Si〇2)等金屬氧化物、氮化鋁(八心金 屬氮化物、以及氮化硼(BN)或碳化矽(SiC)其中任一者。 本實施形態中，即使不將介電質26嵌入上部電極2 於該部分置空間部亦可獲得相同效果。此時，空間部用作為介 電質。 本實施形態中，不易直接找到最佳處理條件，故宜首 ，處理目賴可麟最佳處理餅之條件實施錄㈣處理 著’根據該處理條件及處理結果’找出各種處理條件俾更接 佳程序條件。 本實施形態中，雖已以提升晶圓对撕之面内均 進行說明’但本發明亦可適用於提高或降低 “ 部分之E/R之情形。 _ 丁仗思 且本實施形態、中，上部電極24雖可相對於基座12移動，但美 座12亦可相對於上部電極24移動。 土 以上’關於本發明，雖已使用實施形態進行說明，但 不由上述實施形態限定。 尽赞月 且上述實施形態中，經施行電漿處理之基板不限 =圓;亦、Γ系1於包含LCD andDlsplay)專之各種基板，或光罩、CD基板、印刷基板等。 、才:眚”亦㈣由對系統或是裝置供給記憶有實現上 二貫&形匕、功此之軟體程式碼之記憶媒體，該系統或是 】^戰_等)讀取由記憶媒體收納之程式媽而加“施】 处=時，自記憶媒體讀取之程式碼本身實現上述實施形能之 月b，_式碼及記憶餘式碼之記憶題構成本發明。。 且作為用以供給程式碼之記憶媒體，可使_如軟碟(註冊商 16 201216357 標）、硬碟、磁光碟、CD-ROM、CD_R_、〇D_RW、DVD_RX)M、 DVD-RAM、DVD-RW、DVD+RW等光碟、磁帶、非揮發性之記 憶卡、ROM等。或亦可經由網路下載程式碼。 、、亡亦，ί下列情形：不僅藉由實施電腦讀取之程式碼，實現 上述貝施形態之功旎，亦根據該程式碼之指示，在電腦上運轉之 〇S(^t系統)等進行一部分或全部實際之處自，藉由此處理實現 上述實施形態之功能。 {t<且亦包含下列情形：㈣記憶媒體讀取之程式碼寫入插入電 ί之腦之功能擴鮮元中所具有之記憶體 分或全部實際之處理，藉由該處= 【圖式簡單說明】 _圖1 _示依本發明實施形態之基板纽裝置概略構成巧 Ϊ 〜(Q侧示依本實施雜實驗例1之結果圖。 圚（）〜(c)係顯示依本實施形態實驗例2之結果 圖，祕實驗例3使狀上部電極觀之概略 圖5係顯示圖4 m係貫施例2。 極進行之雷％钻方，丨老丄 』及只施例2使用上部電 線圖狀電衆_處理中E/R於晶圓面内均—性之啦結果之= 示依本實施形態之基板處理裝置之第1變形_ 匕員不依本貫施形態之基板處理農置之第3變形姻 【主要元件符號說明】 CB…靜電容量 C…電容器 17 201216357 G…間隙 PS...處理空間 W…晶圓 10.. .基板處理裝置 11.. .腔室(處理室） 12.. .基座(下部電極） 13.. .蓋部 14…第1高頻電源 15.. .第1匹配器 16…第2高頻電源 17.. .第2匹配器 18.. .靜電電極 19.. .靜電夾盤 20.. .直流電源 21.. .對焦環 22.. .喷淋頭 23、 27...氣體孔 24、 24a、24b、24c...上部電極 25.. .冷卻板 26、26a、26b、26c...介電質 28…軸 29…缓衝室 31.. .氣體流路 32.. .伸縮囊 33.. .氣體供給管 35.. .空間部 36.. .接地部 37、 39、41...铭材 38、 40、42...氧化釔 18 ⑧

Claims (1)

  1. 201216357 七、申請專利範圍： 产理!處ΐ方法’使用電漿對基板施行_處理，該基板 基板處理裝置進行，而雜板處理裝置包含 收納室，收納該基板； 否 了f電極，配置於該收納室内以載置該基板； 卩電極，與該下部電極對向配置； 向頻電源，連接該下部電極； 處理工間，位於該上部電極及該部 接地部，電性連接於該上部電極；及 電極與該下部電極其中—方可相對於另—方移動，· 速率變 1在上述基板處理裝置中，使該基板之银刻 η之ΐΐϋΐ，上部_的至少—部分，將產生於該處理空 之電位差，分割為該電漿與該介電質間 之電位差，及該介電質與該接地之間之電位差， 並使該上部電極與該下部電極之間隔變動。 為平項之基減理綠，射，該上部電極 為千板狀電極，該介電質沿該上部電極的平面方向設 3. 如申凊專利範圍第2項之基板處理方法，1 設於該上部電極中與所載置之基板中央部對向之部分w電質僅 4. 如申請專利範圍第2項之基板處理方法，其中， 縮小，其中， 6.如申明專利範圍第1至$項中任一項其 ，質响侧频)、論= 氮化鋁(A1N)、氮化硼(BN)及碳化矽(Sic)其中任一者 j 1 2) =-縣域絲置’應如”補朗第丨° 項之基板處理方法，其特徵在於包含： 項中任 19 201216357 收納室，收納基板； 下部電極，配置於該收納室内，載置該 部電極，與該下部電極對向配置； ， 尚頻電源，連接該下部電極； ίΐί間，位於該上部_及該下部電極之間. 接地部’電性連接該上部電極; 之間， ‘另一方移動 為平板狀之電極，該介電質沿該上部的電^平 .ϋ、申ΐ專利細第7項之基板處理裝置，其中，該上部電極 面方向設置 20 ⑧
TW100122278A 2010-06-24 2011-06-24 基板處理方法及基板處理裝置 TWI497585B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010144164A JP5809396B2 (ja) 2010-06-24 2010-06-24 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201216357A true TW201216357A (en) 2012-04-16
TWI497585B TWI497585B (zh) 2015-08-21

Family

ID=45352948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122278A TWI497585B (zh) 2010-06-24 2011-06-24 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (2) US8592319B2 (zh)
JP (1) JP5809396B2 (zh)
KR (1) KR101756853B1 (zh)
CN (2) CN102299067B (zh)
TW (1) TWI497585B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130115418A1 (en) * 2011-11-03 2013-05-09 Coorstek, Inc. Multilayer rare-earth oxide coatings and methods of making
JP2013247161A (ja) * 2012-05-23 2013-12-09 Ulvac Japan Ltd ドライエッチング装置
JP6160938B2 (ja) * 2013-02-21 2017-07-12 株式会社 イアス 基板のエッチング装置及び基板のエッチング方法
US9293303B2 (en) * 2013-08-30 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Low contamination chamber for surface activation
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
JP6932070B2 (ja) * 2017-11-29 2021-09-08 東京エレクトロン株式会社 フォーカスリング及び半導体製造装置
KR20200131432A (ko) * 2019-05-14 2020-11-24 삼성전자주식회사 샤워 헤드 어셈블리 및 이를 갖는 플라즈마 처리 장치
CN112309807B (zh) * 2019-08-02 2022-12-30 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
KR102439099B1 (ko) * 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61119684A (ja) * 1984-11-14 1986-06-06 Ulvac Corp スパツタエツチング装置
JPH01244619A (ja) * 1988-03-25 1989-09-29 Mitsubishi Electric Corp プラズマドライエッチング方法
JPH03203317A (ja) * 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd プラズマ処理装置
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
WO1996031997A1 (fr) * 1995-04-07 1996-10-10 Seiko Epson Corporation Equipement de traitement de surface
WO2000068985A1 (fr) * 1999-05-06 2000-11-16 Tokyo Electron Limited Appareil de traitement au plasma
US6228438B1 (en) * 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
JP2004165674A (ja) * 2000-01-26 2004-06-10 Matsushita Electric Ind Co Ltd ワークのプラズマ処理装置およびワークのプラズマ処理方法
MY120869A (en) * 2000-01-26 2005-11-30 Matsushita Electric Ind Co Ltd Plasma treatment apparatus and method
JP4454781B2 (ja) * 2000-04-18 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP2003007682A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4047616B2 (ja) * 2002-04-03 2008-02-13 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
AU2003244166A1 (en) * 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
JP4472372B2 (ja) * 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
CN101296549B (zh) * 2003-05-14 2012-07-11 积水化学工业株式会社 等离子处理设备
CN1323751C (zh) * 2003-05-27 2007-07-04 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法
KR101202151B1 (ko) 2003-09-10 2012-11-15 외를리콘 솔라 아게, 트뤼프바흐 직사각형 대면적 기판 처리용 고주파 플라즈마 반응기의전압 불균일성 보상 방법
JP4642528B2 (ja) * 2005-03-31 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4654738B2 (ja) * 2005-04-05 2011-03-23 パナソニック株式会社 プラズマ処理装置
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
US9524847B2 (en) 2016-12-20
KR20110140102A (ko) 2011-12-30
CN104282523A (zh) 2015-01-14
KR101756853B1 (ko) 2017-07-11
US20110318934A1 (en) 2011-12-29
US8592319B2 (en) 2013-11-26
TWI497585B (zh) 2015-08-21
US20140048210A1 (en) 2014-02-20
CN102299067A (zh) 2011-12-28
JP5809396B2 (ja) 2015-11-10
CN104282523B (zh) 2017-04-12
JP2012009624A (ja) 2012-01-12
CN102299067B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
TW201216357A (en) Substrate processing method and substrate processing apparatus
TWI720010B (zh) 利用二次電漿佈植的電漿蝕刻系統及方法
JP5597456B2 (ja) 誘電体の厚さ設定方法、及び電極に設けられた誘電体を備える基板処理装置
TWI553729B (zh) Plasma processing method
KR102630511B1 (ko) 플라즈마 처리 장치
JP5371466B2 (ja) プラズマ処理方法
JP4869610B2 (ja) 基板保持部材及び基板処理装置
JP5702968B2 (ja) プラズマ処理装置及びプラズマ制御方法
JP6244518B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI478203B (zh) A plasma processing device and its constituent parts
JP2014053309A (ja) プラズマチャンバ内の調整可能接地面
TW201535581A (zh) 電漿處理裝置及聚焦環
JP2007250967A (ja) プラズマ処理装置および方法とフォーカスリング
TWI571930B (zh) 電漿處理方法及電漿處理裝置
TW201732922A (zh) 電漿處理方法及電漿處理裝置
KR101898079B1 (ko) 플라즈마 처리 장치
TWI656558B (zh) Cleaning method of plasma processing device and plasma processing device
JP2006186323A (ja) プラズマ処理装置
JP5432629B2 (ja) バッフル板及びプラズマ処理装置
JP5580844B2 (ja) エッチング方法
KR101828082B1 (ko) 표면 평탄화 방법
JP2018022899A (ja) プラズマ処理装置及びプラズマ処理方法