CN104282523A - 基板处理装置 - Google Patents

基板处理装置 Download PDF

Info

Publication number
CN104282523A
CN104282523A CN201410521359.3A CN201410521359A CN104282523A CN 104282523 A CN104282523 A CN 104282523A CN 201410521359 A CN201410521359 A CN 201410521359A CN 104282523 A CN104282523 A CN 104282523A
Authority
CN
China
Prior art keywords
mentioned
upper electrode
dielectric
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410521359.3A
Other languages
English (en)
Other versions
CN104282523B (zh
Inventor
和田畅弘
小林真
辻本宏
田村纯
直井护
大薮淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104282523A publication Critical patent/CN104282523A/zh
Application granted granted Critical
Publication of CN104282523B publication Critical patent/CN104282523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

本发明提供基板处理装置。该基板处理装置具有：用于容纳基板的容纳室；配置在该容纳室内、用于载置基板的下部电极；与该下部电极相对配置的上部电极；与下部电极相连接的高频电源；上部电极与下部电极之间的处理空间；与上部电极电连接的接地构件，上部电极与下部电极中的一个电极能够相对于另一个电极移动，并且，在上部电极的至少一部分中埋入有电介质，在处理空间中产生的等离子体与接地构件之间的电位差分割为等离子体与电介质之间的电位差以及电介质与接地构件之间的电位差，上部电极与下部电极之间的间隔能够改变，电介质的厚度是根据蚀刻率相对于上部电极和下部电极之间的间隔变化的依赖程度来设定的。

Description

基板处理装置
本申请是申请号为201110175740.5、申请日为2011年6月24日、发明名称为“基板处理方法及基板处理装置”的申请的分案申请。
技术领域
本发明涉及在一个处理室内改变处理条件并对基板实施多个等离子处理的基板处理装置。
背景技术
当对以半导体晶圆为代表的基板实施布线加工等时，需要对基板实施细微的加工处理，利用了等离子体的基板处理方法正被广泛应用。
近年来，随着基板的大面积化，在应用了反应性离子蚀刻(Reaction Ion Etching)处理方法的基板处理方法中，为了谋求基板表面上的蚀刻率(etching rate)的均匀化而进行了各种研究，提出了这样的方法：在具有上部电极与下部电极的基板处理装置的腔室内构造中，在上部电极中埋入电介质来补偿电极平面上的电压的不均匀性(例如参照专利文献1)。
另一方面，为了调制作为基板的、例如半导体晶圆(以下，简称作“晶圆”。)，需要对一个晶圆实施多个等离子处理，近年来，越来越要求在一个处理室(腔室)内依次改变处理条件来执行多个等离子处理的、所谓的一腔室多处理。
因此，为了实现这种要求，提出了这样的基板处理装置：在具有上部电极与下部电极的基板处理装置的腔室内构造中，做成使上部电极与下部电极中的一个能够相对于另一个移动的构造，通过改变上部电极与下部电极之间的间隔即间隙来改变上部电极与下部电极之间的电场强度，从而创造出多个处理条件。
专利文献1：日本特表2007－505450号公报
但是，在做成使上部电极与下部电极中的一个能够相对于另一个移动的构造的基板处理装置中，虽然不打开腔室就能够改变处理条件，但是由于在上部电极与下部电极之间的处理空间的周边部会发生等离子体的扩散，因此，难以实现该处理空间中的等离子体的均匀的密度分布，结果，存在难以对基板实施均匀的等离子体处理且难以实现一腔室多处理这样的问题。
发明内容
本发明的目的在于提供能够对基板实施均匀的等离子处理且能够实现一腔室多处理的基板处理方法及基板处理装置。
为了达到上述目的，技术方案1所述的基板处理方法，使用等离子体对基板实施蚀刻处理，该基板处理方法是在基板处理装置中改变上述基板的蚀刻率的基板处理方法，该基板处理装置具有：用于容纳上述基板的容纳室；配置在该容纳室内、用于载置上述基板的下部电极；与该下部电极相对配置的上部电极；与上述下部电极相连接的高频电源；上述上部电极与上述下部电极之间的处理空间；与上述上部电极电连接的接地构件，使上述上部电极与上述下部电极中的一个电极能够相对于另一个电极移动，其特征在于，在上述上部电极的至少一部分中埋入电介质，将在上述处理空间中产生的等离子体与上述接地构件之间的电位差分割为上述等离子体与上述电介质之间的电位差以及上述电介质与上述接地构件之间的电位差，并且，改变上述上部电极与上述下部电极之间的间隔。
技术方案2所述的基板处理方法以技术方案1所述的基板处理方法为基础，其特征在于，上述上部电极是平板状的电极，上述电介质沿上述上部电极的平面方向设置。
技术方案3所述的基板处理方法以技术方案2所述的基板处理方法为基础，其特征在于，上述电介质仅设置在上述上部电极的与载置在上述下部电极上的基板的中央部相对的部分。
技术方案4所述的基板处理方法以技术方案2所述的基板处理方法为基础，其特征在于，上述电介质呈在中心部具有贯通孔的圆板状，上述电介质以上述贯通孔与载置在上述下部电极上的基板的中央部相对的方式埋入上述上部电极中。
技术方案5所述的基板处理方法以技术方案1～4中任一项所述的基板处理方法为基础，其特征在于，通过减小上述上部电极与上述下部电极之间的间隔来增大上述蚀刻率。
技术方案6所述的基板处理方法以技术方案1～5中任一项所述的基板处理方法为基础，其特征在于，上述电介质由石英、氧化钇(Y2O3)、氧化铝(Al2O3)、二氧化硅(SiO2)、氮化铝(AlN)、氮化硼(BN)及碳化硅(SiC)中的任意一个构成。
为了达到上述目的，技术方案7所述的基板处理装置，其被应用于技术方案1～6中任一项所述的基板处理方法，其特征在于，该基板处理装置具有：用于容纳基板的容纳室；配置在该容纳室内、用于载置上述基板的下部电极；与该下部电极相对配置的上部电极；与上述下部电极相连接的高频电源；上述上部电极与上述下部电极之间的处理空间；与上述上部电极电连接的接地构件，使上述上部电极与上述下部电极中的一个能够相对于另一个移动，并且在上述上部电极的至少一部分中埋入有电介质。
技术方案8所述的基板处理装置以技术方案7所述的基板处理装置为基础，其特征在于，上述上部电极是平板状的电极，上述电介质沿上述上部电极的平面方向设置。
采用本发明，在上部电极的至少一部分中埋入电介质，将在处理空间中产生的等离子体与接地构件之间的电位差分割为等离子体与电介质之间的电位差以及电介质与接地构件之间的电位差，因此，能够使埋入有电介质的部分与等离子体之间的电位差和未埋入有电介质的部分与等离子体之间的电位差不同，因此，能够根据部位来控制处理空间中的等离子体密度，由此，能够实现处理空间中的等离子体的均匀的密度分布。其结果，能够对基板实施均匀的等离子处理。而且，由于使上部电极与下部电极之间的间隔改变，因此能够改变上部电极与下部电极之间的等离子体密度而创造出多个处理条件，因此，能够实现一腔室多处理。即，能够实现对基板实施均匀的等离子处理且能够实现一腔室多处理。
附图说明
图1是表示本发明的实施方式的基板处理装置的概略结构的剖视图。
图2是表示本实施方式的实验例1的结果的图。
图3是表示本实施方式的实验例2的结果的图。
图4是概略性地表示在实施例3中所使用的上部电极的构造的图，图4的(A)是比较例1，图4的(B)是实施例1，图4的(C)是实施例2。
图5是表示使用图4中的比较例1、实施例1及实施例2的上部电极进行的等离子蚀刻处理中的E/R在晶圆的面内的均匀性的测量结果的图表。
图6是表示本实施方式的基板处理装置的第1变形例的图。
图7是表示本实施方式的基板处理装置的第2变形例的图。
图8是表示本实施方式的基板处理装置的第3变形例的图。
具体实施方式
以下，参照附图来详细说明本发明的实施方式。
图1是表示本发明的实施方式的基板处理装置的概略结构的剖视图。该基板处理装置对晶圆W实施规定的等离子蚀刻处理。
在图1中，基板处理装置10具有用于容纳直径例如为300mm的晶圆W的圆筒形状的腔室11(处理室)，在该腔室11内部的图中下方配置有用于载置晶圆W的圆板形状的基座12(下部电极)，腔室11的图中上端被自由开闭的圆板状的盖部13覆盖。
腔室11内部利用TMP(Turbo Molecular Pump、涡轮分子泵)及DP(Dry Pump、干泵)(皆省略图示)等来减压，而且，腔室11内部的压力利用APC阀(省略图示)来控制。
在基座12上，经由第1匹配器15连接有第1高频电源14，并且经由第2匹配器17连接有第2高频电源16，第1高频电源14对基座12施加作为较低频率、例如13MHz的高频电力的偏压电力，第2高频电源16对基座12施加作为较高频率、例如40MHz的高频电力的等离子体生成电力。而且，基座12对腔室11内部的处理空间PS施加等离子体生成电力。
在基座12的上部配置有在内部具有静电电极18的静电吸盘19。静电吸盘19由圆板状的陶瓷构件构成，在静电电极18上连接有直流电源20。当对静电电极18施加正的直流电压时，在晶圆W的靠静电吸盘19一侧的面(以下，称作“背面”)产生负的电位而在静电电极18与晶圆W的背面之间产生有电场，在由该电场引起的库仑力或约翰逊-拉别克(Johnsen－Rahbek)力的作用下，晶圆W被吸附保持在静电吸盘19上。
另外，在基座12上，以包围所吸附保持的晶圆W的方式载置有作为环状构件的聚焦环21。聚焦环21与构成导电体、例如晶圆W的材料相同，由单晶硅构成。由于聚焦环21由导电体构成，因此等离子体的分布区域不仅在晶圆W上，而且扩大至该聚焦环21上，从而起到将晶圆W的周边部上的等离子体的密度维持为与该晶圆W的中央部上的等离子体的密度相同的程度。由此，能够维持在晶圆W的整个表面上实施的等离子蚀刻处理的均匀性。
在基座12的图中上部，与基座12相对地配置有簇射头22。簇射头22包括：具有许多个气孔23的导电性的上部电极24；埋入在该上部电极24中的、例如由石英构成的电介质26；能够装卸地悬挂支承上部电极24及电介质26的冷却板25；进一步悬挂支承该冷却板25的作为支承构件的轴28。在电介质26上设有与上部电极24的气孔23相连通的气孔27。上部电极24电接地，作为相对于施加到腔室11内部的等离子体生成电力的接地电极发挥作用。另外，上部电极24的外径与腔室11的内径大致相等，上部电极24以间隙配合的方式配置在腔室11内部。而且，上部电极24经由后述的波纹管32、盖部13、腔室11的壁部与接地构件36电连接。
轴28贯通盖部13，该轴28的上部与配置在基板处理装置10的上方的升降机构(省略图示)相连接。该升降机构使轴28沿图中上下方向移动，此时，具有上部电极24的簇射头22在腔室11内部像活塞一样上下移动。由此，能够调整簇射头22与基座12之间的空间的厚度即间隙G(以下，简称作“间隙G”)。簇射头22的在图中上下方向上的移动量的最大值例如为70mm。
簇射头22具有：沿图中上下方向贯通轴28的气体流路31；由缓冲室29、气孔23、27构成的处理气体导入系统；与用于从外部向该处理气体导入系统供给处理气体的气体供给源(省略图示)相连接的气体供给管33。另外，在悬挂支承上下移动的作为电极的簇射头22的轴28部分的外周部，呈同心状地配设有具有真空隔断功能的波纹管32。
圆筒状的波纹管32的图中上方的一端与盖部13的下表面相接合，图中下方的一端与簇射头22的冷却板25的上表面相接合。由此，轴28在贯通盖部13的贯通部处吸收电极相对于盖部13的位移，轴28周边的气氛环境与腔室11内部被密封，维持腔室11内部与大气的隔绝状态。另外，在图1中，用实线表示下降到最下部时的簇射头22，用虚线表示上升到最上部时的簇射头22。
在这样构成的基板处理装置10中，从气体供给管33向缓冲室29供给的处理气体经由上部电极24的气孔23及电介质26的气孔27被导入腔室11内部，被导入的处理气体被从第2高频电源16经由基座12向腔室11内部施加的等离子体生成用电力激励而成为等离子体。等离子体中的正离子被第1高频电源14施加给基座12的偏压用电力引向晶圆W，对晶圆W实施等离子蚀刻处理。
基板处理装置10的各个构成构件的动作，由基板处理装置10所具有的控制部(省略图示)的CPU根据与等离子蚀刻处理相对应的程序来控制。
但是，在使上部电极24与基座12中的一个能够相对于另一个移动的基板处理装置中，对未在上部电极24中埋入有电介质26的装置、即上述以往的基板处理装置来说，利用由施加到基座12上的等离子体生成电力在基座12附近产生的均匀的电场能激励等离子体而使密度提高，并且，在上部电极24附近，利用由等离子体与上部电极24的电位差产生的均匀的电场能激励等离子体而使密度提高，结果，处理空间PS中的等离子体密度提高。
但是，在处理空间PS的周边部，由于等离子体向该处理空间PS的周边扩散，而等离子体密度降低，结果，在处理空间PS中难以实现等离子体的均匀的密度分布。与此相对，虽然通过缩窄间隙G而能够在一定程度上抑制等离子体扩散，但是仍然达不到消除等离子体的密度分布的不均匀。即，在以往的基板处理装置中，难以实现对晶圆实施均匀的等离子处理且难以实现一腔室多处理。
本发明人鉴于这种状况，为了确立在对基座12施加等离子体生成用电力与偏压用电力的基板处理装置中，能够实现对晶圆实施均匀的等离子处理且能够实现一腔室多处理的基板处理方法及基板处理装置，进行了认真研究，结果发现，如图1所示，通过使上部电极24能够相对于基座12移动，并且在电接地的上部电极24的与基座12相对的面上埋入电介质26，能够实现处理空间PS中的等离子体的均匀的密度分布，并且能够创造出多个处理条件，从而完成了本发明。
以下，详细说明本发明的基板处理方法的原理。
在图1中，电介质26如下述式(1)所示，具有与其厚度、电容率相应的电容量。
C＝ε×S/d……(1)
在此，C表示电容量(静电容量)，ε表示电容率，S表示绝缘性构件(间隙G或电介质26)的表面积，d表示绝缘性构件的厚度。
在上部电极24中埋入有作为电容器C的电介质26的部分，在处理空间PS与接地构件36之间插入有电容器C，因此能够将处理空间PS的等离子体与接地构件36之间的电位差分割为该等离子体与上部电极24(电介质26)之间的电位差以及作为电容器C的电介质26与接地构件36之间的电位差。因而，能够减小等离子体与上部电极24之间的电位差，能够降低等离子体密度。
另一方面，在上部电极24中未埋入电介质26的部分，处理空间PS的等离子体与接地构件36之间的电位差未被分割，因此等离子体与上部电极24之间的电位差不会减小，能够在一定程度上维持较高的等离子体密度。
即，通过在上部电极24的、与等离子体扩散的处理空间PS的周边部相对的部分不埋入电介质26，而在与处理空间PS的中央部相对的部分埋入电介质26，能够提高处理空间PS的周边部的等离子体密度，并且能够降低处理空间PS的中央部的等离子体密度，因而，能够实现处理空间PS中的等离子体的均匀的密度分布。
而且，通过缩窄间隙G，能使基座12附近的等离子体密度高的区域与上部电极24附近的等离子体密度高的区域相靠近而提高处理空间PS中的等离子体密度，通过扩大间隙G，能使基座12附近的等离子体密度高的区域与上部电极24附近的等离子体密度高的区域相分开而降低处理空间PS中的等离子体密度，从而能够实现等离子体的均匀的密度分布且能够创造出多个处理条件。
即，在本发明中，通过在上部电极24中局部埋入电介质26而降低晶圆W的上部(处理空间PS)的等离子体密度和改变上部电极24与基座12之间的间隙G的协同作用，来实现对晶圆W实施均匀的等离子处理及一腔室多处理。另外，此时，当使上部电极24与基座12相靠近来减小间隙G时，基座12附近的等离子体密度高的区域与上部电极24附近的等离子体密度高的区域相靠近，因此处理空间PS的等离子体密度增大而提高了晶圆W上的蚀刻率(E/R)。
以下，说明为了确认上述本发明的基板处理方法的原理而进行的实验例。
实验例1
在上部电极24中埋入了作为电介质26的石英板的图1的装置中，使石英板的厚度变化为3.4mm、10mm、15mm，分别将腔室内压力设为60mTorr(7.98Pa)、将对基座12施加的等离子体生成用电力设为400W、将偏压用电力设为1000W，作为处理气体使用C4F8：45sccm、Ar：1000sccm、O2：30sccm的混合气体，将基座12的温度设为20℃，将上部电极24的温度设为60℃，求出对载置在基座12上的晶圆W实施等离子体蚀刻处理时的晶圆W上的E/R的间隙依赖性，将结果示于图2中。在图2中，纵轴表示E/R，横轴表示距晶圆W的中心部的距离。另外，(A)表示石英板的厚度为3.4mm的情况，(B)表示石英板的厚度为10mm的情况，(C)表示石英板的厚度为15mm的情况。另外，间隙G在22mm至80mm的范围内变化。各个图表中的“Gap30”、“Gap50”、“Gap80”…等，是用单位“mm”表示改变上部电极24与基座12之间的间隙G时的各个间隙G。
在图2中，该等离子蚀刻处理是晶圆W的中央部的E/R与周边部的E/R大致相同大小的等离子蚀刻处理，可知：通过改变间隙G，E/R高灵敏度地变化，以及越增厚石英板的厚度，E/R的间隙依赖性越大。
特别是越增厚石英板的厚度，E/R的间隙依赖性越大，认为是因为以下理由。
当石英板的厚度较厚时，电介质26的静电容量CB变小，电介质26与接地构件36之间的电位差增大，因此，处理空间PS的等离子体与上部电极24(电介质26)之间的电位差相对地减小。其结果，等离子体与上部电极24的之间的电场强度减弱，等离子体密度降低。在此，当间隙G狭小时，由于使基座12附近的等离子体密度高的区域与上部电极24附近的等离子体密度高的区域相靠近，因此等离子体密度上升。即，当石英板的厚度较厚时，间隙G改变时的等离子体密度的变化量增大。因而，E/R的间隙依赖性也增大。
另一方面，当石英板的厚度较薄时，电介质26的静电容量CB变大，电介质26与接地构件36之间的电位差减小，因此，处理空间PS的等离子体与上部电极24(电介质26)之间的电位差相对地增大。其结果，等离子体与上部电极24的之间的电场强度不减弱，等离子体密度也不降低。在此，即使使间隙G狭小而使基座12附近的等离子体密度高的区域与上部电极24附近的等离子体密度高的区域相靠近，由于从靠近前等离子体密度就较高，因此等离子体密度也不怎么变化。因而，E/R的间隙依赖性减小。
另外，根据实施例1的结果，出于增大E/R的间隙依赖性的观点、即扩大E/R的控制范围的观点，优选石英板的厚度较厚，具体来说，最好为10mm以上，优选为15mm左右。
实验例2
在上部电极24中埋入了作为电介质26的石英板的图1的装置中，使石英板的厚度变化为3.4mm、10mm、15mm，分别将腔室内压力设为80mTorr(1.06×10Pa)、将对基座12施加的等离子体生成用电力设为500W、将偏压用电力设为1000W，作为处理气体使用CF4：250sccm、Ar：200 sccm的混合气体，将基座12的温度设为20℃，将上部电极24的温度设为60℃，求出对载置在基座12上的晶圆W实施等离子蚀刻处理时的晶圆W上的E/R的间隙依赖性，将结果示于图3中。在图3中，纵轴表示E/R，横轴表示距晶圆W的中心部的距离。另外，(A)表示石英板的厚度为3.4mm的情况，(B)表示石英板的厚度为10mm的情况，(C)表示石英板的厚度为15mm的情况。另外，间隙G在22mm至80mm的范围内变化。各个图表中的“Gap30”、“Gap50”、“Gap80”…等，与图2一样是用单位“mm”表示改变上部电极24与基座12之间的间隙G时的各个间隙G。
在图3中，该等离子蚀刻处理是晶圆W的中央部的E/R比周边部的E/R大的等离子蚀刻处理，在此也可知：通过改变间隙G，E/R高灵敏度地变化，以及越增厚石英板的厚度，E/R的间隙依赖性越大。
采用本实施方式，通过在上部电极24中局部埋入电介质26而将处理空间PS的等离子体与接地构件36之间的电位差分割为该等离子体与上部电极24之间的电位差以及作为电容器C的电介质26与接地构件36之间的电位差，并且使上部电极24能够相对于基座12移动改变它们之间的间隙G来改变处理空间PS中的等离子体密度，因此能够实现对晶圆W实施均匀的等离子处理且能够实现一腔室多处理。
另外，采用本实施方式，不用打开腔室，仅靠改变间隙G就能够改变处理条件，因此在由多个处理构成的等离子处理中能够确保高处理效率。
在图2及图3中，越增厚电介质26的厚度，越能够扩大相对于间隙G的变化范围的E/R的控制范围，但在电介质中，需要设置用于向处理空间PS供给处理气体的气孔27，通常穿设有多个0.5mmφ的气孔，因此电介质的厚度受到制造方面的限制，电介质26的厚度例如最大为15mm左右。
实验例3
作为上部电极准备以下3种规格。
首先，准备不埋入电介质26、仅由铝材料37构成的、面对处理空间PS的部分被薄膜的氧化钇38覆盖的规格(比较例1)(图4的(A))。
另外，准备在上部电极的中央部埋入φ360mm的圆板状的电介质26、用环状的铝材料39包围该电介质26的周围、该铝材料39的面对处理空间PS的部分被薄膜的氧化钇40覆盖的规格(实施例1)(图4的(B))。在该规格中，电介质26的面对处理空间PS的部分与铝材料39的面对处理空间PS的部分设定为相同的高度。即，在本规格中，上部电极的面对处理空间PS的部分由平面构成。
而且，准备在上部电极的中央部埋入φ360mm的圆板状的电介质26、用环状的铝材料41包围该电介质26的周围、该铝材料41的面对处理空间PS的部分被薄膜的氧化钇42覆盖的规格(实施例2)(图4的(C))。在该规格中，铝材料41的面对处理空间PS的部分比电介质26的面对处理空间PS的部分朝向处理空间PS突出。即，在本规格中，在上部电极的面对处理空间PS的部分，周边部朝向处理空间PS突出。
在基板处理装置10中，分别使用上述比较例1、实施例1及实施例2，利用等离子蚀刻处理对晶圆W上的氧化硅膜进行蚀刻而形成φ25nm的孔，测量此时的E/R在晶圆W的面内的均匀性。作为等离子蚀刻处理的条件，将腔室11内部的压力设为40mTorr(5.33Pa)，将对基座12施加的等离子体生成用电力设为2700W，将偏压用电力设为3000W，作为处理气体使用C4F6：30sccm、Ar：1100sccm、O2：30sccm的混合气体，将RDC设为50，将基座12的温度设为20℃，将上部电极的温度设为60℃，将腔室11的侧壁的温度设为60℃。另外，将间隙G分别设定为22mm、25mm、30mm、35mm。
图5是表示使用比较例1、实施例1及实施例2的上部电极进行的等离子蚀刻处理中的E/R在晶圆的面内的均匀性的测量结果的图表。在图5中，“◆”表示比较例1，“■”表示实施例1，“▲”表示实施例2。
如图5所示可知，实施例1及实施例2的均匀性比比较例1的均匀性好。认为这是因为，通过在上部电极的与处理空间PS的中央部相对的部分埋入电介质26，能够提高处理空间PS的周边部的等离子体密度，并且能够降低处理空间PS的中央部的等离子体密度，因此，能够实现处理空间PS中的等离子体的均匀的密度分布。
另外可知，在比较例1、实施例1及实施例2的每一个中，越使间隙G狭小均匀性越提高。认为这是因为，越使间隙G狭小，由在上部电极表面上产生的鞘层(sheath)带来的等离子体的封入效果越增大，抑制了等离子体的扩散，结果，处理空间PS的周边部的等离子体密度并不那么降低。
而且可知，实施例2的均匀性比实施例1的均匀性好。认为这是因为，在实施例2中，铝材料41的面对处理空间PS的部分比电介质26的面对处理空间PS的部分朝向处理空间PS突出，因此，在上部电极表面上产生的鞘层在上部电极的周边部比中央部朝向处理空间PS突出，由鞘层带来的等离子体的封入效果进一步增大。
在本实施方式中，上部电极24可以是平板状的电极，电介质26可以沿上部电极24的平面方向局部设置。例如，也可以仅在在上部电极24的与载置在基座上的晶圆W的中央部相对的部分埋入电介质26。
图6是表示本实施方式的基板处理装置的第1变形例的图。
在图6中，仅在上部电极24a的与载置在基座上的晶圆W的中央部相对的部分埋入有电介质26a，在埋入有电介质26a的部分，处理空间PS的等离子体与接地构件36之间的电位差被分割为该等离子体与电介质26a之间的电位差以及作为电容器C的电介质26a与接地构件36之间的电位差，因此，能够降低处理空间PS中的与晶圆W的中央部相对的部分的等离子体密度。由此，能够增大改变间隙G时的与晶圆W的中央部相对的部分的等离子体密度的变化量，因此，能够使晶圆W的中央部的E/R的控制范围比晶圆W的周边部的E/R的控制范围大。其结果，通过改变间隙G能够积极地控制晶圆W的中央部的E/R，例如能够提高晶圆W上的E/R的面内均匀性。
图7是表示本实施方式的基板处理装置的第2变形例的图。
在图7中，在上部电极24b的与载置在基座上的晶圆W的除中心部以外的周边部相对的部分埋入有电介质26b，在环状的电介质26b的中央部嵌合有上部电极的一部分。在该情况下，在埋入有电介质26b的部分，处理空间PS的等离子体与接地构件36之间的电位差被分割为该等离子体与电介质26b之间的电位差以及作为电容器C的电介质26b与接地构件36之间的电位差，因此能够降低处理空间PS中的与晶圆W的周边部相对的部分的等离子体密度。由此，能够增大改变间隙G时的与晶圆W的周边部相对的部分的等离子体密度的变化量，因此，能够使基于间隙G的改变的晶圆W的周边部的E/R的控制范围比晶圆W的中央部的E/R的控制范围大。其结果，通过改变间隙G能够积极地控制晶圆W的周边部的E/R。
图8是表示本实施方式的基板处理装置的第3变形例的图，是示意性地表示上部电极、埋入该上部电极中的环状的电介质、基座以及载置在基座上的晶圆W的图。
在图8中，在上部电极24c的与载置在基座上的晶圆W的除中心部以外的周边部相对的部分埋入有电介质26c，环状的电介质26c的中央部成为空间部35。该情况也与上述第2变形例一样，能够使基于间隙G的改变的晶圆W的周边部的E/R的控制范围比晶圆W的中央部的E/R的控制范围大。
在本实施方式中，埋入上部电极24中的电介质26由作为上部电极24的构成材料的、例如介电常数与SiC或Si不同的材料构成。即，作为电介质26的构成材料，例如适合使用石英、氧化钇(Y2O3)、氧化铝(Al2O3)、二氧化硅(SiO2)等金属氧化物、氮化铝(AlN)等金属氮化物以及除此之外的氮化硼(BN)、碳化硅(SiC)中的任意一个。
在本实施方式中，取代在上部电极24中埋入电介质26而在该部分设置空间，也能够获得相同的效果。在该情况下，空间部作为电介质发挥作用。
在本实施方式中，直接找到最佳处理条件不是容易的，因此优选为：首先，根据处理目的以能够获得最佳处理条件那样的条件执行等离子蚀刻处理，接着，根据该处理条件及处理结果，找到更接近最佳处理条件那样的各种处理条件。
在本实施方式中，以提高了晶圆W上的E/R的面内均匀性的情况为中心进行了说明，但是本发明也能够应用于提高晶圆W上的任意部分的E/R的情况或降低晶圆W上的任意部分的E/R的情况。
另外，在本实施方式中，使上部电极24能够相对于基座12移动，但是也能够设为使基座12能够相对于上部电极24移动。
以上，使用实施方式说明了本发明，但是本发明并不限定于上述实施方式。
另外，在上述实施方式中，被实施等离子处理的基板并不限于半导体器件用的晶圆，也可以是包含LCD(Liquid CrystalDisplay：液晶显示器)的FPD(Flat Panel Display：平板显示器)等所用的各种基板、光掩模、CD基板、印刷基板等。
另外，本发明的目的也通过向系统或装置供给存储有用于实现上述实施方式的功能的软件的程序代码的存储介质、该系统或装置的计算机(或者CPU、MPU等)读出并执行被存储在存储介质中的程序代码来实现。
在该情况下，从存储介质中读出的程序代码自身实现了上述实施方式的功能，该程序代码及存储有该程序代码的存储介质构成了本发明。
另外，作为用于供给程序代码的存储介质，例如能够使用Floppy(フロッピー、注册商标)软盘、硬盘、光磁盘、CD－ROM、CD－R、CD－RW、DVD－ROM、DVD－RAM、DVD－RW、DVD+RW等光盘、磁带、非易失性存储卡、ROM等。或者，也可以经由网络下载程序代码。
另外，通过计算机执行所读出的程序代码，不仅实现了上述实施方式的功能，而且也包含根据该程序代码的指示、在计算机上工作的OS(操作系统)等进行实际的处理的一部分或全部、通过该处理来实现上述实施方式的功能的情况。
而且，也包含从存储介质读出的程序代码写入被插入计算机中的功能扩展板或与计算机相连接的功能扩展单元所具有的存储器之后、根据该程序代码的指示、在扩展板或扩展单元中具有该扩展功能的CPU等进行实际的处理的一部分或全部、通过该处理来实现上述实施方式的功能的情况。

Claims (7)

1.一种基板处理装置，其特征在于，
具有：用于容纳基板的容纳室；配置在该容纳室内、用于载置上述基板的下部电极；与该下部电极相对配置的上部电极；与上述下部电极相连接的高频电源；上述上部电极与上述下部电极之间的处理空间；与上述上部电极电连接的接地构件，
上述上部电极与上述下部电极中的一个电极能够相对于另一个电极移动，并且，在上述上部电极的至少一部分中埋入有电介质，
在上述处理空间中产生的等离子体与上述接地构件之间的电位差分割为上述等离子体与上述电介质之间的电位差以及上述电介质与上述接地构件之间的电位差，
上述上部电极与上述下部电极之间的间隔能够改变，
上述电介质的厚度是根据上述蚀刻率相对于上述上部电极和上述下部电极之间的间隔变化的依赖程度来设定的。
2.根据权利要求1所述的基板处理装置，其特征在于，
上述上部电极为平板状，上述电介质沿上述上部电极的平面方向设置。
3.根据权利要求1所述的基板处理装置，其特征在于，
上述电介质为圆板状，具有与上述基板的直径大致相同的直径，并被埋入于上述上部电极而面对上述基板，
上述电介质的底面设于与上述上部电极的周边部的底面相同的平面，上述上部电极的上述周边部包围上述电介质并且不面对上述基板。
4.根据权利要求1所述的基板处理装置，其特征在于，
上述电介质为圆板状，具有与上述基板的直径大致相同的直径，并被埋入于上述上部电极而面对上述基板，
上述上部电极的周边部的底面比上述电介质的底面朝向上述处理空间突出，上述上部电极的上述周边部包围上述电介质并且不面对上述基板。
5.根据权利要求1所述的基板处理装置，其特征在于，
上述电介质具有比上述基板的直径小的直径，并被埋入于上述上部电极而面对上述基板的中央部，
上述电介质的底面设于与上述上部电极的周边部的底面相同的平面，上述上部电极的上述周边部包围上述电介质。
6.根据权利要求1所述的基板处理装置，其特征在于，
上述电介质为环状，并被埋入于上述上部电极而面对上述基板的周边部，
上述电介质的底面设于与上述上部电极的中央部的底面相同的平面，上述上部电极的上述中央部被上述电介质包围。
7.根据权利要求1所述的基板处理装置，其特征在于，
上述电介质为环状，并被埋入于上述上部电极而面对上述基板的周边部，
上述电介质的底面比上述上部电极的中央部的底面朝向上述处理空间突出，上述上部电极的上述中央部面对上述基板的中央部。
CN201410521359.3A 2010-06-24 2011-06-24 基板处理装置 Active CN104282523B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-144164 2010-06-24
JP2010144164A JP5809396B2 (ja) 2010-06-24 2010-06-24 基板処理方法及び基板処理装置
CN201110175740.5A CN102299067B (zh) 2010-06-24 2011-06-24 基板处理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110175740.5A Division CN102299067B (zh) 2010-06-24 2011-06-24 基板处理方法

Publications (2)

Publication Number Publication Date
CN104282523A true CN104282523A (zh) 2015-01-14
CN104282523B CN104282523B (zh) 2017-04-12

Family

ID=45352948

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110175740.5A Active CN102299067B (zh) 2010-06-24 2011-06-24 基板处理方法
CN201410521359.3A Active CN104282523B (zh) 2010-06-24 2011-06-24 基板处理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110175740.5A Active CN102299067B (zh) 2010-06-24 2011-06-24 基板处理方法

Country Status (5)

Country Link
US (2) US8592319B2 (zh)
JP (1) JP5809396B2 (zh)
KR (1) KR101756853B1 (zh)
CN (2) CN102299067B (zh)
TW (1) TWI497585B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841476A (zh) * 2017-11-29 2019-06-04 东京毅力科创株式会社 半导体制造装置用的部件以及半导体制造装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130115418A1 (en) * 2011-11-03 2013-05-09 Coorstek, Inc. Multilayer rare-earth oxide coatings and methods of making
JP2013247161A (ja) * 2012-05-23 2013-12-09 Ulvac Japan Ltd ドライエッチング装置
KR102004587B1 (ko) * 2013-02-21 2019-07-26 가부시키가이샤 이아스 기판의 에칭장치 및 기판의 분석방법
US9293303B2 (en) * 2013-08-30 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Low contamination chamber for surface activation
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
KR20200131432A (ko) * 2019-05-14 2020-11-24 삼성전자주식회사 샤워 헤드 어셈블리 및 이를 갖는 플라즈마 처리 장치
CN112309807B (zh) * 2019-08-02 2022-12-30 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
KR102439099B1 (ko) 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244619A (ja) * 1988-03-25 1989-09-29 Mitsubishi Electric Corp プラズマドライエッチング方法
US5110437A (en) * 1989-12-29 1992-05-05 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus
CN1700953A (zh) * 2003-05-27 2005-11-23 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法
US20050276928A1 (en) * 2003-02-03 2005-12-15 Octec Inc. Plasma processing apparatus, electrode plate for plasma processing apparatus, and electrode plate manufacturing method
CN1823554A (zh) * 2003-05-14 2006-08-23 积水化学工业株式会社 等离子处理设备及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61119684A (ja) * 1984-11-14 1986-06-06 Ulvac Corp スパツタエツチング装置
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
WO1996031997A1 (fr) * 1995-04-07 1996-10-10 Seiko Epson Corporation Equipement de traitement de surface
US7537672B1 (en) * 1999-05-06 2009-05-26 Tokyo Electron Limited Apparatus for plasma processing
US6228438B1 (en) * 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
MY120869A (en) * 2000-01-26 2005-11-30 Matsushita Electric Ind Co Ltd Plasma treatment apparatus and method
JP2004165674A (ja) * 2000-01-26 2004-06-10 Matsushita Electric Ind Co Ltd ワークのプラズマ処理装置およびワークのプラズマ処理方法
JP4454781B2 (ja) * 2000-04-18 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP2003007682A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4047616B2 (ja) * 2002-04-03 2008-02-13 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
ES2287755T3 (es) 2003-09-10 2007-12-16 Oc Oerlikon Balzers Ag Metodo de compensacion de falta de uniformidad de tension para un reactor de plasma de alta frecuencia para el tratamiento de sustratos de gran area rectangular.
JP4642528B2 (ja) * 2005-03-31 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4654738B2 (ja) * 2005-04-05 2011-03-23 パナソニック株式会社 プラズマ処理装置
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244619A (ja) * 1988-03-25 1989-09-29 Mitsubishi Electric Corp プラズマドライエッチング方法
US5110437A (en) * 1989-12-29 1992-05-05 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus
US20050276928A1 (en) * 2003-02-03 2005-12-15 Octec Inc. Plasma processing apparatus, electrode plate for plasma processing apparatus, and electrode plate manufacturing method
CN1823554A (zh) * 2003-05-14 2006-08-23 积水化学工业株式会社 等离子处理设备及其制作方法
CN1700953A (zh) * 2003-05-27 2005-11-23 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841476A (zh) * 2017-11-29 2019-06-04 东京毅力科创株式会社 半导体制造装置用的部件以及半导体制造装置
CN109841476B (zh) * 2017-11-29 2021-06-08 东京毅力科创株式会社 半导体制造装置用的部件以及半导体制造装置

Also Published As

Publication number Publication date
KR101756853B1 (ko) 2017-07-11
CN102299067A (zh) 2011-12-28
US20110318934A1 (en) 2011-12-29
JP2012009624A (ja) 2012-01-12
CN102299067B (zh) 2014-11-05
TW201216357A (en) 2012-04-16
JP5809396B2 (ja) 2015-11-10
US9524847B2 (en) 2016-12-20
US8592319B2 (en) 2013-11-26
CN104282523B (zh) 2017-04-12
TWI497585B (zh) 2015-08-21
US20140048210A1 (en) 2014-02-20
KR20110140102A (ko) 2011-12-30

Similar Documents

Publication Publication Date Title
CN102299067B (zh) 基板处理方法
TWI698956B (zh) 利用經供電的邊緣環的處理
JP5597456B2 (ja) 誘電体の厚さ設定方法、及び電極に設けられた誘電体を備える基板処理装置
US10032611B2 (en) Connection control method
KR200490164Y1 (ko) 극단 엣지 튜닝성을 위한 연장형 및 독립형의 ｒｆ 전력공급형 음극 기판과 함께 사용하기 위한 프로세스 키트 구성요소들
TW480531B (en) Lower electrode design for higher uniformity
JP5371466B2 (ja) プラズマ処理方法
CN102280339B (zh) 基板处理方法和基板处理装置
CN100517563C (zh) 等离子体处理装置和等离子体处理方法
JP2014053309A (ja) プラズマチャンバ内の調整可能接地面
CN206877967U (zh) 处理套件和等离子体腔室
KR102424818B1 (ko) 플라즈마 처리 장치 및 포커스 링
TWI475610B (zh) Electrode construction and substrate processing device
TWI559359B (zh) 中段頻率射頻範圍中之高電壓偏壓電源用之旁路電容器
KR20150068312A (ko) 플라즈마 처리 장치 및 포커스 링
JP2017112275A (ja) プラズマ処理方法およびプラズマ処理装置
CN110416116A (zh) 蚀刻装置和蚀刻方法
TW202121934A (zh) 電漿處理裝置及其調節方法
JP2016105490A (ja) 基板処理装置及びその制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant