KR20110140102A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20110140102A
KR20110140102A KR1020110061214A KR20110061214A KR20110140102A KR 20110140102 A KR20110140102 A KR 20110140102A KR 1020110061214 A KR1020110061214 A KR 1020110061214A KR 20110061214 A KR20110061214 A KR 20110061214A KR 20110140102 A KR20110140102 A KR 20110140102A
Authority
KR
South Korea
Prior art keywords
upper electrode
plasma
dielectric
substrate processing
electrode
Prior art date
Application number
KR1020110061214A
Other languages
English (en)
Other versions
KR101756853B1 (ko
Inventor
노부히로 와다
마코토 고바야시
히로시 츠지모토
준 다무라
마모루 나오이
준 오야부
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110140102A publication Critical patent/KR20110140102A/ko
Application granted granted Critical
Publication of KR101756853B1 publication Critical patent/KR101756853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

(과제) 기판에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 프로세스의 요구에 충분히 응할 수 있는 기판 처리 방법을 제공한다.
(해결 수단) 기판 처리 장치(10)는, 웨이퍼(W)를 수용하는 챔버(11)와, 챔버(11) 내에 배치되어 웨이퍼(W)를 올려놓는 서셉터(12)와, 서셉터(12)에 대향 배치된 상부 전극(24)과, 서셉터(12)에 접속된 제2 고주파 전원(16)을 구비하고, 상부 전극(24)은 접지(36)와 전기적으로 접속되고, 상부 전극(24)을 서셉터(12)에 대하여 이동 가능하게 하고, 상부 전극(24)에 유전체(26)를 매입하여, 처리 공간(PS)에 발생하는 플라즈마 및 접지(36)의 사이의 전위차를, 플라즈마 및 유전체(26)의 사이의 전위차, 그리고, 유전체(26) 및 접지(36)의 사이의 전위차로 분할하고, 또한 상부 전극(24)과 서셉터(12)와의 사이의 갭(G)을 변동시킴으로써, 상부 전극(24) 및 서셉터(12)의 사이의 플라즈마 밀도를 변화시킨다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 하나의 처리실 내에서 처리 조건을 변경하여 기판에 대하여 복수의 플라즈마 처리를 행하는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
반도체 웨이퍼를 비롯한 기판에 대하여 배선 가공 등을 행할 때에는, 기판에 대하여 미세한 가공 처리를 행할 필요가 있어, 플라즈마를 이용한 기판 처리 방법이 널리 적용되고 있다.
최근, 기판의 대면적화에 수반하여, 반응성 이온 에칭(Reaction Ion Etching) 처리 방법을 적용한 기판 처리 방법에 있어서, 기판 표면에 있어서의 에칭 레이트(rate)의 균일화를 도모하기 위해 여러 가지의 궁리가 이루어지고 있고, 상부 전극과 하부 전극을 구비한 기판 처리 장치의 챔버 내 구조에 있어서, 상부 전극에 유전체를 매입하여, 전극 평면에 있어서의 전압의 불균일성을 보상하는 방법이 제안되고 있다(예를 들면, 특허문헌 1 참조).
한편, 기판으로서의, 예를 들면 반도체 웨이퍼(이하, 단순히 「웨이퍼」라고 함)를 제조하기 위해서는, 하나의 웨이퍼에 대하여 복수의 플라즈마 처리를 행할 필요가 있어, 최근, 하나의 처리실(챔버) 내에서, 처리 조건을 순차로 변경하여 복수의 플라즈마 처리를 실행하는, 소위 1챔버 복수 처리가 요구되게 되었다.
그래서, 이러한 요구를 실현하기 위해, 상부 전극과 하부 전극을 구비한 기판 처리 장치의 챔버 내 구조에 있어서, 상부 전극 및 하부 전극의 한쪽을 다른 한쪽에 대하여 이동 가능한 구조로 하고, 상부 전극과 하부 전극의 간격인 갭(gap)을 변동시킴으로써 상부 전극 및 하부 전극의 사이의 전계 강도를 변화시켜 복수의 처리 조건을 만들어 내는 기판 처리 장치가 제안되게 되었다.
일본특허공표공보 2007-505450호
그러나, 상부 전극 및 하부 전극의 한쪽을 다른 한쪽에 대하여 이동 가능한 구조로 하는 기판 처리 장치에 있어서는, 챔버를 개방하는 일 없이 처리 조건을 변경할 수 있기는 하지만, 상부 전극 및 하부 전극의 사이의 처리 공간의 주변부에 있어서 플라즈마의 확산이 일어나기 때문에, 당해 처리 공간에 있어서의 플라즈마의 균일한 밀도 분포의 실현이 곤란하고, 그 결과, 기판에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현하는 것은 곤란하다는 문제가 있다.
본 발명의 목적은, 기판에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현할 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 청구항 1에 기재된 기판 처리 방법은, 플라즈마를 이용하여 기판에 에칭 처리를 행하는 기판 처리 방법에 있어서, 상기 기판을 수용하는 수용실과, 당해 수용실 내에 배치되고 상기 기판을 올려놓는 하부 전극과, 당해 하부 전극에 대향 배치된 상부 전극과, 상기 하부 전극에 접속된 고주파 전원과, 상기 상부 전극 및 상기 하부 전극의 사이의 처리 공간과, 상기 상부 전극과 전기적으로 접속된 접지를 갖고, 상기 상부 전극 및 상기 하부 전극의 한쪽을 다른 한쪽에 대하여 이동 가능하게 한 기판 처리 장치에 있어서 상기 기판에 있어서의 에칭 레이트를 변화시키는 기판 처리 방법으로서, 상기 상부 전극의 적어도 일부에 유전체를 매입하여, 상기 처리 공간에 발생하는 플라즈마 및 상기 접지의 사이의 전위차를, 상기 플라즈마 및 상기 유전체의 사이의 전위차, 그리고, 상기 유전체 및 상기 접지의 사이의 전위차로 분할하고, 또한, 상기 상부 전극과 상기 하부 전극의 간격을 변동시키는 것을 특징으로 한다.
청구항 2에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 상부 전극은 평판 형상의 전극이며, 상기 유전체는, 상기 상부 전극의 평면 방향을 따라서 형성되어 있는 것을 특징으로 한다.
청구항 3에 기재된 기판 처리 방법은, 청구항 2에 기재된 기판 처리 방법에 있어서, 상기 유전체는, 상기 하부 전극에 올려놓여진 기판의 중앙부에 대향하는 상기 상부 전극의 부분에만 형성되어 있는 것을 특징으로 한다.
청구항 4에 기재된 기판 처리 방법은, 청구항 2에 기재된 기판 처리 방법에 있어서, 상기 유전체는, 중심부에 관통공을 갖는 원판 형상을 나타내고 있고, 상기 관통공이, 상기 하부 전극에 올려놓여진 기판의 중앙부에 대향하도록 상기 상부 전극에 매입되어 있는 것을 특징으로 한다.
청구항 5에 기재된 기판 처리 방법은, 청구항 1 내지 4 중 어느 1항에 기재된 기판 처리 방법에 있어서, 상기 상부 전극과 상기 하부 전극의 간격을 작게 하여 상기 에칭 레이트를 크게 하는 것을 특징으로 한다.
청구항 6에 기재된 기판 처리 방법은, 청구항 1 내지 5 중 어느 1항에 기재된 기판 처리 방법에 있어서, 상기 유전체는, 석영, 이트리아(Y2O3), 알루미나(Al2O3), 실리카(SiO2), 질화 알루미늄(AlN), 질화 붕소(BN) 및 탄화 규소(SiC) 중 어느 것으로 이루어지는 것을 특징으로 한다.
상기 목적을 달성하기 위해, 청구항 7에 기재된 기판 처리 장치는, 청구항 1 내지 6 중 어느 1항에 기재된 기판 처리 방법에 적용되는 기판 처리 장치로서, 기판을 수용하는 수용실과, 당해 수용실 내에 배치되고 상기 기판을 올려놓는 하부 전극과, 당해 하부 전극에 대향 배치된 상부 전극과, 상기 하부 전극에 접속된 고주파 전원과, 상기 상부 전극 및 상기 하부 전극의 사이의 처리 공간과, 상기 상부 전극과 전기적으로 접속된 접지를 갖고, 상기 상부 전극 및 상기 하부 전극의 한쪽을 다른 한쪽에 대하여 이동 가능하게 하고, 그리고 상기 상부 전극의 적어도 일부에 유전체가 매입되어 있는 것을 특징으로 한다.
청구항 8에 기재된 기판 처리 방법은, 청구항 7에 기재된 기판 처리 장치에 있어서, 상기 상부 전극은 평판 형상의 전극이며, 상기 유전체는, 상기 상부 전극의 평면 방향을 따라서 형성되어 있는 것을 특징으로 한다.
본 발명에 의하면, 상부 전극의 적어도 일부에 유전체를 매입하여, 처리 공간에 발생하는 플라즈마 및 접지의 사이의 전위차를, 플라즈마 및 유전체의 사이의 전위차, 그리고, 유전체 및 접지의 사이의 전위차로 분할하기 때문에, 유전체가 매입된 부분 및 플라즈마의 사이의 전위차와, 유전체가 매입되어 있지 않은 부분 및 플라즈마의 사이의 전위차를 상이하게 할 수 있고, 그 때문에, 처리 공간에 있어서의 플라즈마 밀도를 부위에 따라서 제어할 수 있고, 이에 따라, 처리 공간에 있어서의 플라즈마의 균일한 밀도 분포를 실현할 수 있다. 그 결과, 기판에 균일한 플라즈마 처리를 행할 수 있다. 또한, 상부 전극과 하부 전극의 간격을 변동시키기 때문에, 상부 전극 및 하부 전극의 사이의 플라즈마 밀도를 변화시켜 복수의 처리 조건을 만들어 낼 수 있고, 그 때문에, 1챔버 복수 처리를 실현할 수 있다. 즉, 기판에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현할 수 있다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치의 개략 구성을 나타내는 단면도이다.
도 2는 본 실시 형태에 있어서의 실험예 1의 결과를 나타내는 도면이다.
도 3은 본 실시 형태에 있어서의 실험예 2의 결과를 나타내는 도면이다.
도 4는 실험예 3에서 이용된 상부 전극의 구조를 개략적으로 나타내는 도면으로, 도 4(A)는 비교예 1이고, 도 4(B)는 실시예 1이고, 도 4(C)는 실시예 2이다.
도 5는 도 4에 있어서의 비교예 1, 실시예 1 및 실시예 2의 상부 전극을 이용하여 행한 플라즈마 에칭 처리에 있어서의 E/R의 웨이퍼의 면내에 있어서의 균일성의 측정 결과를 나타내는 그래프이다.
도 6은 본 실시 형태에 따른 기판 처리 장치의 제1 변형예를 나타내는 도면이다.
도 7은 본 실시 형태에 따른 기판 처리 장치의 제2 변형예를 나타내는 도면이다.
도 8은 본 실시 형태에 따른 기판 처리 장치의 제3 변형예를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 상세하게 설명한다.
도 1은, 본 발명의 실시 형태에 따른 기판 처리 장치의 개략 구성을 나타내는 단면도이다. 이 기판 처리 장치는 웨이퍼(W)에 소정의 플라즈마 에칭 처리를 행하는 것이다.
도 1에 있어서, 기판 처리 장치(10)는, 직경이, 예를 들면, 300㎜의 웨이퍼(W)를 수용하는 원통 형상의 챔버(11)(처리실)를 갖고, 당해 챔버(11) 내부의 도면 중 하방에는 웨이퍼(W)를 올려놓는 원판 형상의 서셉터(susceptor; 12)(하부 전극)가 배치되어 있고, 챔버(11)의 도면 중 상단(上端)은 개폐가 자유로운 원판 형상의 덮개부(13)에 의해 덮여 있다.
챔버(11) 내부는 TMP(Turbo Molecular Pump) 및 DP(Dry Pump)(모두 도시 생략) 등에 의해 감압되고, 또한, 챔버(11) 내부의 압력은 APC 밸브(도시 생략)에 의해 제어된다.
서셉터(12)에는 제1 고주파 전원(14)이 제1 정합기(15)를 개재하여 접속되고, 그리고 제2 고주파 전원(16)이 제2 정합기(17)를 개재하여 접속되어 있으며, 제1 고주파 전원(14)은 비교적 낮은 주파수, 예를 들면, 13㎒의 고주파 전력인 바이어스 전력을 서셉터(12)에 인가하고, 제2 고주파 전원(16)은 비교적 높은 주파수, 예를 들면, 40㎒의 고주파 전력인 플라즈마 생성 전력을 서셉터(12)에 인가한다. 그리고, 서셉터(12)는 챔버(11) 내부의 처리 공간(PS)에 플라즈마 생성 전력을 인가한다.
서셉터(12)의 상부에는, 정전 전극(18)을 내부에 갖는 정전 척(electrostatic chuck; 19)이 배치되어 있다. 정전 척(19)은 원판 형상의 세라믹스 부재로 구성되고, 정전 전극(18)에는 직류 전원(20)이 접속되어 있다. 정전 전극(18)에 정(正)의 직류 전압이 인가되면, 웨이퍼(W)에 있어서의 정전 척(19)측의 면(이하, 「이면(裏面)」이라고 함)에는 부(負)의 전위가 발생하여 정전 전극(18) 및 웨이퍼(W)의 이면의 사이에 전계가 발생하고, 당해 전계에 기인하는 쿨롱력 또는 존슨·라벡력에 의해, 웨이퍼(W)는 정전 척(19)에 흡착 보지(保持)된다.
또한, 서셉터(12)에는, 흡착 보지된 웨이퍼(W)를 둘러싸도록, 링 형상 부재인 포커스 링(21)이 올려놓여진다. 포커스 링(21)은, 도전체, 예를 들면, 웨이퍼(W)를 구성하는 재료와 동일한 단결정 실리콘에 의해 구성된다. 포커스 링(21)은 도전체로 이루어지기 때문에, 플라즈마의 분포 영역을 웨이퍼(W) 상뿐만 아니라 당해 포커스 링(21) 상까지 확대하여 웨이퍼(W)의 주연부(周緣部) 상에 있어서의 플라즈마의 밀도를 당해 웨이퍼(W)의 중앙부 상에 있어서의 플라즈마의 밀도와 동일한 정도로 유지하도록 작용한다. 이에 따라, 웨이퍼(W)의 전면(全面)에 행해지는 플라즈마 에칭 처리의 균일성을 유지할 수 있다.
서셉터(12)의 도면 중 상부에는, 서셉터(12)와 대향하도록 샤워 헤드(shower head; 22)가 배치되어 있다. 샤워 헤드(22)는, 다수의 가스공(23)을 갖는 도전성의 상부 전극(24)과, 당해 상부 전극(24)에 매입된, 예를 들면 석영으로 이루어지는 유전체(26)와, 상부 전극(24) 및 유전체(26)를 착탈 가능하게 매달아 지지하는 쿨링 플레이트(cooling plate; 25)와, 당해 쿨링 플레이트(25)를 추가로 매달아 지지하는 지지 부재로서의 샤프트(shaft; 28)를 갖는다. 유전체(26)에는 상부 전극(24)의 가스공(23)과 연통하는 가스공(27)이 형성되어 있다. 상부 전극(24)은 전기적으로 접지되어 있어, 챔버(11) 내부에 인가되는 플라즈마 생성 전력에 대한 접지 전극으로서 기능한다. 또한, 상부 전극(24)의 외경(外徑)은 챔버(11)의 내경(內徑)과 거의 동일하여, 상부 전극(24)은 챔버(11) 내부에 유합(遊合)하도록 배치된다. 또한, 상부 전극(24)은 후술하는 벨로우즈(bellows; 32)나 덮개부(13), 챔버(11)의 벽부를 통하여 접지(36)와 전기적으로 접속된다.
샤프트(28)는 덮개부(13)를 관통하고, 당해 샤프트(28)의 상부는 기판 처리 장치(10)의 상방에 배치된 리프트 기구(도시 생략)에 접속된다. 당해 리프트 기구는 샤프트(28)를 도면 중 상하 방향으로 이동시키지만, 이때, 상부 전극(24)을 구비한 샤워 헤드(22)가 챔버(11) 내부에 있어서 피스톤과 같이 상하 이동한다. 이에 따라, 샤워 헤드(22) 및 서셉터(12)의 사이의 공간의 두께인 갭(G)(이하, 단순히 「갭(G)」이라고 함)을 조정할 수 있다. 샤워 헤드(22)의 도면 중 상하 방향에 관한 이동량의 최대값은 예를 들면, 70㎜이다.
샤워 헤드(22)는, 샤프트(28)를 도면 중 상하 방향으로 관통하는 가스 유로(31), 버퍼실(29)이나 가스공(23, 27)으로 이루어지는 처리 가스 도입계와, 당해 처리 가스 도입계에 외부로부터 처리 가스를 공급하기 위한 가스 공급원(도시 생략)에 접속되는 가스 공급관(33)을 갖는다. 또한, 상하 이동하는 전극으로서의 샤워 헤드(22)를 매달아 지지하는 샤프트(28) 부분의 외주부(外周部)에는, 동심 형상으로, 진공 차단 기능을 구비한 벨로우즈(32)가 설치되어 있다.
원통 형상의 벨로우즈(32)의 도면 중 상방의 일단(一端)은 덮개부(13)의 하면에 접합되어 있고, 도면 중 하방의 일단은 샤워 헤드(22)의 쿨링 플레이트(25)의 상면에 접합되어 있다. 이에 따라, 샤프트(28)가 덮개부(13)를 관통하는 관통부에 있어서 덮개부(13)에 대한 전극의 변위를 흡수하고, 샤프트(28) 주변의 분위기와 챔버(11) 내부가 시일(seal)되어, 챔버(11) 내부와 대기의 격리 상태가 보지된다. 또한, 도 1 중에 있어서, 가장 하강했을 경우의 샤워 헤드(22)를 실선으로 나타내고, 가장 상승했을 경우의 샤워 헤드(22)를 파선으로 나타냈다.
이러한 구성의 기판 처리 장치(10)에서는, 가스 공급관(33)으로부터 버퍼실(29)에 공급된 처리 가스가 상부 전극(24)의 가스공(23) 및 유전체(26)의 가스공(27)을 통하여 챔버(11) 내부에 도입되고, 도입된 처리 가스는, 제2 고주파 전원(16)으로부터 서셉터(12)를 통하여 챔버(11) 내부에 인가된 플라즈마 생성용 전력에 의해 여기(excitation)되어 플라즈마가 된다. 플라즈마 중의 정 이온은, 제1 고주파 전원(14)이 서셉터(12)에 인가하는 바이어스용 전력에 의해 웨이퍼(W)를 향하여 인입되어, 웨이퍼(W)에 플라즈마 에칭 처리를 행한다.
기판 처리 장치(10)의 각 구성 부재의 동작은, 기판 처리 장치(10)가 구비하는 제어부(도시 생략)의 CPU가 플라즈마 에칭 처리에 대응하는 프로그램에 따라서 제어한다.
그런데, 상부 전극(24) 및 서셉터(12)의 한쪽을 다른 한쪽에 대하여 이동 가능하게 한 기판 처리 장치로서, 상부 전극(24)에 유전체(26)가 매입되어 있지 않은 장치, 즉, 전술한 종래의 기판 처리 장치에서는, 서셉터(12)에 인가된 플라즈마 생성 전력에 의해 서셉터(12) 근방에 발생하는 일관된 전계에 의해, 플라즈마가 여기되어 밀도가 높아지고, 그리고, 상부 전극(24) 근방에는, 플라즈마 및 상부 전극(24)의 전위차에 의해 발생하는 일관된 전계에 의해, 플라즈마가 여기되어 밀도가 높아지고, 그 결과, 처리 공간(PS)에 있어서의 플라즈마 밀도가 높아진다.
그러나, 처리 공간(PS)의 주변부에서는 당해 처리 공간(PS)의 주변으로의 플라즈마 확산에 의해 플라즈마 밀도가 저하되고, 그 결과, 처리 공간(PS)에 있어서 플라즈마의 균일한 밀도 분포의 실현이 곤란하다. 이에 대하여, 갭(G)을 좁게함으로써 플라즈마 확산을 어느 정도 억제할 수 있지만, 역시, 플라즈마의 밀도 분포의 불균일을 해소시키지 못한다. 즉, 종래의 기판 처리 장치에 있어서, 웨이퍼에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현하는 것은 곤란하다.
본 발명자는, 이러한 상황을 감안하여, 서셉터(12)에 플라즈마 생성용 전력과 바이어스용 전력을 인가하는 기판 처리 장치에 있어서, 웨이퍼에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현할 수 있는 기판 처리 방법 및 기판 처리 장치를 확립하기 위해 예의 연구한 결과, 도 1에 나타낸 바와 같이, 상부 전극(24)을 서셉터(12)에 대하여 이동 가능하게 함과 함께, 전기적으로 접지된 상부 전극(24)에 있어서의 서셉터(12)와의 대향면에 유전체(26)를 매입함으로써, 처리 공간(PS)에 있어서의 플라즈마의 균일한 밀도 분포를 실현함과 함께, 복수의 처리 조건을 만들어 낼 수 있는 것을 발견하여, 본 발명에 도달했다.
이하, 본 발명의 기판 처리 방법의 원리에 대해서 상세하게 설명한다.
도 1에 있어서, 유전체(26)는 하기 식 (1)에서 나타나는 바와 같이, 그 두께, 비유전율에 따른 전기적 용량을 갖는다.
　C=ε×S/d　‥‥‥　(1)
여기에서, C는 전기적 용량(정전 용량), ε은 비유전율, S는 절연성 부재(갭(G) 또는 유전체(26))의 표면적, d는 절연성 부재의 두께를 나타낸다.
커패시터(C)로서의 유전체(26)가 상부 전극(24)에 매입된 부분에서는, 처리 공간(PS) 및 접지(36)의 사이에 커패시터(C)가 삽입된 것이 되기 때문에, 처리 공간(PS)의 플라즈마 및 접지(36)의 사이의 전위차를, 당해 플라즈마 및 상부 전극(24)(유전체(26))의 사이의 전위차, 그리고, 커패시터(C)로서의 유전체(26) 및 접지(36)의 사이의 전위차로 분할할 수 있다. 따라서, 플라즈마 및 상부 전극(24)의 사이의 전위차를 작게 할 수 있어, 플라즈마 밀도를 저하시킬 수 있다.
한편, 유전체(26)가 상부 전극(24)에 매입되어 있지 않은 부분에서는, 처리 공간(PS)의 플라즈마 및 접지(36)의 사이의 전위차가 분할되지 않기 때문에, 플라즈마 및 상부 전극(24)의 사이의 전위차가 작아지는 일은 없고, 플라즈마 밀도를 어느 정도 높은 채로 유지할 수 있다.
즉, 상부 전극(24)에 있어서, 플라즈마가 확산되는 처리 공간(PS)의 주변부에 대향하는 부분에는 유전체(26)를 매입하지 않고, 처리 공간(PS)의 중앙부에 대향하는 부분에 유전체(26)를 매입함으로써, 처리 공간(PS)의 주변부에 있어서의 플라즈마 밀도를 높이면서, 처리 공간(PS)의 중앙부에 있어서의 플라즈마 밀도를 저하시킬 수 있고, 그 때문에, 처리 공간(PS)에 있어서의 플라즈마의 균일한 밀도 분포를 실현할 수 있다.
또한, 갭(G)을 좁힘으로써, 서셉터(12) 근방의 플라즈마 밀도가 높은 영역과, 상부 전극(24) 근방의 플라즈마 밀도가 높은 영역을 근접시켜 처리 공간(PS)에 있어서의 플라즈마 밀도를 높이거나, 갭(G)을 넓힘으로써, 서셉터(12) 근방의 플라즈마 밀도가 높은 영역과, 상부 전극(24) 근방의 플라즈마 밀도가 높은 영역을 떨어뜨려 처리 공간(PS)에 있어서의 플라즈마 밀도를 저하시키거나 함으로써, 플라즈마의 균일한 밀도 분포를 실현하면서, 복수의 처리 조건을 만들어 낼 수 있다.
즉, 본 발명에 있어서는, 상부 전극(24)에 유전체(26)를 부분적으로 매입하여 웨이퍼(W)의 상부(처리 공간(PS))의 플라즈마 밀도를 저하시키는 것과, 상부 전극(24)과 서셉터(12)와의 사이의 갭(G)을 변화시키는 것에 의한 상승 작용에 의해, 웨이퍼(W)에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현한다. 또한, 이때, 상부 전극(24)과 서셉터(12)를 접근시켜, 갭(G)을 작게 하면, 서셉터(12) 근방의 플라즈마 밀도가 높은 영역과, 상부 전극(24) 근방의 플라즈마 밀도가 높은 영역이 근접하기 때문에, 처리 공간(PS)의 플라즈마 밀도가 증대하여 웨이퍼(W)에 있어서의 에칭 레이트(E/R)가 향상된다.
이하에, 전술한 본 발명의 기판 처리 방법의 원리를 확인하기 위해 행한 실험예에 대해서 설명한다.
실험예 1
상부 전극(24)에 유전체(26)로서 석영판을 매입한 도 1의 장치에 있어서, 석영판의 두께를 3.4㎜, 10㎜, 15㎜로 변화시키고, 각각 챔버 내 압력을 60mTorr(7.98Pa), 서셉터(12)에 인가하는 플라즈마 생성용 전력을 400W, 바이어스용 전력을 1000W로 하고, 처리 가스로서 C4F8：45sccm, Ar：1000sccm, O2：30sccm의 혼합 가스를 이용하고, 서셉터(12)의 온도를 20℃, 상부 전극(24)의 온도를 60℃로 하여 서셉터(12)에 올려놓은 웨이퍼(W)에 플라즈마 에칭 처리를 행했을 경우에 있어서의 웨이퍼(W)에 있어서의 E/R의 갭 의존성을 구해, 결과를 도 2에 나타냈다. 도 2 중, 종축은 E/R, 횡축은 웨이퍼(W)의 중심부로부터의 거리를 나타낸다. 또한, (A)는, 석영판의 두께가 3.4㎜인 경우, (B)는, 석영판의 두께가 10㎜인 경우, (C)는, 석영판의 두께가 15㎜인 경우를 나타낸다. 또한 갭(G)은, 22㎜에서 80㎜의 범위에서 변동시켰다. 각 그래프 중의 「Gap30」, 「Gap50」, 「Gap80」… 등은, 상부 전극(24)과 서셉터(12)와의 사이의 갭(G)을 변화시켰을 경우에 있어서의 각 갭(G)을 「㎜」단위로 나타낸 것이다.
도 2에 있어서, 이 플라즈마 에칭 처리는, 웨이퍼(W)의 중앙부에 있어서의 E/R가 주변부에 있어서의 E/R와 거의 동일한 크기의 플라즈마 에칭 처리이고, 갭(G)을 변동시킴으로써 E/R가 감도 좋게 변화하는 것, 그리고 석영판의 두께를 두껍게 할수록 E/R의 갭 의존성이 커지는 것을 알았다.
특히, 석영판의 두께를 두껍게 할수록 E/R의 갭 의존성이 커지는 것은, 이하의 이유에 의한다고 생각된다.
석영판의 두께가 두꺼울 때는, 유전체(26)의 정전 용량(CB)이 작아져, 유전체(26) 및 접지(36)의 사이의 전위차가 커지기 때문에, 상대적으로, 처리 공간(PS)의 플라즈마 및 상부 전극(24)(유전체(26))의 사이의 전위차가 작아진다. 그 결과, 플라즈마 및 상부 전극(24)의 사이의 전계 강도가 약해져, 플라즈마 밀도가 저하된다. 여기에서, 갭(G)이 좁혀지면, 서셉터(12) 근방의 플라즈마 밀도가 높은 영역과, 상부 전극(24) 근방의 플라즈마 밀도가 높은 영역이 근접하기 때문에, 플라즈마 밀도가 상승한다. 즉, 석영판의 두께가 두꺼울 때는, 갭(G)의 변동시에 있어서의 플라즈마 밀도의 변화값이 커진다. 따라서, E/R의 갭 의존성도 커진다.
한편, 석영판의 두께가 얇을 때는, 유전체(26)의 정전 용량(CB)이 커져, 유전체(26) 및 접지(36)의 사이의 전위차가 작아지기 때문에, 상대적으로, 처리 공간(PS)의 플라즈마 및 상부 전극(24)(유전체(26))의 사이의 전위차가 커진다. 그 결과, 플라즈마 및 상부 전극(24)의 사이의 전계 강도는 약해지지 않고, 플라즈마 밀도도 저하되지 않는다. 여기에서, 갭(G)을 좁혀 서셉터(12) 근방의 플라즈마 밀도가 높은 영역과, 상부 전극(24) 근방의 플라즈마 밀도가 높은 영역을 근접시켜도, 근접 전부터 플라즈마 밀도는 높기 때문에, 플라즈마 밀도는 그다지 변화하지 않는다. 따라서, E/R의 갭 의존성은 작아진다.
또한, 실험예 1의 결과로부터, E/R의 갭 의존성을 크게 하는 관점, 즉, E/R의 제어폭을 확대하는 관점에서, 석영판의 두께는 두꺼운 편이 바람직하고, 구체적으로는, 10㎜ 이상, 바람직하게는 15㎜ 정도인 것이 좋다.
실험예 2
상부 전극(24)에 유전체(26)로서 석영판을 매입한 도 1의 장치에 있어서, 석영판의 두께를 3.4㎜, 10㎜, 15㎜로 변화시키고, 각각 챔버 내 압력을 80mTorr(1.06×10Pa), 서셉터(12)에 인가하는 플라즈마 생성용 전력을 500W, 바이어스용 전력을 1000W로 하고, 처리 가스로서 CF4：250sccm, Ar：200sccm의 혼합 가스를 이용하고, 서셉터(12)의 온도를 20℃, 상부 전극(24)의 온도를 60℃로 하여 서셉터(12)에 올려놓은 웨이퍼(W)에 플라즈마 에칭 처리를 행한 경우에 있어서의 웨이퍼(W)에 있어서의 E/R의 갭 의존성을 구하여, 결과를 도 3에 나타냈다. 도 3 중, 종축은 E/R, 횡축은 웨이퍼(W)의 중심부로부터의 거리를 나타낸다. 또한, (A)는 석영판의 두께가 3.4㎜인 경우, (B)는 석영판의 두께가 10㎜인 경우, (C)는 석영판의 두께가 15㎜인 경우를 나타낸다. 또한, 갭(G)은, 22㎜에서 80㎜의 범위에서 변동시켰다. 각 그래프 중의 「Gap30」, 「Gap50」, 「Gap80」… 등은, 도 2와 동일하게, 상부 전극(24)과 서셉터(12)와의 사이의 갭(G)을 변화시켰을 경우에 있어서의 각 갭(G)을 「㎜」 단위로 나타낸 것이다.
도 3에 있어서, 이 플라즈마 에칭 처리는, 웨이퍼(W)의 중앙부의 E/R가 주변부의 E/R보다도 커지는 플라즈마 에칭 처리이고, 여기에서도, 갭(G)을 변동시킴으로써 E/R가 감도 좋게 변화하는 것, 그리고 석영판의 두께를 두껍게 할수록 E/R의 갭 의존성이 커지는 것을 알았다.
본 실시 형태에 의하면, 상부 전극(24)에 유전체(26)를 부분적으로 매입하여 처리 공간(PS)의 플라즈마 및 접지(36)의 사이의 전위차를, 당해 플라즈마 및 상부 전극(24)의 사이의 전위차, 그리고 커패시터(C)로서의 유전체(26) 및 접지(36)의 사이의 전위차로 분할함과 함께, 상부 전극(24)을 서셉터(12)에 대하여 이동 가능하게 하고 그 갭(G)을 변동시킴으로써 처리 공간(PS)에 있어서의 플라즈마 밀도를 변화시키기 때문에, 웨이퍼(W)에 균일한 플라즈마 처리를 행하면서, 1챔버 복수 처리를 실현할 수 있다.
또한, 본 실시 형태에 의하면, 챔버를 개방하는 일 없이, 갭(G)을 변동시키는 것만으로, 처리 조건을 변경할 수 있기 때문에, 복수의 처리로 이루어지는 플라즈마 처리에 있어서 높은 처리 효율을 확보할 수 있다.
도 2 및 도 3에 있어서, 유전체(26)의 두께를 두껍게 하면 할수록 갭(G)의 변동폭에 대한 E/R의 제어폭을 넓힐 수 있지만, 유전체에는, 처리 공간(PS)에 처리 가스를 공급하기 위한 가스공(27)을 형성할 필요가 있고, 통상 0.5㎜φ의 가스공을 다수 뚫기 때문에 그 두께에는 제조상의 제약이 있어, 유전체(26)의 두께는, 예를 들면 최대 15㎜ 정도이다.
실험예 3
상부 전극으로서 이하의 3개의 사양을 준비했다.
우선, 유전체(26)가 매입되지 않고, 알루미늄재(37)만으로 이루어지며, 처리 공간(PS)에 면하는 부분이 박막의 이트리아(38)에 의해 덮이는 사양(비교예 1)(도 4(A))을 준비했다.
또한, 상부 전극에 φ360㎜의 원판 형상의 유전체(26)를 중앙부에 매입하고, 당해 유전체(26)의 주위를 환상(annular)의 알루미늄재(39)로 둘러싸며, 당해 알루미늄재(39)의 처리 공간(PS)에 면하는 부분이 박막의 이트리아(40)에 의해 덮이는 사양(실시예 1)(도 4(B))을 준비했다. 이 사양에서는 유전체(26)가 처리 공간(PS)에 면하는 부분과, 알루미늄재(39)가 처리 공간(PS)에 면하는 부분이 동일한 높이로 설정되었다. 즉, 본 사양에서는 상부 전극의 처리 공간(PS)에 면하는 부분이 평면으로 구성되었다.
　또한, 상부 전극에 φ360㎜의 원판 형상의 유전체(26)를 중앙부에 매입하고, 당해 유전체(26)의 주위를 환상의 알루미늄재(41)로 둘러싸며, 당해 알루미늄재(41)의 처리 공간(PS)에 면하는 부분이 박막의 이트리아(42)에 의해 덮이는 사양(실시예 2)(도 4(C))을 준비했다. 이 사양에서는 알루미늄재(41)의 처리 공간(PS)에 면하는 부분이, 유전체(26)의 처리 공간(PS)에 면하는 부분보다도 처리 공간(PS)을 향하여 돌출되어 있다. 즉, 본 사양에서는 상부 전극의 처리 공간(PS)에 면하는 부분에 있어서, 주변부가 처리 공간(PS)을 향하여 돌출되어 있다.
기판 처리 장치(10)에 있어서, 상기 비교예 1, 실시예 1 및 실시예 2를 각각 이용하여, 플라즈마 에칭 처리에 의해 웨이퍼(W)에 있어서의 산화 규소의 막을 에칭하여 φ250nm의 홀을 형성하고, 이때의 E/R의 웨이퍼(W)의 면내에 있어서의 균일성을 측정했다. 플라즈마 에칭 처리의 조건으로서는, 챔버(11) 내부의 압력을 40mTorr, (5.33Pa), 서셉터(12)에 인가하는 플라즈마 생성용 전력을 2700W, 바이어스용 전력을 3000W로 하고, 처리 가스로서 C4F6：30sccm, Ar：1100sccm, O2：30sccm의 혼합 가스를 이용하고, RDC를 50으로 하고, 서셉터(12)의 온도를 20℃, 상부 전극의 온도를 60℃, 챔버(11)의 측벽의 온도를 60℃로 했다. 또한, 갭(G)을 22㎜, 25㎜, 30㎜, 35㎜의 각각으로 설정했다.
도 5는, 비교예 1, 실시예 1 및 실시예 2의 상부 전극을 이용하여 행한 플라즈마 에칭 처리에 있어서의 E/R의 웨이퍼의 면내에 있어서의 균일성의 측정 결과를 나타내는 그래프이다. 도 5에 있어서, 「◆」는 비교예 1을 나타내고, 「■」는 실시예 1을 나타내고, 「▲」는 실시예 2를 나타낸다.
도 5에 나타내는 바와 같이, 비교예 1의 균일성보다도 실시예 1 및 실시예 2의 균일성의 쪽이 좋은 것을 알았다. 이것은, 상부 전극에 있어서, 처리 공간(PS)의 중앙부에 대향하는 부분에 유전체(26)를 매입함으로써, 처리 공간(PS)의 주변부에 있어서의 플라즈마 밀도를 높이면서, 처리 공간(PS)의 중앙부에 있어서의 플라즈마 밀도를 저하시킬 수 있고, 그 때문에, 처리 공간(PS)에 있어서의 플라즈마의 균일한 밀도 분포를 실현할 수 있었기 때문이라고 생각되었다.
　또한, 비교예 1, 실시예 1 및 실시예 2의 각각에 있어서, 갭(G)을 좁힐수록, 균일성이 향상되는 것을 알았다. 이는, 갭(G)을 좁힐수록, 상부 전극 표면에 발생하는 시스(sheath)에 의한 플라즈마의 가둠(confinement) 효과가 증대하여 플라즈마의 확산이 억제되고, 결과적으로, 처리 공간(PS)의 주변부의 플라즈마 밀도가 그다지 저하되지 않게 되기 때문이라고 생각되었다.
또한, 실시예 1의 균일성보다도 실시예 2의 균일성의 쪽이 좋은 것을 알았다. 이는, 실시예 2에 있어서 알루미늄재(41)의 처리 공간(PS)에 면하는 부분이, 유전체(26)의 처리 공간(PS)에 면하는 부분보다도 처리 공간(PS)을 향하여 돌출되어 있기 때문에, 상부 전극 표면에 발생하는 시스가 상부 전극의 주변부에 있어서 중앙부보다도 처리 공간(PS)으로 돌출하여, 시스에 의한 플라즈마의 가둠 효과가 보다 증대되기 때문이라고 생각되었다.
본 실시 형태에 있어서, 상부 전극(24)은, 평판 형상의 전극이며, 유전체(26)는, 상부 전극(24)의 평면 방향을 따라서 부분적으로 형성할 수 있다. 예를 들면, 서셉터에 올려놓여진 웨이퍼(W)의 중앙부에 대향하는 상부 전극(24)의 부분에만 유전체(26)를 매입해도 좋다.
도 6은, 본 실시 형태에 따른 기판 처리 장치의 제1 변형예를 나타내는 도면이다.
도 6에 있어서, 서셉터에 올려놓여진 웨이퍼(W)의 중앙부에 대향하는 상부 전극(24a)의 부분에만 유전체(26a)가 매입되어 있고, 유전체(26a)가 매입된 부분에 있어서, 처리 공간(PS)의 플라즈마 및 접지(36)의 사이의 전위차가, 당해 플라즈마 및 유전체(26a)의 사이의 전위차, 그리고, 커패시터(C)로서의 유전체(26a) 및 접지(36)의 사이의 전위차로 분할되기 때문에, 처리 공간(PS)에 있어서의 웨이퍼(W)의 중앙부에 대향하는 부분의 플라즈마 밀도를 저하시킬 수 있다. 이에 따라, 갭(G)을 변동시켰을 때의 웨이퍼(W)의 중앙부에 대향하는 부분의 플라즈마 밀도의 변화값을 크게 할 수 있고, 그 때문에, 웨이퍼(W)의 중앙부에 있어서의 E/R의 제어폭을, 웨이퍼(W)의 주연부에 있어서의 E/R의 제어폭보다도 크게 할 수 있다. 그 결과, 갭(G)을 변동시킴으로써 웨이퍼(W)의 중앙부에 있어서의 E/R를 적극적으로 제어하여, 예를 들면 웨이퍼(W)에 있어서의 E/R의 면내 균일성을 높일 수 있다.
도 7은, 본 실시 형태에 따른 기판 처리 장치의 제2 변형예를 나타내는 도면이다.
도 7에 있어서, 서셉터에 올려놓여진 웨이퍼(W)의 중심부 이외의 주변부에 대향하는 상부 전극(24b)의 부분에 유전체(26b)가 매입되어 있고, 환상의 유전체(26b)의 중앙부에는 상부 전극의 일부가 감합되어 있다. 이 경우, 유전체(26b)가 매입된 부분에 있어서, 처리 공간(PS)의 플라즈마 및 접지(36)의 사이의 전위차가, 당해 플라즈마 및 유전체(26b)의 사이의 전위차, 그리고, 커패시터(C)로서의 유전체(26b) 및 접지(36)의 사이의 전위차로 분할되기 때문에, 처리 공간(PS)에 있어서의 웨이퍼(W)의 주변부에 대향하는 부분의 플라즈마 밀도를 저하시킬 수 있다. 이에 따라, 갭(G)을 변동시켰을 때의 웨이퍼(W)의 주변부에 대향하는 부분의 플라즈마 밀도의 변화값을 크게 할 수 있고, 그 때문에, 갭(G)의 변동에 기초하는 웨이퍼(W)의 주변부에 있어서의 E/R의 제어폭을, 웨이퍼(W)의 중앙부에 있어서의 E/R의 제어폭보다도 크게 할 수 있다. 그 결과, 갭(G)을 변동시킴으로써 웨이퍼(W)의 주변부에 있어서의 E/R를 적극적으로 제어할 수 있다.
　도 8은, 본 실시 형태에 따른 기판 처리 장치의 제3 변형예를 나타내는 도면으로, 상부 전극, 당해 상부 전극에 매입된 환상의 유전체, 서셉터 및, 서셉터에 올려놓여진 웨이퍼(W)를 시험적으로 나타낸 도면이다.
도 8에 있어서, 서셉터에 올려놓여진 웨이퍼(W)의 중심부 이외의 주변부에 대향하는 상부 전극(24c)의 부분에 유전체(26c)가 매입되어 있고, 환상의 유전체(26c)의 중앙부는 공간부(35)로 되어 있다. 이 경우도, 전술한 제2 변형예와 동일하게, 갭(G)의 변동에 기초하는 웨이퍼(W)의 주변부에 있어서의 E/R의 제어폭을, 웨이퍼(W)의 중앙부에 있어서의 E/R의 제어폭보다도 크게 할 수 있다.
본 실시 형태에 있어서, 상부 전극(24)에 매입하는 유전체(26)는, 상부 전극(24)의 구성 재료인, 예를 들면 SiC 또는 Si와는 유전율이 상이한 재료로 이루어진다. 즉, 유전체(26)의 구성 재료로서는, 예를 들면 석영, 이트리아(Y2O3), 알루미나(Al2O3), 실리카(SiO2) 등의 금속 산화물, 질화 알루미늄(AlN) 등의 금속 질화물, 이 외에, 질화 붕소(BN)나 탄화 규소(SiC) 중 어느 것이 적합하게 사용된다.
본 실시 형태에 있어서, 상부 전극(24)에 유전체(26)를 매입하는 대신에 당해 부분에 공간부를 형성해도 동일한 효과를 얻을 수 있다. 이 경우, 공간부는 유전체로서 기능한다.
본 실시 형태에 있어서, 직접 최적 처리 조건을 찾아내는 것은 용이하지 않기 때문에, 우선, 처리 목적에 따라서 최적 처리 조건이 얻어질 것 같은 조건으로 플라즈마 에칭 처리를 실행하고, 이어서, 그 처리 조건 및 처리 결과에 기초하여, 보다 최적 프로세스 조건에 가까워지는 각종 처리 조건을 찾는 것이 바람직하다.
본 실시 형태에 있어서, 웨이퍼(W)에 있어서의 E/R의 면내 균일성을 향상시키는 경우를 중심으로 설명했지만, 본 발명은, 웨이퍼(W)에 있어서의 임의의 부분의 E/R를 높이는 경우 또는 낮게 하는 경우에도 적용할 수 있다.
또한, 본 실시 형태에 있어서, 상부 전극(24)을 서셉터(12)에 대하여 이동 가능하게 했지만, 서셉터(12)를 상부 전극(24)에 대하여 이동 가능하게 할 수도 있다.
이상, 본 발명에 대해서, 실시 형태를 이용하여 설명했지만, 본 발명은 상기 실시 형태로 한정되는 것은 아니다.
또한, 전술한 실시 형태에 있어서, 플라즈마 처리가 행해지는 기판은 반도체 디바이스용의 웨이퍼로 한정되지 않고, LCD(Liquid Crystal Display)를 포함하는 FPD(Flat Panel Display) 등에 이용되는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이라도 좋다.
또한, 본 발명의 목적은, 전술한 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를, 시스템 혹은 장치에 공급하여, 그 시스템 혹은 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 격납된 프로그램 코드를 읽어내어 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 읽혀진 프로그램 코드 자체가 전술한 실시 형태의 기능을 실현함으로써, 그 프로그램 코드 및 당해 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하는 것이 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예를 들면, 플로피(등록상표) 디스크, 하드 디스크, 광(光)자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD＋RW 등의 광디스크, 자기 테이프, 불휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통하여 다운로드해도 좋다.
또한, 컴퓨터가 읽어낸 프로그램 코드를 실행함으로써, 전술한 실시 형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여, 컴퓨터 상에서 가동되고 있는 OS(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 실시 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 읽혀진 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 기초하여, 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 실시 형태의 기능이 실현되는 경우도 포함된다.
10 : 기판 처리 장치
11 : 처리실
12 : 서셉터(하부 전극)
22 : 샤워 헤드
23, 27 : 가스공
24 : 상부 전극
26 : 유전체
32 : 벨로우즈
W : 웨이퍼
G : 갭

Claims (8)

  1. 플라즈마를 이용하여 기판에 에칭 처리를 행하는 기판 처리 방법에 있어서,
    상기 기판을 수용하는 수용실과, 당해 수용실 내에 배치되고 상기 기판을 올려놓는 하부 전극과, 당해 하부 전극에 대향 배치된 상부 전극과, 상기 하부 전극에 접속된 고주파 전원과, 상기 상부 전극 및 상기 하부 전극의 사이의 처리 공간과, 상기 상부 전극과 전기적으로 접속된 접지를 갖고, 상기 상부 전극 및 상기 하부 전극의 한쪽을 다른 한쪽에 대하여 이동 가능하게 한 기판 처리 장치에 있어서 상기 기판에 있어서의 에칭 레이트(etching rate)를 변화시키는 기판 처리 방법으로서,
    상기 상부 전극의 적어도 일부에 유전체를 매입하여, 상기 처리 공간에 발생하는 플라즈마 및 상기 접지의 사이의 전위차를, 상기 플라즈마 및 상기 유전체의 사이의 전위차, 그리고, 상기 유전체 및 상기 접지의 사이의 전위차로 분할하고,
    또한, 상기 상부 전극과 상기 하부 전극의 간격을 변동시키는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 상부 전극은 평판 형상의 전극이며, 상기 유전체는, 상기 상부 전극의 평면 방향을 따라서 형성되어 있는 것을 특징으로 하는 기판 처리 방법.
  3. 제2항에 있어서,
    상기 유전체는, 상기 하부 전극에 올려놓여진 기판의 중앙부에 대향하는 상기 상부 전극의 부분에만 형성되어 있는 것을 특징으로 하는 기판 처리 방법.
  4. 제2항에 있어서,
    상기 유전체는, 중심부에 관통공을 갖는 원판 형상을 나타내고 있고, 상기 관통공이, 상기 하부 전극에 올려놓여진 기판의 중앙부에 대향하도록 상기 상부 전극에 매입되어 있는 것을 특징으로 하는 기판 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상부 전극과 상기 하부 전극의 간격을 작게 하여 상기 에칭 레이트를 크게 하는 것을 특징으로 하는 기판 처리 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 유전체는, 석영, 이트리아(Y2O3), 알루미나(Al2O3), 실리카(SiO2), 질화 알루미늄(AlN), 질화 붕소(BN) 및 탄화 규소(SiC) 중 어느 것으로 이루어지는 것을 특징으로 하는 기판 처리 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 기재된 기판 처리 방법에 적용되는 기판 처리 장치로서,
    기판을 수용하는 수용실과, 당해 수용실 내에 배치되고 상기 기판을 올려놓는 하부 전극과, 당해 하부 전극에 대향 배치된 상부 전극과, 상기 하부 전극에 접속된 고주파 전원과, 상기 상부 전극 및 상기 하부 전극의 사이의 처리 공간과, 상기 상부 전극과 전기적으로 접속된 접지를 갖고, 상기 상부 전극 및 상기 하부 전극의 한쪽을 다른 한쪽에 대하여 이동 가능하게 하고, 그리고 상기 상부 전극의 적어도 일부에 유전체가 매입되어 있는 것을 특징으로 하는 기판 처리 장치.
  8. 제7항에 있어서,
    상기 상부 전극은 평판 형상의 전극이며, 상기 유전체는, 상기 상부 전극의 평면 방향을 따라서 형성되어 있는 것을 특징으로 하는 기판 처리 장치.
KR1020110061214A 2010-06-24 2011-06-23 기판 처리 방법 및 기판 처리 장치 KR101756853B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010144164A JP5809396B2 (ja) 2010-06-24 2010-06-24 基板処理方法及び基板処理装置
JPJP-P-2010-144164 2010-06-24

Publications (2)

Publication Number Publication Date
KR20110140102A true KR20110140102A (ko) 2011-12-30
KR101756853B1 KR101756853B1 (ko) 2017-07-11

Family

ID=45352948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061214A KR101756853B1 (ko) 2010-06-24 2011-06-23 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (2) US8592319B2 (ko)
JP (1) JP5809396B2 (ko)
KR (1) KR101756853B1 (ko)
CN (2) CN104282523B (ko)
TW (1) TWI497585B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150120409A (ko) * 2013-02-21 2015-10-27 가부시키가이샤 이아스 기판의 에칭장치 및 기판의 분석방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130115418A1 (en) * 2011-11-03 2013-05-09 Coorstek, Inc. Multilayer rare-earth oxide coatings and methods of making
JP2013247161A (ja) * 2012-05-23 2013-12-09 Ulvac Japan Ltd ドライエッチング装置
US9293303B2 (en) * 2013-08-30 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Low contamination chamber for surface activation
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
JP6932070B2 (ja) * 2017-11-29 2021-09-08 東京エレクトロン株式会社 フォーカスリング及び半導体製造装置
KR20200131432A (ko) * 2019-05-14 2020-11-24 삼성전자주식회사 샤워 헤드 어셈블리 및 이를 갖는 플라즈마 처리 장치
CN112309807B (zh) * 2019-08-02 2022-12-30 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
KR102439099B1 (ko) * 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61119684A (ja) * 1984-11-14 1986-06-06 Ulvac Corp スパツタエツチング装置
JPH01244619A (ja) * 1988-03-25 1989-09-29 Mitsubishi Electric Corp プラズマドライエッチング方法
JPH03203317A (ja) * 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd プラズマ処理装置
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
WO1996031997A1 (fr) * 1995-04-07 1996-10-10 Seiko Epson Corporation Equipement de traitement de surface
US7537672B1 (en) * 1999-05-06 2009-05-26 Tokyo Electron Limited Apparatus for plasma processing
US6228438B1 (en) 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
MY120869A (en) * 2000-01-26 2005-11-30 Matsushita Electric Ind Co Ltd Plasma treatment apparatus and method
JP2004165674A (ja) * 2000-01-26 2004-06-10 Matsushita Electric Ind Co Ltd ワークのプラズマ処理装置およびワークのプラズマ処理方法
JP4454781B2 (ja) * 2000-04-18 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP2003007682A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4047616B2 (ja) * 2002-04-03 2008-02-13 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
JP4472372B2 (ja) * 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
CN100553400C (zh) * 2003-05-14 2009-10-21 积水化学工业株式会社 制造等离子处理设备的方法
CN1323751C (zh) * 2003-05-27 2007-07-04 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法
US7487740B2 (en) 2003-09-10 2009-02-10 Oerlikon Trading Ag, Truebbach Voltage non-uniformity compensation method for high frequency plasma reactor for the treatment of rectangular large area substrates
JP4642528B2 (ja) * 2005-03-31 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4654738B2 (ja) * 2005-04-05 2011-03-23 パナソニック株式会社 プラズマ処理装置
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150120409A (ko) * 2013-02-21 2015-10-27 가부시키가이샤 이아스 기판의 에칭장치 및 기판의 분석방법

Also Published As

Publication number Publication date
US8592319B2 (en) 2013-11-26
CN102299067A (zh) 2011-12-28
CN104282523B (zh) 2017-04-12
JP2012009624A (ja) 2012-01-12
KR101756853B1 (ko) 2017-07-11
JP5809396B2 (ja) 2015-11-10
TWI497585B (zh) 2015-08-21
US20140048210A1 (en) 2014-02-20
US9524847B2 (en) 2016-12-20
CN102299067B (zh) 2014-11-05
US20110318934A1 (en) 2011-12-29
TW201216357A (en) 2012-04-16
CN104282523A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
KR20110140102A (ko) 기판 처리 방법 및 기판 처리 장치
JP6556046B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP5227264B2 (ja) プラズマ処理装置，プラズマ処理方法，プログラム
EP2390897B1 (en) Plasma processing apparatus
JP5597456B2 (ja) 誘電体の厚さ設定方法、及び電極に設けられた誘電体を備える基板処理装置
KR102042588B1 (ko) 기판 처리 방법
KR102424818B1 (ko) 플라즈마 처리 장치 및 포커스 링
KR20160141711A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20110303643A1 (en) Substrate processing method and substrate processing apparatus
KR20100020927A (ko) 포커스 링, 플라즈마 처리 장치 및 플라즈마 처리 방법
KR102350148B1 (ko) 플라즈마 처리 방법
JP2014017292A (ja) プラズマ処理装置および処理方法
JP2006156938A (ja) 基板載置台、基板処理装置、および基板の温度制御方法
KR101828082B1 (ko) 표면 평탄화 방법
US20210005503A1 (en) Etching method and plasma processing apparatus
KR102281211B1 (ko) 에칭 방법
KR102656790B1 (ko) 정전 척, 및 그를 포함하는 플라즈마 처리 장치
TW202004899A (zh) 蝕刻裝置、及蝕刻方法
KR20200059570A (ko) 정전 척, 및 그를 포함하는 플라즈마 처리 장치
KR20100131307A (ko) 대구경 웨이퍼 처리를 위한 적응형 플라즈마 소스 및 플라즈마 챔버
JP2002164328A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant