TW201212218A - Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus - Google Patents

Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus Download PDF

Info

Publication number
TW201212218A
TW201212218A TW100121496A TW100121496A TW201212218A TW 201212218 A TW201212218 A TW 201212218A TW 100121496 A TW100121496 A TW 100121496A TW 100121496 A TW100121496 A TW 100121496A TW 201212218 A TW201212218 A TW 201212218A
Authority
TW
Taiwan
Prior art keywords
trench
state imaging
solid
imaging device
element isolation
Prior art date
Application number
TW100121496A
Other languages
English (en)
Inventor
Yuki Miyanami
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201212218A publication Critical patent/TW201212218A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

201212218 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置、一種固態成像裝置、一 種用於製造半導體裝置之方法、一種用於製造固態成像裝 置之方法，及電子設備。 【先前技術】 藉由在一半導體基板上形成一單位像素及以二維方式配 置該等單位像素來組態一固態成像裝置，該固態成像農置 為安裝有CMOS(互補金屬氧化物半導體）影像感測器（CIS) 之類型’該單位像素係由充當光接收部分之光電二極體及 複數個電晶體製成。s亥複數個電晶體包括（例如）電荷轉移 電晶體（TRG)、放大電晶體（AMP)、重設電晶體（RST)及選 擇電晶體（SEL)。亦可能使用由複數個光接收部分共用此 等電晶體之組態。藉由多層互連件連接此等複數個電晶體 之各別端子以將所要電壓脈衝施加至此等電晶體且讀出一 信號電流》 在背照式成像裝置之狀況下’在一半導體基板上於多個 層中形成光接收部分、電晶體及互連層。此後，將形成有 互連層之前表面側接合至一支撐基板，且自背表面將該半 導體基板拋光至所要厚度。使用背表面側作為光入射表面 側。在此狀況下，在經拋光之背表面上形成彩色濾光片及 晶載透鏡（on-chip lens)以藉此形成一組態，在該組態中， 光係自此背表面側入射於該等光接收部分上而不穿過該等 互連層。此情形增加孔徑比且實現具有高敏感性之成像裝 155137.doc 201212218 置。 與相關技術有關的文獻之實例包括日本專利特許公開案 第2003-3 18 122號（下文中為專利文獻1)。 【發明内容】 在上述背照式固態成像裝置中，光係自半導體基板之背 表面側入射，且因而光電轉換最頻繁地發生於背表面側 上。因此，抑制在背表面附近由產自光電轉換的電子洩漏 至鄰近像素中所引起之色彩串擾係重要的。 為抑制此電子洩漏，較佳穩妥地建立元件隔離。然而， 在藉由雜質植入及退火所形成的元件隔離區之狀況下，歸 因於以高能量植入之雜質的散開，雜質在較深位置在較大 程度上於橫向方向上擴展。在上述背照式固態成像裝置 中’在將互連層形成於半導體基板上之前，藉由自半導體 基板的前表面侧之雜質植入來形成元件隔離區。因而雜 質在基板背表面附近在橫向方向上擴展，使得在基板背表 面附近在橫向方向上的電場減弱。詳言之，若將光接收部 分之面積設定為極小且光接收部分之大小（像素大小）為約 1.2 μπι或更小，則發生如下問題：抑制產自光電轉換的電 子至鄰近像素中之串擾變得困難。在形成像素大小為約 1.2 μΓΠ或更小之固態成像裝置之狀況下，要求元件隔離區 在具有等於或大於1.5 μηι之深度的區域中具有在約1〇〇 nm 至300 nm之範圍中的寬度。 因此，將可旎藉由自半導體基板的背表面側植入雜質來 形成兀件隔離區。然而，在此狀況下，有必要防止已形成 155l37.doc 201212218 於前表面側上之互連層受到損壞。因此，正在對藉由（例 如）雷射退火僅激活基板背表面之淺區域之方法進行研 究。然而’難以達成對雜質的熱擴散之抑制及對由雜質植 入引起之晶體缺陷的恢復兩者》 另外’將亦可能使用以下方法，在該方法中藉由在半導 體基板的背表面附近形成渠溝以藉此實體隔離鄰近像素來 抑制電荷至該等像素中的洩漏。然而，亦在此狀況下，已 形成於前表面側上之互連層受到影響且因而產生如下限 制.加熱超出某一溫度係困難的。此情形導致如下問題. 歸因於渠溝處理，難以藉由（例如）p型雜質在渠溝中進行釘 紮及藉由（例如）退火來恢復缺陷以便抑制發生白點及暗電 流之因素。 另外，此亦適用於包括常規!^〇8電晶體等等之半導體裝 置。具體言之，尚未建纟一種容易且穩妥地形&一元件隔 離區之技術，該元件隔離區域不會有由（例如）雜質擴散引 起之在橫向方向上的擴展，且由於自半導體基板之表面形 成而在相對深的區域中具有窄寬度。 需要-種抑制設於半導體裝置及固態成像裝置中之元件 隔離區在深區域巾在橫向方向上的擴展之技術。 根據本發明之一實施例，提供一種半導體裝置，其包括 半導體基板上之由—渠溝形成之—元件隔離區。此元件 隔離區由-多梯級渠溝形成，在該多梯級渠溝中具有不同 直徑之渠溝經堆疊且下部渠溝之開口部分的直徑小於上部 渠溝之底部的直徑。 155137.doc 201212218 根據本發明之另一實施例，提供一種製造半導體裝置之 方法。該方法包括在-半導體基板中形成—第_渠溝及 在該第一渠溝之内壁上形成一層氧化物膜。另外，該方法 包括藉由使用形成於該第一渠溝之内壁上之該氧化物膜作 為遮罩來蝕刻該第一渠溝之底部而形成一第二渠溝，及在 該第二渠溝内部形成一元件隔離層。此外，該方法包括在 該第一渠溝内部磊晶生長一元件隔離層。 根據本發明之另-實施例’提供—種關成像裝置，其 包括：多個單位像素，其經組態成以二維方式配置且各自、 由一光接收部分及至少一電晶體組成，該至少一電晶體用 以將在該光接收部分中藉由光電轉換獲得的電荷轉換成信 號；及一元件隔離區，其經組態以隔離該單位像素且具有 渠溝結構。該元件隔離區由一多梯級渠溝形成，在該多梯 級渠溝中具有不同直徑之渠溝經堆疊且下部渠溝之開口部 分的直徑小於上部渠溝之底部的直徑。 根據本發明之另一貫施例，提供一種用於製造固態成像 裝置之方法。該方法包括在一半導體基板上形成具有渠溝 結構之元件隔離區，在該等元件隔離區之間形成一光接收 部分，及形成連接至該光接收部分之一電晶體。該形成元 件隔離區包括在該半導體基板中形成一第一渠溝，及在該 第一渠溝之内壁上形成一層氧化物膜。另外，該形成元件 隔離區包括藉由使用形成於該第一渠溝之内壁上之該氧化 物膜作為遮罩來蝕刻該第一渠溝之底部而形成一第二渠 溝。此外，該形成元件隔離區包括在該第二渠溝内部蟲晶 155137.doc • 6 · 201212218 生長一半導體層，移除留在該第一渠溝之内壁的側表面上 之忒氧化物膜，及在該第一渠溝内部磊晶生長一半導體 層。 根據本發明之另__實施例，提供電子設備，其包括具有 本發明之—實施例的上述組態的半導體裝置或固態成像裝 置。 如上文所描述，根據本發明之實施例的半導體裝置及固 態成像裝置具有如下組態：其元件隔離區由一多梯級渠溝 形成”中具有不同直徑之渠溝經堆疊且下部渠溝的開口 部分之直徑小於上部渠溝的底部之直徑。 一不論渠溝的平面形狀如何，在任意部分中渠溝之「直 位」等效於渠溝之「寬度」。亦即，上述組態意謂一如下 組態：在任何部分中，下部渠溝之開口端的寬度小於上部 渠溝之底部的寬度。 藉由利用根據本發明之上述實施例之用於製造半導體裝 置之方法或用於製造固態成像裝置之方法，可容易: 地形成具有此組態之渠溝。具體言之，在此等製造二去 中2具有相對大的直徑之第一渠溝的内壁及底部上形成 一層氧化物膜，且藉由使用此氧化物膜作為遮罩 性蝕刻來形成第二渠溝。因而，在第一沮 、 妥地形成第二渠溝之開口端。歸因於此特 妥地以如下方式形成該多梯級渠溝：將第二渠; 、 分的直徑設定為小於第-渠溝之底部的直徑。亦即，右: 能穩妥地形成具有在深度方向上變 可 <寬度的7C件隔離 155137.doc 201212218 區〇 因此，在將此元件隔離區用於背照式固態成像裝置的狀 況下’即使在形成互連層之前形成元件隔離區時，在光入 射側上的元件隔離區之寬度仍較小且雜質不會在橫向方向 上擴展。同時，在形成互連層之前執行渠溝處理，且可經 由藉由（例如）p型雜質在渠溝中進行釘紮及藉由（例如）退火 進行缺陷恢復來抑制發生白點及暗電流之因素，以使得可 抑制白點及暗電流之發生。另外，亦在應用於包括電晶體 等等之各個種類半導體裝置之狀況下，可以高準確性來控 制元件隔離區在深度方向上的寬度之改變，且因而可根據 各種目的以高可控性來調整元件隔離區之大小。 本發明之實施例可穩妥地抑制設於半導體裝置或固態成 像裝置中之元件隔離區在深區域中在橫向方向上的擴展。 【實施方式】 下文將參考圖式來描述用於執行本發明之最佳模式的實 例（下文中稱為實施例）。該描述之次序如下。 I第一實施例（半導體裝置及用於製造半導體裝置的方法 之實施例） (1) 半導體裝置之實施例（MOS電晶體之實施例） (2) 用於製造半導體裝置的方法之實施例（用於製造m〇s電 晶體的方法之實施例） 2·第二實施例（固態成像裝置及用於製造固態成像裝置的 方法之實施例） (1)固態成像裝置之實施例（CIS背照式固態成像裝置之實 155137.doc
S 201212218 例） (2)用於製造固態成像裴置的方法之實施例（用於製造CIS 背照式固態成像裝置的方法之實施例） (3 )固態成像裳置的貫施例之修改實例 (4)固態成像裝置之另一實施例（CIS前照式固態成像裝置 之實施例） 3 ·第三實施例（電子設備之實施例） ^第一實施例（半導體裝置及用於製造半導體裝置的方法 之實施例） (1)半導體裝置之實施例（M〇s電晶體之實施例） 圖1為根據第一實施例之半導體裝置之主要部分的組態 之不意性剖視圖。如在圖1中所展示，此半導體裝置丨〇為 具有元件隔離區6且具有在該等元件隔離區6之間的MOS電 晶體之裝置之實例，元件隔離區6具有在由（例如）si製成之 半導體基板1上的多梯級渠溝結構。藉由在由（例如）氧化物 膜形成之閘極絕緣層7上形成閘電極8及在閘電極8之兩側 上形成源極/汲極區9&及9b來製得此電晶體。藉由堆疊第 一渠溝3及具有不同直徑之第二渠溝5來形成元件隔離區 6。另外，其係由多梯級渠溝形成，該多梯級渠溝具有如 下組態：作為下部渠溝之第二渠溝5的開口部分之直徑小 於作為上部渠溝之第一渠溝3的底部之直徑。此外，（例如） 含雜質之半導體層形成於第一渠溝3及第二渠溝5内部，使 得元件隔離區6得以組態。第一渠溝3及第二渠溝5之「直 徑」指代在沿著橫穿圖1中之閘電極8的方向之部分中的寬 155137.doc 201212218 度，且另外亦指代在其他部分中的寬度。亦即，元件隔離 區6經組態以使付類似地在任意部分中下部渠溝之寬产） 於上部渠溝之寬度。未特定限制元件隔離區6之平面形狀 及大小。 在具有具備此組態的元件隔離區6之半導體裝置1〇中， 與具有相關技術組態的半導體裝置相比，元件隔離區6在 深區域中在橫向方向上的擴展可得到抑制，其中該元件隔 離區係藉由離子植入來形成。因而，藉由將此元件隔離區 6應用於（例如）在上文提及之專利文獻丨中所描述的高崩潰 電壓MOS電晶體，可提供具有該元件隔離區的高崩潰電壓 MOS電晶體，在該區中在橫向方向上幾乎無雜質擴展。另 外，顯然可將本發明之實施例應用於具有元件隔離區之各 種半導體裝置，諸如，除MOS電晶體以外的各個種類電晶 體、記憶體元件及電容器。 取決於半導體裝置之種類及使用目的，可藉由選擇性磊 晶生長在具有相對小直徑之下部渠溝中形成含雜質之半導 體層’且可形成氧化物膜以使其内埋於具有相對大直徑之 上部渠溝中。在使用此組態時，亦可穩妥地抑制雜質擴散 層在深區域中在橫向方向上的擴展。此情形使得有可能在 形成具有小的大小之電晶體之狀況下按設計形成元件隔離 區。 (2)用於製造半導體裝置的方法之實施例（用於製造m〇s電 晶體的方法之實施例） 下文將參考圖2A至圖2F來描述根據本發明之第一實施 155137.doc
S 201212218 例的用於製造半導體裝置之方法之_實例。在此實例中， 形成兩梯級渠溝，且藉由磊晶生長將含雜質之半導體層内 埋於上部及下部渠溝中。首先，如在圖2八中所展示，藉由 (例如）熱氧化或CVD在半導體基板〖上形成氧化物膜2，半 導體基板1係由（例如）Si、複合半導體或藉由在絕緣基板上 形成半導體層所獲得之S0I(絕緣體上矽）製成。此後，藉 由使用光微影術等等來形成具有預定直徑之第一渠溝3。 舉例而言，可在以下條件下在單晶圓乾式蝕刻設備中執行 針對第一渠溝3之蝕刻處理。 壓力·· 50毫托至150毫托 RF功率：500 W至 900 W 轴刻氣體：HBr、NF3、〇2 HBr流動速率：i〇〇sccms3〇〇secm NF3流動速率：5 seem至15 seem 〇2流動速率：0 sccni至5 sccm 接下來，如在圖25中所展示，藉由(例如)熱氧化或 CVD(化學氣相沈積）在第一渠溝3之内壁上形成氧化物膜 [若藉由⑽來形成氧化物臈4，職化物•形成於第 渠溝3之内壁之表面上。若藉由熱氧化來形成氧化物膜 4 ’則氧化物膜4經形成以致於腐蝕第—渠溝3之内壁的内 部。在圖2B中，例示了藉由熱氧化來形成氧化物膜*之狀 況。此氧化物膜4之厚度對應於第一渠溝3的直徑與稍後描 述之第二渠溝的直徑之間的差，且因此較佳取決於所欲元 件隔離區之形狀、種類、大小等等來相應地選擇該厚度。 I55137.doc 201212218 可藉由控制氧化處理時間來以高準確性調整氧化物膜4之 厚度。 此後’如在圖2C中所展示’藉由另外執行各向異性乾式 蝕刻來形成第二渠溝5 ^如上文所描述，此第二渠溝$之直 徑比第-渠溝3之直徑小，其程度為形成於第—渠溝3的内 壁上之氧化物膜4的膜厚度。 在此狀態中，如在圖2D中所展示，藉由選擇性磊晶生長 在第二渠溝5内部形成由（例如）含雜質的半導體組成之元件 隔離層6a以回填第二渠溝5。可使用（例如）摻雜有B(蝴）之
Si作為此元件隔離層6a。例如，可在以下條件下執行在此 狀況下之磊晶生長。 溫度：750°C 至 850°C 壓力：10托至760托 來源氣體：二氣矽烷（DCS)、HC1、Η2、Β2Ηό DCS流動速率：i〇 seem至 100 sccm HC1 流動速率：i〇 seem 至 300 seem 出流動速率：i〇sim至50slm B2H6(100 ppm/H2)流動速率·_ 〇.〇1咖爪至1〇 在此磊晶生長申，形成於第一渠溝3之内壁上的氧化物 膜4在選擇性磊晶生長中充當遮罩，且因而該半導體層未 形成於第一渠溝3中。 隨後，如在圖2E中所展示，藉由（例如）濕式蝕刻來移除 留在第一渠溝3的内壁上之氧化物膜舉例而言，可藉由 以1至100之稀釋率製備之稀氫氟酸（DHF)在分批濕式蝕刻 155137.doc 12 201212218 設備中執行此濕式蝕刻處理。 最後，如在圖2F中所展示，執行在第一渠溝3内部形成 凡件隔離層6b以回填第一渠溝3之處理。可使用（例如）藉由 選擇性磊晶生長之含雜質的半導體層且可使用（例如）摻雜 ' 有3之以作為此元件隔離層6b。可使用與在第二渠溝5之回 . 填中的生長條件類似之條件作為此磊晶生長之條件。代替 執行該磊晶生長，可藉由進一步執行熱氧化或其類似者來 在第一渠溝3内部形成由氧化物膜形成之元件隔離層讣’ 而無需在圖2E中所展示之步驟中移除氧化物膜4。 此後，在元件隔離區6所圍繞之區域中，形成由（例如） 氧化物膜形成之閘極絕緣層7、閘電極8及在閘電極8之兩 側上的源極/汲極區9a及9b。未特定限制用於製造除元件 隔離區6以外的各別組件（包括此等組件）之方法，且可使用 任何製造方法。 經由上述製造步驟，可形成由多梯級渠溝形成之元件隔 離區6,該多梯級渠溝具有具備不同直徑的第—渠溝3及第 二渠溝.5。在此狀況下，可將作為下部渠溝的第二渠溝$之 開口部分的直徑設定為小於作為上部渠溝的第—渠溝3之 底部的直徑。此外，可在第-渠溝3之底部内部穩妥地^ • 《第二渠溝5之開口部分。另外，可形成具有具備渠溝結 構的元件隔離區6之半導體裝置1〇，該渠溝結構經形成而 具有對雜質在橫向方向上的擴展之抑制且在深區域中具有 窄寬度形狀。 ' 2.第二實施例（固態成像裝置及用於製造固態成像裴置的 155137.doc -13- 201212218 方法之實施例） (1)固態成像裝置之實施例（CIS背照式固態成像裝置之實 例） 以下將參考圖3來描述根據本發明之第二實施例的固態 成像裝置之一實例。此實例為一能夠用作電子設備（諸如 相機）之成像器的為安裝有CIS之類型之固態成像裝置的實 例，且適用於根據稍後將描述之實施例及修改實例的固態 成像裝置。本實例之固態成像裝置100具有：一像素陣列 (像素區域）1 03，其係藉由在由（例如）以基板形成之基板 101上以二維陣列方式規則地配置包括複數個光接收部分 的各像素102而獲得；及一周邊電路部分。像素1〇2具有 (例如）：一光電二極體，其充當光接收部分以執行光電轉 換；及複數個像素電晶體（MOS電晶體）^該複數個像素電 晶體可由（例如）三個電晶體组成，亦即，轉移電晶體、重 设電晶體及放大電晶體。或者，亦可能添加一選擇電晶體 且該複數個像素電晶體由四個電晶體組成。單位像素之等 效電路與常規電路類似且因此省略其詳細描述。可將像素 102組態為一單位像素。亦可能像素102具有一共用像素結 構。此像素共用結構由複數個光電二極體、複數個轉移電 晶體、共用的一個浮動擴散區（fl〇ating diffusi〇n)及其他像 素電晶體中之每一共用的像素電晶體組成。亦即，在該共 用像素結構令，組態複數個單位像素之光電二極體及轉移 電晶體共用其他像素電晶體中之每一者。 该周邊電路部分具有垂直驅動電路1〇4、行信號處理電 155137.doc
S 201212218 路i〇5、水平驅動電路106、輸出電路107、控制電路1〇8等 等。 控制電路108接收輸入時脈及資料以命令操作模式等 等’且輸出固態成像裝置之内部資訊的資料等等β具體言 之’控制電路108基於垂直同步信號、水平同步信號及主 控時脈而產生一時脈信號及一控制信號，該時脈信號及該 控制信號充當垂直驅動電路104、行信號處理器電路1〇5、 水平驅動電路106等等的操作之基礎。另外’控制電路1〇8 輸入此等信號至垂直驅動電路1〇4、行信號處理電路1〇5、 水平驅動電路106等等。 垂直驅動電路104經組態有（例如）一移位暫存器。該移 位暫存器選擇一像素驅動線且供應用於驅動像素之一脈衝 至該所選像素驅動線，以便以逐列的方式驅動該等像素。 具體言之’垂直驅動電路1〇4在垂直方向上循序地以逐列 的方式選擇性地掃描像素陣列1〇3之各別像素1〇2，且經由 垂直信號線109供應一像素信號至行信號處理電路1〇5，該 像素信號係基於取決於在每一像素1〇2的光接收部分中的 所接收光之量所產生之信號電荷。 行信號處理電路105係針對（例如）像素1〇2之每一行而安 置且以母一像素行為基礎對自一列上之像素102輸出的信 號執行仏號處理，諸如消除雜訊。具體言之，行信號處理 電路105執行諸如CDS(用於移除像素1〇2所特有之固定塑樣 雜Λ )、彳§號放大及AD轉換之信號處理◊在行信號處理電 路1〇5之輸出級處，在行信號處理電路105與水平信號線 155137.doc -15- 201212218 110之間提供且連接一水平選擇切換器(圖中未繪示卜 水平驅動電路106經組態有（例如）一移位暫存器。該移 位暫存器循序地輸出-水平掃描脈衝，以藉此依次選擇該 等行信號處理電路105中之每-者且使得像素信號自該等 行信號處理電路105中之每-者輸出至水平信號線110。 輸出電路107對經由水平信號線11()自行信號處理電路 105中之每一者循序地供應的信號執行信號處理且輸出經 處理之信號。舉例而言’輸出電路107在一些狀況下僅執 行緩衝’且在其他狀況下執行黑階調整、行變化校正、各 個種類數位信號處理等等。輸人/輸出端子112與外部交換 信號。 在根據本實施例之固態成像裝置100中，件隔離區 設於上述像素1〇2之基板101中。此元件隔離區具有如下組 態：具有不JS]直徑之渠溝經堆疊且下部渠溝的^ 口部分之 直徑小於上部渠溝的底部之直徑。圖4展示應用於背照式 CIS固態成像裝置’且圖4為展示包括複數個像素之組態的 示意性剖視圖。 如在圖4中所展示，在此背照式固態成像裝置儿中，光 接收部分28形成於由（例如）Si組成之基板21中該等光接 收部分28由（例如）對應於紅色、綠色及藍色之pD(光電二 極體）形成。像素電晶體之閘電極29形成於基板21之—表 面（前表面）上。在閘電極29上方以絕緣層3丨為中間層來形 成互連層32 ’且支撐基板33接合於互連層32上。在基板21 之其他表面（背表面）上，形成對應於（例如）紅色、綠色及 •16· I55137.doc
S 201212218 藍色之衫色濾光片34及在對應於該等彩色濾光片34之位置 處的晶載透鏡35。圖4中之單點劃線L1&L2示意地展示光 如何透過晶載透鏡35及彩色濾光片34朝向光接收部分28行 進。在此實例申，用於光接收部分28之元件隔離區26各自 係由一多梯級渠溝形成，在該多梯級渠溝中具有不同直徑 之兩個渠溝經堆疊且下部渠溝的開口部分之直徑小於上部 渠溝的底部之直徑。 根據具備由具有此組態之渠溝所形成之元件隔離區26的 固態成像裝置30，與藉由高能離子植入而提供元件隔離區 的相關技術形成對比，該背表面附近的該隔離區之寬度可 在深區域中變窄。在上述實例中，形成將背表面用作光入 射表面之背照式組態，且可增強在背表面附近之電場’此 情形可抑制色彩串擾。另外，尤其是在藍光區中在光接收 部分28的光入射表面附近，可增加由pD形成之光接收部分 28的電容。此情形可增加藍色飽和信號之量且因而可改良 動態範圍》 (2)用於製造固態成像裝置的方法之實施例（用於製造 彦照式固態成像裝置的方法之實施例） 參考圖5A至圖5C，以下將關於用於製造固態成像裝置 的方法之一實例進行描述，該實例適合應用於在圖4中所 展示之固態成像裝置30的製造過程。在此實例中，首先’ 如在圖5A中所展不，藉由（例如）熱氧化在由（例如）Si組成 之基板21之表面上形成氧化物膜22。隨後，在用以隔離在 務後步驟中形成之光接收部分的區域中，形成第一渠溝 155137.doc -17- 201212218 23 ’ δ亥第一渠溝23具有比由（例如瓜作用層（圖巾未繪示） 的深度淺之深度。對於第一渠溝23之形成，可在(例如)以 下條件下在單晶圓乾式蝕刻設備中執行蝕刻處理。 麼力：50毫托至15〇毫托 RF功率：500 W至 900 W 蝕刻氣體：HBr/NF3/〇2 HBr 流動速率：1〇〇SCCIn 至 3〇〇sCcm NF3流動速率：5 %£^至15 sccm 〇2流動速率：〇 seem至5 seem 此時，在基板21上之氧化物膜22及在第一渠溝23之内壁 上的氧化物膜24在蝕刻中充當遮罩。因此，藉由調整氧化 物膜24之膜厚度及姓刻條件，可以高準確性來調整第二渠 溝25之開口部分的直徑。 接下來’藉由（例如）熱氧化或CVD在第一渠溝23之内壁 上形成氧化物膜24。在圖5A至圖5C之實例中，藉由c VD 來形成氧化物膜24且僅在來自第一渠溝23的内壁之表面側 上（朝向該渠溝之内部側）沈積氧化物膜2 4。亦在此狀況 下，亦可能藉由熱氧化來形成氧化物膜24。與第一實施例 類似，較佳取決於稍後將描述之下部渠溝的開口部分之所 欲直徑來相應地選擇氧化物膜24之膜厚度並調整膜沈積條 件。此後’如在圖5 B中所展示，（例如）藉由在與上述第一 渠溝23的蝕刻條件類似之蝕刻條件下執行各向異性乾式餘 刻來形成第二渠溝25。作為此步驟之結果，第二渠溝25之 開口部分的直徑比第一渠溝23之底部的直徑小，其程度為 • 18 · 155137.doc
S 201212218 在第一渠溝23之内壁上的氧化物膜24之膜厚度，且在第一 渠溝23之底部内部形成第二渠溝25之開口部分。在此狀態 下’藉由（例如）選擇性磊晶生長來在第二渠溝25内部形成 由（例如）摻雜有B之Si組成之元件隔離層26a以回填第二渠 溝25之内部《較佳此元件隔離層26a為具有與在稍後步驟 中形成之光接收部分之傳導類型相反之傳導類型的半導體 層。可（例如）在以下條件下執行摻雜有B之Si之磊晶生長。 溫度：750°C 至 850°C 壓力：10托至760托 來源氣體：DCS、HC1、Η2、B2H6 DCS流動速率：i〇sCcn^1〇〇sCcm HC1流動速率：丨〇 seem至300 seem 流動速率：lOsim至5〇slm Β2Η6(1〇〇卯爪/⑸流動速率：〇 〇1 sccn^1〇 在此步驟中，形成於第一渠溝23之内壁上的氧化物膜Μ 在選擇陡曰生長中充當遮罩。隨後，如在圖冗中所展 不j藉由（例如）濕式蝕刻來移除留在第一渠溝23的内壁上 之氧化物膜24。可（例如）藉由以i至1〇〇之稀釋率製備之 DHF在分批濕式㈣設備中執行此濕式㈣卜最後，藉由 (Ή )選擇f生蟲晶生長來在第一渠溝23内部形成由（例如） 摻雜有B之Si組成之元件隔離層勘以回填第—渠溝 部。 經由上述步驟’可形成由多梯級渠溝(亦即，在此狀況 下為兩梯級渠溝）形成之元件隔離區％，該多梯級渠溝具 155137.doc -19- 201212218 有具備不同直徑的第-渠溝23及第二渠溝25。在此狀況 下，可將作為下部渠溝的第二渠溝25之開口部分的直徑設 定為小於作為上部渠溝的第-渠溝23之底部的直徑。此 外，可在第一渠溝23之底部内部穩妥地形成第二渠溝乃之 開口部分。另外，可形成由渠溝形成之元件隔離區26，該 渠溝不會有雜質在橫向方向上的擴展且在深區域中具有窄 寬度形狀。 此後，在藉由元件隔離區26隔離之區域中，藉由使用與 相關技術的製程類似之製程來形成由(例如)光電二極體形 成之光接收刀28及包括閘極絕緣層27(例如，藉由熱氧 化）、閘電極29之複數個像素電晶體等等。此外，形成周 邊電路，但圖中未展示。 隨後，如在圖6中所展示，以絕緣層3丨為中間層來形成 多個互連層32，且將支撐基板33接合至互連層32上之平坦 化層上。另外，自背表面側拋光由（例如）Si組成之基板Η 以獲得所要膜厚度，但圖中未展示。隨後，在經拋光之表 面上形成彩色濾光片及晶載透鏡，使得可獲得在圖4中所 展不之背照式固態成像裝置30。未特定限制用於製造除元 件隔離區2 6以外的各別組件之方法且可使用任何製造方 法。此外，亦可添加諸如擋光膜之其他各種組件。 在上述製造步驟中，以分割方式在兩個或兩個以上步驟 中形成渠溝結構。此後，執行藉由選擇性磊晶生長以逐渠 溝的方式回填之步驟。在此狀況下，在一輪蟲晶生長步驟 t所回填之渠溝的深度等於或小於整個渠溝的深度之一 I55137.doc
S 201212218 半。因此’(例如)即使最終形成具有窄寬度、深形 溝（諸如縱橫比為H)或更高之渠溝）’在—輪蟲晶生長中所 回填之渠溝的縱橫比仍被設定為低於1〇，丨因而較不 致空隙的發生。因此，即使在形成 兄具有具備尚縱橫比的渠 溝結構之元件隔離區之狀況下，仍 J轨仃磊晶生長而不形 成空隙。 如上文所描述，根據應用於f照式固態成像裝置Μ之實 施例’可使元件隔離區26之直徑（在—給定部分中之寬度） 變窄且在基板21的背表面附近之深區域中(亦#，在光入 射表面接收表面）側上）最終以高準確性調整為所要直 徑。在此狀況下，（例如）在將像素大小設定為Μ _時， 可將元件隔離區26在自光接收部分28的表面起至多為15 μηι深度之區域中之寬度設定為約〇 2㈣或更窄之窄寬度。 此情形可增強在背表面（光接收表面）附近的電場且因:可 抑制色彩串擾°另夕卜’尤其是在光接收表面附近的對應於 藍色滤光片34之區中（亦即，在藍光區中），可增加由PD形 成的，接收部分28之電容。因而’可增加藍光帶的飽和信 號之量且因而可改良動態範圍。 (3)固態成像裝置的實施例之修改實例 在圖4至圖6中所展示之上述實例中，基於兩梯級渠溝來 形成元件隔離區。然而，元件隔離區之渠溝結構不限於 匕、下將彳田述具有基於其他組態的元件隔離區之固態成 像裝置之修改實例。 (3-1)具有三梯級渠溝結構之修改實例 155137.doc 201212218 將參考圖7A至圖7D來描述基於三梯級渠溝結構來組態 元件隔離區之實例，以及其製造方法之實例。在此實例 中，首先，如在圖7A中所展示，藉由（例如）熱氧化在基板 41上形成氧化物膜42。隨後，藉由使用光微影術等等形成 第一渠溝43 ’且藉由（例如）熱氧化或cvd在第一渠溝43内 部形成氧化物膜44。隨後，藉由使用氧化物膜42及氧化物 膜44作為遮罩來形成第二渠溝45。 隨後，如在圓7B中所展示，藉由（例如）熱氧化或cVD在 第一渠溝43及第二渠溝45内部進一步形成氧化物膜46。隨 後，如在圖7C中所展示，藉由使用此等氧化物膜42、料及 46作為遮罩，在第二渠溝45之底部下方形成第三渠溝 與第二渠溝45之形成類似，此第三渠溝47經形成以使得第 二渠溝47之開口部分的直徑被設定為小於第二渠溝45之底 部的直徑。亦即，在第一渠溝43之底部内部形成第二渠溝 45之開口部分，且在第二渠溝45之底部内部形成第三渠溝 4 7之開口部分。 此後，首先藉由選擇性磊晶生長在第三渠溝47内部形成 用以充當元件隔離區之由（例如）掺雜有B之Si組成之材料 層。隨後，藉由（例如）濕式蝕刻來移除在第二渠溝45之内 壁上的氧化物膜46，且類似地藉由選擇性磊晶生長在第二 渠溝45内部形成用以充當元件隔離區之材料層。最後，藉 由（例如）濕式蝕刻來移除在第一渠溝43之内壁上的氧化物 膜44，且類似地藉由選擇性磊晶生長在第一渠溝43内部形 成用以充當元件隔離區之材料層。藉此’藉由由（例如）摻 155137.doc
S 201212218 雜有B之Si組成之元件隔離材料層回填第一渠溝杓、第二 渠溝45及第三渠溝47之内部，使得形成由三梯級渠溝形成 之元件隔離區48。 可基於對濕式蝕刻的時間之調整來執行僅移除在第二渠 溝45的内壁上之氧化物膜46之上述步驟。然而，可藉由另' 一方法來執行該步驟。例如，形成具有相對低蝕刻速率之 膜（諸如經熱氧化之膜）以作為第一渠溝43之氧化物膜44。 另外，在第二渠溝45之内壁上形成具有相對高蝕刻速率之 膜（諸如LP-TEOS(低壓四乙氧基矽烷））以作為氧化物膜 46。以此方式組合具有低蝕刻速率之膜與具有高蝕刻速率 之膜使得有可能以特定位準之選擇性來移除在第二渠溝45 之内壁上的氧化物膜46，而留下在第一渠溝43之内壁上的 氧化物膜44。 藉由將具有此組態之元件隔離區48用於上文藉由圖4至 圖6所描述之固態成像襄置3 〇 ’可類似地提供包掉元件隔 離區48之固態成像裝置30 ’該元件隔離區48經形成而具有 對甚至在接近光接收表面的區域中在橫向方向上的擴展之 抑制。此情形可增強在光接收表面附近的電場且抑制色彩 串擾。另外’可在藍光區中增加由（例如）PD形成之光接收 部分的電容且可增加藍光帶的飽和信號之量以使得可改良 動態範圍。 此外，亦在此狀況下，可藉由選擇性磊晶生長在三等分 最終形成的渠溝之深度的情況下形成元件隔離區48。因 而，可抑制空隙的發生。 155137.doc -23- 201212218 (3-2)具有四梯級渠溝結構之修改實例 該渠溝結構可為如圖8中所展示之四梯級結構，且亦可 使用五梯級或更多梯級結構，但圖中未展示。在圖8之狀 況下，藉由（例如）熱氧化在基板51上形成氧化物膜52,且 形成由四梯級渠溝53、55、57及58形成之元件隔離區59。 在以此方式形成四梯級或更多梯級結構之狀況下，在圖7c 中所展示之上述步驟中，藉由(例如)熱氧化或CVD進一步 形成氧化物膜，且在最下部渠溝下方形成具有小於此最下 部渠溝的直徑之直徑的-渠溝。在每一階段，藉由使用在 上層之内壁上的氧化物膜作為遮罩來執行钱刻。藉此，在 每-堆疊部分中，下部渠溝之開口可經形成以致於小於上 部渠溝之底部。藉由基於具有此組態的渠溝來形成元件隔 離區，可與上述各別實例類似地獲得包括元件隔離區之固 態成像裝置，該元件隔離區經形成而具有對在深區域中在 橫向方向上的擴展之抑制。 亦在此狀況下，藉由將該元件隔離區應用於在圖4中所 展7F之背照式固態成像裝置3〇，可增強在光接收表面附近 的電場且可抑制色料m卜，可在藍光區中增加由 (例如)PD形成之光接收部分的電容且可增加藍光帶的飽和 信號之量以使得可改良該動態範圍。 另外，亦在此狀況下，歸因於藉由選擇性磊晶生長在將 最終形成之渠溝之深度劃分為四個或四個以上部分的情況 下形成元件隔離區5 9，可抑制空隙的發生。 (3-3)具有在渠溝中堆疊不同材料層的組態之修改實例 155137.doc ~
S 201212218 在此貫例中’如在圖9中所展示’藉由（例如）選擇性蟲 晶生長在第一渠溝63及第二渠溝65中形成由不同材料組成 的元件隔離層66a及66b來形成元件隔離區66。在此狀況 下’藉由（例如）熱氧化在基板61上形成氧化物膜62。隨 後，形成第一渠溝63及第二渠溝65且在該等渠溝内部形成 元件隔離層66a及元件隔離層66b ^藉由（例如）選擇性蟲晶 生長來形成含雜質之半導體（諸如掺雜有BiSi之）以作為元 件隔離層66a及元件隔離層66b。另外，在此實例中，將下 部元件隔離層66a之雜質濃度設定為相對高濃度，且選擇 低於元件隔離層66a的雜質濃度之雜質濃度以作為上部元 件隔離層66b之雜質濃度。取決於固態成像裝置之組態， 可倒轉較高濃度層與較低濃度層之間的位置關係。若使用 此組態，則除了在使用上述兩梯級結構時之有利效應以 外’亦達成以下有利效應。具體言之，在此狀;兄下，藉由 在接近基板61的光接收表面之相對淺區域_選擇低濃度作 為雜質（諸如B)之濃度，可減小在像素電晶體附近之寄生 電容。此情形可抑制轉換效率之降低。 雜質濃度之改變不限於以逐渠溝的方式改變，且亦可在 具有相同直徑之渠溝中逐漸改變該濃度。舉例而言，在圖 10中所展示之實例中，在基板71上形成氧化物膜72，且形 成（例如）由第—渠溝73及第二渠溝75組成之兩梯級結構。 Ik後’以雜質濃度逐漸改變之方式在此等第—渠溝乃及第 二渠溝75内部形成由(例如)掺雜有奶組成之元件隔離區 76在此狀況下，藉由以如下方式執行選擇性蠢晶生長來 155137.doc •25- 201212218 形成元件隔離區76 :改變三個或三個以上梯級中之雜質濃 度’或在自作為下部渠溝的第二渠溝75之内部至作為上部 渠溝的第一渠溝73之内部的區域中以不分段方式連續地改 變雜質濃度。大體而言，可以逐步方式改變在磊晶生長期 間的雜質濃度’且亦可在不停止磊晶生長之情況下逐漸且 連續地改變在磊晶生長期間的雜質濃度。 亦在使用此組態時’可藉由選擇低濃度作為在相對接近 光接收表面之淺區域中的雜質濃度來減小在像素電晶體附 近之寄生電谷’與在圖9中所展示之實例類似。此情形可 抑制轉換效率之降低。 (4)固態成像裝置之另一實施例（CIS前照式固態成像裝置 之實施例） 作為固態成像裝置之另一實施例，以下參考圖i丨來描述 應用於CIS固態成像裝置（其並非背照式類型而為常規前照 式類型）之貫例。將圖11中所展示之固態成像裝置5 〇應用 於（例如）具有在圖3中所展示之組態的固態成像裝置10〇。 在此固態成像裝置5〇中，在由（例如）石夕組成之基板2〇 1 上形成元件隔離區206，該元件隔離區206係由在深區域中 具有窄寬度的多梯級渠溝（亦即，圖11之實例中之兩梯級 渠溝）形成。在由元件隔離區206隔離之區域中形成由（例 如）用以光電轉換入射光的PD形成之光接收部分208，且在 光接收部分208上方以一絕緣層為中間層（圖中未繪示）來形 成像素電晶體之閘電極209。在該等像素電晶體上方以絕 緣層210為中間層來形成互連層211。在互連層211上方， 155137.doc
S 201212218 以一平坦化層為中間層在對應於光接收部分208之位置處 形成彩色濾光片214。在彩色濾光片214上形成晶載透鏡 215。在圖11中之單點劃線L3及“示意地展示光如何透過 晶載透鏡215及彩色濾光片214朝向光接收部分2〇8行進。 在此實例中，用於光接收部分2〇8之元件隔離區2〇6各自係 由多梯級渠溝形成，在該多梯級渠溝中具有不同直徑之兩 個渠溝經堆疊且下部渠溝的開口部分之直徑小於上部渠溝 的底部之直徑.。 根據具有此組態之前照式固態成像裝置5〇，可使元件隔 離區206在自光接收表面起之深區域中之寬度變窄。因 而，（例如）可增加紅光區之由（例如）pD形成之光接收部分 208的電谷。因而，可增加在紅光區中的飽和信號之量且 可改良動態範圍。 3.第二貫施例（電子設備之實施例） 可將根據本發明的上述實施例之半導體裝置及固態成像 裝置應用於具有成像功能之各件電子設備’諸如以數位相 機及視訊攝錄影機為代表之攝影系統及具有成像功能之蜂 巢式電話及遊戲機。 圖12為根據本發明之實施例的電子設備之一實例之示意 組態圖。根據本實施例之電子設備5〇〇為能夠拍攝靜態影 像或運動W像之視訊攝錄影機之實例。此電子設備具 有.固態成像裝置5〇1 ;光收集光學系統5〇2，其將入射光 導引至固態成像裝置5〇1的光接收部分；及快門裝置如。 另外電子设備500具有：驅動器5〇4，其驅動固態成像裝 155137.doc 27- 201212218 置501 ;及信號處理器505，其處理固態成像裝置5〇1的輸 出信號。 使用上述各別實施例之固態成像裝置中之任一者作為固 態成像裝置501。另外，代替固態成像裝置5〇1或除固態成 像裝置5 01以外’亦可使用上述第一實施例的半導體裝置 作為包括於驅動器504中之任何半導體裝置。光學系統（光 學透鏡）502藉由來自在固態成像裝置5〇1的成像平面上的 對象之影像光（入射光）來形成影像。藉此，信號電荷在某 一時&内累積於固態成像裝置5〇 1中。光收集光學系統5〇2 可為由複數個光學透鏡組成之光學透鏡系統。快門裝置 503控制光照向固態成像裝置5〇1之時段及遮擋光之時段。 驅動器504供應用以控制固態成像裝置5〇1的傳送操作及快 門裝置503的快門操作之驅動信號。藉由自驅動器5〇4供應 之驅動彳§號（時序彳s號）來執行固態成像裳置5 〇丨之信號傳 送。k號處理器505執行各個種類信號處理。將自該信號 處理獲彳于之視訊信號儲存於諸如記憶體之儲存媒體中或輸 出至監視器。 在根據本貫施例之诸如相機的電子設備中，在固態成像 裝置501中，可使元件隔離區之直徑（在給定部分之寬度）變 窄且以咼準確性將其調整至所要直徑。歸因於此特徵若 將此元件隔離區應用於背光式CIS固態成像裝置，則可增 強在光接收表面附近之電場且因而可抑制色彩串擾。另 外，尤其是在光接收表面附近的對應於藍色濾光之區域中 (亦即，在藍光區中），可增加由PD形成的光接收部分之電 •28· 155137.doc
S 201212218 谷此it形可增加藍光帶之飽和信號之量且因而可改良動 態範圍。 相反，若將上述元件隔離區應詩前照式⑽固態成像 裝置貝4可增加在自光接收表面起的深區域中由(例如)叩 形成之光接收部分的電容。此情形可增加紅光帶之飽和信 號之量且因而可改良動態範圍。 另外’歸因於包括能夠以此方式抑制來自鄰近像素的色 彩串擾之固態成像裝置，可經由達成雜訊（諸如色料擾） 之減小及敏感性之增強來提供允許高影像品質之高品質電 子設備。 另外，亦可能組態包括圖12中所展示之上述電子設備之 相機模組。除上述電子設備5GG(諸如相機）所擁有之組態以 外，此相機模組亦可具有包括透鏡鏡筒之組態，該透鏡鏡 靖中併入有透鏡系統。根據具備包括具有上述組態之固態 成像裝置的電子設備之相機模組，達成對固態成像裝置中 之雜訊(諸如色彩串擾)的抑制且達成敏感性之增強。因 而，可組態允許高影像品質之高品質相機。 本發明含有與在2010年7月21日向日本專利局申請之日 本優先權專利申請案JP 2010-164125中所揭示之内容相關 之標的物，該案之全部内容以引用的方式併入本文中。 熟習此項技術者應理解，取決於設計要求及其他因素， 2生各種修改、組合、次組合及變更，只要其在隨附申 叫專利範圍或其等效物之範疇内即可。 【圖式簡單說明】 155137.doc -29- 201212218 圖1為根據本發明之實施例之半導體裝置的組態之示意 性剖視圖； 圖2 A至圖2F為展示根據本發明之第一實施例的用於製 造半導體裝置之方法之步驟圖； 圖3為根據本發明之實施例的固態成像裝置之示意性組 態圖； 圖4為根據本發明之實施例的固態成像裝置之主要部分 的組態之示意性剖視圖； 圖5A至圖5C為展示根據本發明之實施例之用於製造固 態成像裝置的方法之步驟園； 圖6為展示根據本發明之實施例之用於製造固態成像裝 置的方法之步驟圖； 圖7A至圖7D為展示根據本發明之實施例的用於製造固 態成像裝置之方法的修改實例之步驟圖； 圖8為根據本發明之實施例的固態成像裝置之第一修改 實例的主要部分的組態之示意性剖視圖； 圖9為根據本發明之實施例的固態成像裝置之第二修改 實例的主要部分的組態之示意性剖視圖； 圖10為根據本發明之實施例的固態成像裝置之第三修改 實例的主要部分的組態之示意性剖視圖； 圖11為根據本發明之實施例的固態成像裝置之另一實例 的組態之示意性剖視圖；及 圖12為根據本發明之實施例的電子設備之示意性組態 圖。 •30· 155I37.doc
S 201212218 【主要元件符號說明】 1 基板 2 氧化物膜 3 第一渠溝 4 氧化物膜 5 第二渠溝 6 元件隔離區 6a 元件隔離層 6b 元件隔離層 7 閘極絕緣層 8 閘電極 9a 源極/ >及極區 9b 源極/ ί及極區 10 半導體裝置 21 基板 22 氧化物膜 23 第一渠溝 24 氧化物膜 25 第二渠溝 26 兀件隔離區 26a 元件隔離層 26b 元件隔離層 27 閘極絕緣層 28 光接收部分 155137.doc -31 201212218 29 閘電極 30 固態成像裝置 31 絕緣層 32 互連層 33 支撐基板 34 彩色濾光片 35 晶載透鏡 41 基板 42 氧化物膜 43 第一渠溝 44 氧化物膜 45 第二渠溝 46 氧化物膜 47 第三渠溝 48 元件隔離區 50 固態成像裝置 51 基板 52 氧化物膜 53 渠溝 55 渠溝 57 渠溝 58 渠溝 59 元件隔離區 61 基板 155137.doc •32 201212218 62 氧化物膜 63 第一渠溝 65 第二渠溝 66 元件隔離區 66a 下部元件隔離層 66b 上部元件隔離層 71 基板 72 氧化物膜 73 第一渠溝 75 第二渠溝 76 元件隔離區 100 固態成像裝置 101 基板 102 像素 103 像素陣列 104 垂直驅動電路 105 行信號處理電路 106 水平驅動電路 107 輸出電路 108 控制電路 109 垂直信號線 110 水平信號線 112 輸入/輸出端子 201 基板 155137.doc •33- 201212218 206 元件隔離區 208 光接收部分 209 閘電極 210 絕緣層 211 互連層 214 彩色濾光片 215 晶載透鏡 500 電子設備 501 固態成像裝置 502 光收集光學系統 503 快門裝置 504 驅動器 505 信號處理器 155137.doc -34-

Claims (1)

  1. 201212218 七、申請專利範圍： 1. 一種半導體裝置，其包含： 一元件隔離區，其經組態以形成於一半導體基板上， 其中該元件隔離區由一多梯級渠溝形成，在該多梯級 渠溝中具有不同直徑之渠溝經堆疊且下部渠溝之一開口 部分的直徑小於上部渠溝之一底部的直徑。 2. —種用於製造一半導體裝置之方法，該方法包含： 在一半導體基板中形成一第一渠溝； 在6亥第一渠溝之一内壁上形成一層氧化物膜； 藉由使用形成於該第一渠溝之該内壁上之該氧化物膜 作為一遮罩來蝕刻該第一渠溝之一底部而形成一第二渠 溝； X ' 在5亥第一渠溝内部形成一元件隔離層；及 在5亥第一渠溝内部形成一元件隔離層。 3. 一種固態成像裝置，其包含： 多個單位像素，其經組態成以二維方式配置且各自由 -光接收部分及至少-電晶體組《，該至少—電晶體用 以將在該光接收部分中藉由光電轉換獲得之—電荷轉換 成一信號；及 ' 一元件隔離區’其經組態以隔離該單位像素且呈有一 渠溝結構， 〃 ^中該元件隔離區由-多梯級渠溝形成，在該多梯級 渠溝中具有不同直徑之渠溝經堆4且下部渠溝之一開口 部分的直徑小於上部渠溝之—底部的直徑。 155137.doc 201212218 4.如請求項3之固態成像裝置’其中該渠溝係自一前表面 側形成，該前表面側上形成有連接至該電晶體之一互連 件。 5·如請求項3之固態成像裝置’其中允許光自與附近形成 有連接至該電日日日體之-互連件的—表面相對之面入 射。 —哨求項3之固態成像裝置，其中藉由如下操作製成該 一牛隔離區.藉由磊晶生長在該渠溝中形成具有一傳導 類型之一半導體層，該傳導類型與組態該光接收部分之 一半導體層的一傳導類型相反。 7·如請求項3之固態成像裝置’其中在該渠溝内部形成複 數個半導體層，該複數個半導體層之雜質濃度在一深度 方向上不同。 8’如凊求項3之固態成像裝置，其中在該渠溝内部形成複 數個半導體層’該複數個半導體層之雜質濃度在—深度 方向上逐漸不同。 9. 一種用於製造一固態成像裝置之方法m包含： 在一半導體基板上形成具有一渠溝結構之元件隔離 區； 在該等元件隔離區之間形成一光接收部分；及 形成連接至該光接收部分之一電晶體， 其中該形成元件隔離區包括： 在該半導體基板中形成一第一渠溝， 在該第一渠溝之一内壁上形成一層氧化物膜， 155I37.doc S -2 · 201212218 藉由使用形成於該第一渠溝之該内壁上之該氧化物 膜作為一遮罩來蝕刻該第一渠溝之一底部而形成一第二 渠溝， 在該第二渠溝内部蠢晶生長一半導體層， 移除留在該第一渠溝之該内壁之一側表面上的該氧 化物膜，及 在該第一渠溝内部磊晶生長一半導體層。 ίο.如請求項9之用於製造該固態成像裝置之方法，其中一 製程包括將自該形成一第一渠溝之步驟至該在該第一渠 溝内部蠢晶生長一半導體層之步驟之至少一者重複至少 ••人，以在該元件隔離區中形成具有至少三個梯級之一 渠溝。 11. 一種電子設備，其包含： 一半導體裝置，其經組態以具有形成於一半導體基板 上之一元件隔離區， 其中該元件隔離區由一多梯級渠溝形成，在該多梯級 渠溝中具有不同直徑之渠溝經堆疊且下部渠溝之一開口 部分的直徑小於上部渠溝之一底部的直徑。 12. —種電子設備，其包含： 固態成像裝置’其經組態以包括接收入射光之一光 接收部分及處理來自該光接收部分的藉由光電轉換獲得 之一信號的一電晶體； 一光收集光學系統，其經組態以將光收集於該固態成 像裝置之該光接收部分上； 155137.doc 201212218 一驅動器’其經組態以控制該固態成像裝置；及 一信號處理器’其經組態以處理自該固態成像裝置輸 出之一信號， ;其中該固態成像裝置中之-元件隔離區係由-多梯級 渠溝形成纟該多梯級渠溝中具有不同直徑之渠溝經堆 疊且下部渠溝之~ ^ 開口部分的直徑小於上部渠溝之一底 部的直徑。 155137.doc
TW100121496A 2010-07-21 2011-06-20 Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus TW201212218A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164125A JP2012028459A (ja) 2010-07-21 2010-07-21 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器

Publications (1)

Publication Number Publication Date
TW201212218A true TW201212218A (en) 2012-03-16

Family

ID=45492809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121496A TW201212218A (en) 2010-07-21 2011-06-20 Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus

Country Status (5)

Country Link
US (2) US8558340B2 (zh)
JP (1) JP2012028459A (zh)
KR (1) KR20120010126A (zh)
CN (1) CN102347339A (zh)
TW (1) TW201212218A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681567B (zh) * 2017-11-17 2020-01-01 台灣積體電路製造股份有限公司 半導體結構和半導體結構製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502098B2 (ja) * 1987-08-12 1996-05-29 株式会社フジクラ 超電導電磁シ−ルド体
JP6065448B2 (ja) * 2012-08-03 2017-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
KR102083402B1 (ko) 2013-02-25 2020-03-02 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP6130221B2 (ja) 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
CN104465379B (zh) * 2013-09-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN103579200A (zh) * 2013-09-23 2014-02-12 瑞昱半导体股份有限公司 金属沟渠减噪结构及其制造方法
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP6316902B2 (ja) * 2016-10-28 2018-04-25 ソニー株式会社 固体撮像装置、および電子機器
CN108476298B (zh) * 2017-02-25 2020-06-09 华为技术有限公司 双敏像素cmos图像传感器
US10181490B2 (en) * 2017-04-03 2019-01-15 Omnivision Technologies, Inc. Cross talk reduction for high dynamic range image sensors
JP7084735B2 (ja) * 2018-01-31 2022-06-15 キヤノン株式会社 半導体装置の製造方法
JP7250427B2 (ja) * 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
JP6607275B2 (ja) * 2018-03-28 2019-11-20 ソニー株式会社 固体撮像装置、および電子機器
KR102662233B1 (ko) * 2019-02-28 2024-05-02 삼성전자주식회사 이미지 센서
CN113571464A (zh) * 2020-04-29 2021-10-29 无锡华润上华科技有限公司 Bcd器件的沟槽的制造方法及bcd器件
CN113745097A (zh) * 2020-05-28 2021-12-03 无锡华润上华科技有限公司 半导体器件及其小尺寸特征图形的制造方法
JP2021197401A (ja) * 2020-06-10 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置の製造方法、固体撮像装置及び電子機器
KR20220005888A (ko) 2020-07-07 2022-01-14 삼성전자주식회사 이미지 센서
JP7015350B2 (ja) * 2020-07-28 2022-02-02 キヤノン株式会社 固体撮像装置およびカメラ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
JP2003318122A (ja) 2002-04-19 2003-11-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100749888B1 (ko) * 2002-11-12 2007-08-21 마이크론 테크놀로지, 인크 씨모스 이미지 센서들 내에서 암전류를 감소시키기 위한아이솔레이션 기술
JP2006344644A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラならびに固体撮像装置の製造方法
US7375004B2 (en) * 2006-03-10 2008-05-20 Micron Technology, Inc. Method of making an isolation trench and resulting isolation trench
US7968960B2 (en) * 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681567B (zh) * 2017-11-17 2020-01-01 台灣積體電路製造股份有限公司 半導體結構和半導體結構製造方法
US10658409B2 (en) 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same

Also Published As

Publication number Publication date
US8558340B2 (en) 2013-10-15
US9087757B2 (en) 2015-07-21
US20140030840A1 (en) 2014-01-30
CN102347339A (zh) 2012-02-08
JP2012028459A (ja) 2012-02-09
KR20120010126A (ko) 2012-02-02
US20120018617A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
TW201212218A (en) Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
TWI479648B (zh) 固態成像裝置及其製造方法及電子設備
US8963066B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels
KR101193366B1 (ko) 고체 촬상 소자 및 그 제조 방법
US8946841B2 (en) Solid-state imaging element and electronic device including a pixel separating section
JP2016136584A (ja) 固体撮像装置および固体撮像装置の製造方法
WO2015174296A1 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
JP2016187007A (ja) 固体撮像装置および固体撮像装置の製造方法
US20150008482A1 (en) Semiconductor device and manufacturing method thereof
JP2014225686A (ja) 裏面照射センサーの共注入システム
WO2010068249A1 (en) Trench isolation regions in image sensors
TW201225267A (en) Photodetector isolation in image sensors
WO2016006474A1 (ja) 固体撮像装置、製造方法、および電子機器
JP5407282B2 (ja) 固体撮像装置とその製造方法、及び電子機器
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
JP2009088447A (ja) 固体撮像素子およびその製造方法
JP2017054890A (ja) 固体撮像装置および固体撮像装置の製造方法
TW201607011A (zh) 固態攝像裝置及固態攝像裝置之製造方法
US9741758B2 (en) Methods of forming image sensors including deposited negative fixed charge layers on photoelectric conversion regions
JP2009111118A (ja) 裏面照射型固体撮像素子およびその製造方法
JP2006080476A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
TW202418572A (zh) 光檢測裝置、電子機器及光檢測裝置之製造方法
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器