TW201120881A - Split path sensing circuit - Google Patents

Description

201120881 六、發明說明： 【發明所屬之技術領域】 本發明大體而S係關於包括分離路徑感測放大器之分離 路徑感測電路及以電阻為基礎之記憶體電路。 【先前技術】 技術之進步已產生較小且較強大之個人計算器件。舉例 而言’當前存在多種攜帶型個人計算器件，包括無線計算 器件諸如，攜帶型無線電話、個人數位助理（pDA)及傳 呼器件，其體積小、重量輕且易於由使用者攜帶。更具體 言之’擴帶型無線電話（諸如，#巢式電話及網際網路協 定（ip)電話）可經由無線網路傳達語音及資料封包。此外， 許多該等無線電話包括併人於其巾之其他 例而言，無線電話亦可包括數位靜態㈣、數位視訊相 機、數位記錄器及音訊標案播放器…該等無線電話可 處理可執行指♦，可執行指令包括可用來存取網際網路之 軟體應用程式（諸如’ web劉覽器應用程式）。然而，該等 攜帶型計算器件之功率消耗可快速耗盡電池且有損使用者 之體驗。 & μ 1丁門炙較小的電路! :大小及操作電壓。特徵大小及操作電屋之減小在減少 率隸的同時亦增加對雜訊及對製程變化之敏感产。在 計使用感測放大器之記憶體器件時，對噪聲及製程變化 該增加之敏感度可能難以克服。 【發明内容】 149100.doc 201120881 ’ 揭示用於以電阻為基礎之記憶體之分離路徑感測放大 器。分離路徑感測放大器藉由基於資料單元之狀態使參考 電壓偏移來增加感測容限’並且對製程變化及電晶體失配 之敏感度有所降低。可調整一或多個電晶體特性以修改感 測放大益之第一 s賣取谷限及第二Ί買取容限中之至少·__者。 在一特定實施例中’揭示一種感測電路。該感測電路包 括：一包括一第一電阻性記憶體器件之第一路徑，及一包 括一參考電阻性§己憶體器件之第二路徑。該第一路徑搞接 至一包括一第一負載電晶體之第一分離路徑且搞接至一包 括一第二負載電晶體之第二分離路徑。該第二路徑輕接至 包括一第二負載電晶體之第三分離路徑且麵接至一包括 一第四負載電晶體之第四分離路徑。 另一特定實施例中，揭示一種包括一記憶體之裝置。該 s己憶體包括：一包括第一電阻性記憶體器件之第一記憶體 早凡’及-包括一第阻性記憶體器件之第三記憶體單 元。一第一位元線耦接至該第一記憶體單元且第二位元線 搞接至該第二記憶體單元。該第—位元㈣接至包括多個 負載電晶體之第一組分離路徑。該第二位元線耦接至第二 組分離路#。在讀取操作期間，該第—位元線在該第一電 阻性記憶體器件處於-第_邏輯狀態時具有—第—電壓值 且在該第_電阻性記憶體器件處於一第二邏輯狀態時具有 一第二電壓值。 在另-特定實施例中，揭示一種組態一感測放大器之方 法。該方法包括：引導電流通過-包括—第—電阻性記憶 149100.doc 201120881 體器件之第一路徑，及引導電流通過一包一 ^ 參考電阻性 記憶體器件之第二路徑。該第一路徑耦 _ 弟—分離路 徑且耦接至一第二分離路徑。該第一分離路徑包括一第一 負載電晶體且該第二分離路徑包括一第二負载電晶體。該 第二路徑耦接至一第三分離路徑且耦接至—第四分離： 徑》該第三分離路徑包括_第=負載雷a 币一貝戰黽日曰體且該第四分離 路徑包括一第四負載電晶體。 所揭示實施例中之至少-者提供之—特定優點為，盘習 知感測電路相，可藉由增加以電阻為基礎之記憶體的感 :容限來改良以電阻為基礎之記憶體之操作。增加之感測 容限可改良以電阻為基礎之記憶體在讀取操作期間對雜訊 或製程變化之容許度1良之感測容限亦 憶體器件良率。 U艮之。己 本發明之其他態樣、優點及特徵將在㈣包括以下章節 之完整申請案後變得顯而易見：[圖式簡單說q、[實施方 式]及[申請專利範圍]。 【實施方式】

參看圓1 ’描繪具有分離路徑感測放大器之感測電路之 特疋說明性實施例且將其大體上指定為⑽。感測電路_ 包括：包括第一電阻性記憶體器件1〇2之第—路徑18〇，及 包括第二參考電阻性記憶體器件104之第二路徑182。在一 特定實施例中，第-電阻性記憶體器件！02為-磁性穿隨 接面(MTJ)器件。類似土也’在一特定實施例中，參考電阻 性記憶體器件104可實施為儲存預定值之-MTJ器件或MTJ 149100.doc 201120881 器件之一組合。在圖丨中展示之特定實施例中，第一路徑 匕括第一行選擇器電晶體114及第一存取電晶體1〇6。 類似地，第二路徑182包括第二行選擇器電晶體及第二 存取電晶體108。第一存取電晶體1〇6及第二存取電晶體 108可為n通道金氧半導體（NM〇s)型電晶體。第一路徑wo 可為載運表示邏輯〇或邏輯丨值之讀取電流之資料路徑，且 第二路徑182為參考路徑》 在圖1中展不之特定實施例中，第一路徑18〇耦接至第一 分離路徑140及第二分離路徑142。第一分離路徑14〇包括 第一柑位電晶體124及第一負載電晶體15〇。第二分離路徑 142包括第二箝位電晶體126及第二負載電晶體154 ^第二 路仫182耦接至第二分離路徑144及第四分離路徑mg。第 一刀離路徑M4包括第三箝位電晶體n〇及第三負載電晶體 156。第四分離路徑146包括第四箝位電晶體I”及第四負 載電晶體152。 如圖1所示，第一負載電晶體15〇經由第一共同閘極偏壓 輕接至第四負載電晶體152。此外，第三負載電晶體156經 由第二共同閘極偏壓耦接至第二負載電晶體154。第二負 載電晶體154耗接至資料節點（Vdata)16〇，資料節點16〇又 搞接至第二箝位電晶體126。第四負載電晶體152輕接至參 考節點（Vref)162，參考節點162又耦接至第四箝位電晶體 128 °第二負載電晶體154之輸出161被提供為第二感測放 大益170之輸入。類似地，第四負載電晶體152之輸出μ] 被提供為第二感測放大器17〇之輸人。如所*，第二感測 149100.doc 201120881 放大器170分別接收來自負載電晶體154之輸出161及來自 負載電晶體152之輸出163。第二感測放大器ι7〇比較輸出 161與輸出163且提供所得感測放大器輸出172。因此，第 二感測放大器170對第二負載電晶體154及第四負載電晶體 152作出回應。在一特定實施例中’負載電晶體15〇、 152、154、156中之每一者係p通道金氧半導體（pM〇s)型 電晶體。 在操作期間’感測電路100以兩種主要狀態中之一者操 作：邏輯1狀態，其指示邏輯1值儲存於第一電阻性記憶體 器件102中；及邏輯〇狀態，其指示邏輯〇值儲存於第一電 阻性§己憶體器件1 02。舉例而言，當沿第一路徑】8〇之電流 1如13 118小於/〇第一路控182之電流11^£'120時，資料節點 (Vdata)160處的電壓大於參考節點（Vref)162處的電壓。在 此情形中，第二感測放大器17〇在其輸出172處提供指示邏 輯1狀態或邏輯南狀態之高值。或者，當沿第一路徑丨之 電流Idata 118較高（亦即，大於沿第二路徑182之電流Iref 120)時，資料節點（Vdata)16〇處的電壓低於參考節點 (Vref)162處的電壓。因為資料節點（Vdata)16〇處的電壓低 於參考節點（Vref)l62處的電壓，所以第二感測放大器17〇 之輸出172處所指示之邏輯狀態為邏輯〇狀態或邏輯低狀 癌。因此’第二感測放大器17〇偵測到之資料節點 (Vdata)160與參考節點（Vref)162之間的相對電壓提供對感 測電路100之感測輪出之指示。 應/主思’第一路徑18〇至第一分離路徑14〇及至第二分離 149100.doc 201120881 路徑14 2之耦接提供通過第二箝位電晶體i 2 6之分離電流值 路徑，第二箝位電晶體126耦接至資料節點（Vdata)l6〇。第 二負載電晶體154之輸出產生參考節點（vdata)16〇處的電 壓’該電壓被提供至第二感測放大器17〇之輸入。類似 地，第二路徑182耦接至第三分離路徑144及第四分離路徑 146。參考電流Iref 12〇影響第三分離路徑μ4及第四分離 路徑146上之電流，第三分離路徑144及第四分離路徑ι46 又耦接至箝位電晶體13〇、128。第四箝位電晶體i28將分 離電流提供至由第四負載電晶體152之輸出驅動的參考節 點（Vref)162。因此，增加資料節點（vdata)16〇與參考節點 (Vref)162之間的相對差’此對於感測放大器17〇提供偵測 邏輯〇或邏輯1狀態之較大感測容限。 在一特定貫施例中，第一路徑1 8 〇之第一電阻性記憶體 器件102之電阻值RcJata及第二路徑ι82之第二參考電阻性 δ己憶體器件104之電阻值係由基礎磁性記憶體器件決定。 詳言之，第一電阻性記憶體器件1〇2之Rdata值係由MTJ器 件之狀態決定。在第一狀態中，MTJ器件具有低電阻值， 且在第二狀態中，MTJ器件具有高電阻值。與之對比，第 二路徑182之電阻提供參考值，其中第二參考電阻性記憶 體器件104之電阻由電阻器叢集表示。因此，當與第一電 阻性s己憶體器件102相關聯之電阻值Rdata處於低值（低電 阻）時，沿第一路徑180流動之電流Idata 118相對於沿第二 路徑182流動之電流iref 12〇具有高值。因為電流Idata 118 具有高值’所以資料節點（Vdata)16〇處的相應電壓具有對 I49100.doc 201120881 應於Rdata之低電阻值之低值。因此，資料節點（Vdata)16〇 及參考節點（Vref) 162處之相對電壓對應於以電阻為基礎之 記憶體元件102及1()4之狀態。以此方式，感測電路1〇〇可 價測由以電阻為基礎之記憶體單元内磁矩的變化引起之電 阻值的變化。 除了增強之電流感測容限外，感測電路丨〇〇之說明性電 路设計亦提供減少之電晶體數目。舉例而言，藉由使用諸 如第一分離路徑140及第二分離路徑142以及第三分離路徑 144及第四分離路徑146之分離資料路徑，消除提供電流鏡 操作之額外電晶體之使用。因此，感測電路1〇〇在無額外 成本的情況下提供偵測以電阻為基礎之記憶體之資料讀取 操作之增加的感測容限，額外成本與由電流鏡射及鏡射電 路中的相應器件失配（歸因於隨減小之特徵大小增加的變 化）引起之額外電晶體之使用有關。作為另一實例，若在 電路100中使用習知電流鏡感測放大器，則設計需要額外 四個電晶體。因此，電路100以降低之成本及減少之電晶 體數目實現增加之感測容限。 此外’在一特定實施例中，具有電阻值Rdatai第一電 阻性5己憶體器件1 0 2可為諸如磁阻式隨機存取記恨體 (MRAM)之磁性穿隧接面（MTJ)元件的元件。或者，具有電 阻Rdata之第一電阻性記憶體器件1〇2可為自旋轉移力矩磁 阻式隨機存取記憶體（STT-MRAM)之MTJ元件。儘管已描 述MRAM實施例及STT-MRAM實施例之MTJ器件，但應理 解’感測電路100可使用其他類型之以電阻為基礎之記慎 149100.doc •10· 201120881 執仃z it體$件之群體之統計分析可使得設計師能夠解 ^主在會隨技術縮放而增加之製程變化（尤其在感測放大 二中）在特定說明性實施例巾，第一讀取容限為邏輯〇 * #限且用來偵測邏輯G狀態且第二讀取容限為邏輯1 讀取容限且用來價測邏輯1狀態。在-特定實施例中’信 唬：限Δν對應於以下兩者中較小的一者：邏輯【狀態下資 料衰P J; (Vdata)160處的電壓與參考節點（乂叫162處的電壓 之門的差（Δν,)，或邏輯〇狀態下參考節點_叫2處的電 壓與資料節點（Vdata)處的電壓之間的差（Λν。）。藉由平衡 群體之第-讀取容限及第二讀取容限W，可改良信 遽谷限Δν。藉由故肖於〇β 良&諕各限Δν ’可改良記憶體器件良 率。 在特疋實施例中，可調整負載電晶體之特性以修改第 一讀取容限Δν。或第二讀取容限w。舉例而t，可調整 第二負載電晶體154及第三負載電晶體156之相以修改第 一讀取容限Δν❶及第二讀取容限w中之一或多者。第二 負載電晶體154及第三負載電晶體156之可調整之特定特性 為電晶體寬度。或去， 〆 -另外，可基於特定設計調整負載 電晶體之其他特性。在一特定說明性實施例中，第二負載 電晶體154之寬度可大於第三負載電晶體156之寬度。以此 方式’可更好地平衡第1取容限Δν。及第二讀取容限 △V丨。舉例而言，若第—嗜 右弟讀取容限Δν0具有比第二讀取容 限W低之電壓差’則藉由調整第二負載電晶體154及第三 149100.doc 201120881 負載電晶體156之特性，可相應地調整並平衡第一讀取容 限⑺與第二讀取容限AV|之間的差。因此，可獲得感測 電路100之較大總信號容限Δν。此外，儘管僅展示單一感 測電路1 0 〇，{曰廣搜站 —r 應理解，可在記憶體器件陣列内找到複數

個感測電路，且螫個#格_ A 星個屺隐體态件可整合於半導體晶粒中以 在半導體封裝器件中使用。在一特定實施例中，圖】中說 明之感測電路100可合併至較大器件中，較大器件諸如選 自由機上益器件、音樂播放器 '視訊播放器、娛樂單元、 導航器件、通信器件、個人數位助理（PDA)、固定位置資 料單元及電腦組成之群的器件，感測電路整合於該器件 中。該等器件中之每一者將包括電腦可讀記憶體，其中該 記憶體包括如圖1中所說明之感測電路100。 參看圖2 ’料包括具有以電阻為基礎之記憶體單元及 分離路徑感測放大器之記憶體之裝置的特定說明性實施例 且將其大體上指定為200。為易於解釋，將裝置說明為包 括感測放大器部分及記憶體單元部分，其中將共同偏壓之 箝位電晶體展示為經輕接’且其中將共同偏壓之存取電晶 體展示為經搞接。記憶體包括搞接至第二代表性記憶體單 元2!3之第-代表性記憶體單元211。儘管記憶體包括 複數個記憶體單元’但為易於解釋’展示第一記憶體單元 211及第二記憶體單元213。每一記憶體單元(包括第一記 憶體單元2U及第二記憶體單元213)包括諸如磁性穿隨接 面（MTJ)器件之電阻性記憶體器件。如圖2中所說明，各別 記憶體單元211、213内之每一MTJ器件係由具有電阻狀態 149100.doc 201120881 或值之電阻器表示。第-記憶體單元211包括第一位元線 且第一记憶體單兀213包括第二位元線29〇。第一位元 線_輕接至第一記憶體單元2ιι。第一位元線28〇亦搞接 第、，且刀離路徑’諸如所說明之分離路徑240、242。如 所說月，第—組分離路徑24〇、242耦接至複數個負載電晶 體舉例而吕，第一組分離路徑240、242耦接至各別負載 體250及254。第二位元線29〇輕接至第三記憶體單元 士所示，第一位元線290亦搞接至第二組分離路徑， 諸如所說明之分離路徑241及243。第二組分離路徑以卜 243耦接至各別負載電晶體251及255。 在圮憶體讀取操作期間，當記憶體單元21丨内之器 件具有第一邏輯狀態時，第一位元線28〇具有第一電流 值。當記憶體單元211内之而器件具有第二邏輯狀態 時’第一位元線280具有第二電流值。舉例而言，當mtj $件處於低電阻狀態時’第—位元線彻可具有第一電流 值，且當MTJ器件處於高電阻狀態時，位元線28〇可具有 同電流值。在一特定實施例中，第一邏輯狀態為邏輯〇狀 態且第二邏輯狀態為邏輯丨狀態。以此方式，如圖2、中所說 明，記憶體200内之感測電路可偵測記憶體單元21丨内之 MTJ器件之電阻變化。 在一特定實施例中，第一記憶體單元2丨丨進一步包括第 一仃選擇器電晶體214及第一存取電晶體2〇6。第一組箝位 電晶體224、226耦接至第一組分離路徑24〇、242。如圖2 所不，負載電晶體250耦接至負載電晶體252以具有共同閘 149100.doc •13· 201120881 極偏壓。此外，負載電晶體256耦接至負載電晶體254以具 有共同閘極偏壓。負載電晶體254耦接至資料節點 (Vdata)260，資料節點（Vdata)260又耦接至箝位電晶體 226。 負載電晶體252耦接至參考節點（vref)262，參考節點 (Vref)262又耦接至箝位電晶體228。負載電晶體254之輸出 271被提供為第二感測放大器270之輸入。類似地，負載電 晶體252之輸出273被提供為第二感測放大器270之輸入。 如所示’第二感測放大器270分別接收來自負載電晶體254 之輸出271及來自負載電晶體252之輸出273。第二感測放 大器270比較輸出271與輸出273且提供所得感測放大器輸 出272。因此，代表性記憶體單元211之第二感測放大器 270對負載電晶體254及負載電晶體252作出回應》在一特 定實施例中’負載電晶體250、252、254、256中之每一者 係PMOS型電晶體。 在一特定實施例中’第二記憶體單元213進一步包括第 二行選擇器電晶體21 5及第二存取電晶體207。第二組符位 電晶體225、227耦接至第二組分離路徑241、243。如圖2 所示，負載電晶體25 1耦接至負載電晶體253以具有共同閘 極偏壓。此外’負載電晶體257耦接至負載電晶體255以具 有共同閘極偏壓。負載電晶體255耦接至參考節點 (Vdata)261 ’參考節點（Vdata)261又耦接至箝位電晶體 227。 負載電晶體253耦接至參考節點（vref)263，參考節點 (Vref)263又耦接至箝位電晶體229。負載電晶體255之輪出 265被提供為第二感測放大器279之輸入。類似地，負载電 149100.doc -14· 201120881 晶體253之輸出267被提供為第二感測放大器279之輸入。 如所示，第二感測放大器279分別接收來自負載電晶體255 之輸出265及來自負載電晶體253之輸出267。第二感測放 大器279比較輸出265與輸出267且提供所得感測放大器輸 出275。因此，代表性記憶體單元213之第二感測放大器 279對負載電晶體255及負載電晶體253作出回應。在一特 定實施例中，負載電晶體251、253、255、257中之每一者 係PMOS型電晶體。 在操作期間，記憶體單元211以兩種狀態（邏輯1狀態及 邏輯〇狀態）中之一者操作。類似地’記憶體單元213以兩 種狀態（邏輯1狀態及邏輯〇狀態）中之一者操作。舉例而 言，當沿第一位元線280之電流Idata 21 8小於沿第二路徑 282之電流iref 220時’資料節點（vdata)26〇處的電壓大於 參考節點（Vref)262處的電壓。此情形中，感測放大器270 在其輸出272處提供指示邏輯i狀態或邏輯高狀態之高值。 或者’當沿第一位元線280之電流Idata 218較高（亦即，大 於在第二路徑282上發送之電流iref 220)時，資料節點 (Vdata)260處的電壓小於參考節點（Vref)262處的電壓。因 為資料節點（Vdata)260處的電壓低於參考節點（Vref)262處 的電壓，所以感測放大器27〇之輸出272處所指示之邏輯狀 態為邏輯〇狀態或邏輯低狀態。因此，第二感測放大器27〇 偵測到之資料節點（Vdata)260與參考節點（Vref)262之間的 相對電壓提供對代表性記憶體單元m之感測輸出之指 示〇 149100.doc •15· 201120881 當沿第二位元線290之電流Idata 219小於沿第三路徑283 之電流Iref 221時’資料節點（Vdata)261處之電壓大於來考 節點（Vref)263處之電壓且感測放大器279在其輸出275處提 供指示邏輯1狀態或邏輯高狀態之高值。或者，當沿第一 位元線290之電流Idata 219較高（亦即，大於沿第三路巧 283之電流Iref 221)時，資料節點（Vdata)26l處的電壓小於 參考節點（Vref)263處的電壓。因為資料節點（Vdata)261處 的電壓低於參考節點（Vref)263處的電壓，所以第二感測放 大器279之輸出275處所指示之邏輯狀態為邏輯〇狀態或邏 輯低狀態。因此，第二感測放大器279偵測到之資料節點 (Vdata)261與參考節點（Vref)263之間的相對電壓提供對記 憶體單元213之感測輸出之指示。 在一特定實施例中，可調整負載電晶體之特性以修改參 考節點處之電壓值。舉例而言，可調整記憶體單元2丨丨之 負載電晶體250、252、254、256之特性以修改資料節點 (Vdata)260及參考節點（Vref)262處之電壓。負載電晶體 250、252、254、256之特性之特定實例為電晶體寬度。或 者，可基於特定設計調整負載電晶體之其他特性。此外， 應理解，可在記憶體器件陣列内找到複數個記憶體單元， 且整個記憶體器件可整合於半導體晶粒中以在半導體封裝 器件中使用。 參看圖3，描繪組態以電阻為基礎之記憶體電路中之感 測放大器的方法之料實施例之隸®且將其大體上指定 為300。在一特定實施例中，方法3〇〇包括在302處引導電 149100.doc 201120881 括第—電阻性記憶體器件之第-路徑及引導電流 :二括參考電阻性記憶體器件之第二路徑。第一路徑輕 -負徑及第二分離路徑。第—分離路徑包括第 :載電曰曰體且第二分離路徑包括第二負載電晶體。第二 二楚接至第三分離路徑及第四分離路徑。第三分離路徑 …三負載電晶體且第四分離路徑包括第 體。 ％日曰 舉例而言，可設定圖eRdata值且施加信號以在感測電 路100處執行讀取操作。第一路徑可為^之第—資料路徑 180。且第：路徑可為圖i之參考路徑182。第—電阻性記： 體益件可為圖1之第-電阻性記憶體器件1G2且第二電阻性 記憶體器件可為圖i之參考電阻性記憶體器件1〇4。 方法300可進一步在3〇4處量測第一電阻性記憶體器件之 第-讀取容限n阻性記憶體料之第—讀取容限可 為邏輯0讀取容限。該方法可進—步包括在施處量測第— 電阻記憶體器件之第二讀取容限。舉例而t，第二讀取容 限可為邏輯1讀取容限。 如308處所示，方法300亦可包括藉由調整第一負載電晶 體、第二負載電晶體、第三負載電晶體及第四負載電晶體 中之至少一者之特性來平衡第一讀取容限及第二讀取容 限。舉例而言，可將圖丨之第二負載電晶體154之特性（諸 如電晶體寬度）與相應特性（諸如圖！之第四負載電晶體152 之電晶體寬度）相比加以調整。或者，可調整第一負载電 曰曰體150及第二負載電晶體156之特性，使得可平衡第_ ★賣 149100.doc •17· 201120881 取容限及第二讀取容限。在-特定實施例中，第—電阻性 記憶體器件及參考電阻性記憶體器件包括磁性穿隧接 (MTJ)器件。 舉例而言，可由工程師使用模擬工具執行方法·以執 行記憶體器件之群體之統計分析，以便改良感測放大器之 感測容限。在另一實例中’彳由執行儲存於電腦可讀有形 媒體中之指令的處理器執行方法3〇〇’其中該等指令包括 可由處理器執行以引導電流通過包括第—電阻性記憶體器 件之第-路徑及引導電流通過包括參考電阻性記憶體器件 之第二路徑的指令。第一路徑耦接至第一分離路徑及第二 为離路徑且包括第一負載電晶體。第二分離路徑包括第二 負載電晶ft。第=路徑鶴接至第三分離路經及第四分離路 徑。第二分離路徑包括第三負載電晶體且第四分離路徑包 括第四負載電晶體。 因此，已描述組態感測放大器且自電阻性記憶體器件讀 取資料之方法之特定實施例。該方法有利地包括引導電流 通過分離路徑以增加感測放大器之感測容限。此外，可調 整感測電路内某些元件之特性以平衡邏輯丨讀取容限對邏 輯0讀取容限。 參看圖4，說明感測容限對電晶體大小之圖，其中針對 感測電路100内元件之各種器件大小展示第一感測容限 (△VG)及第二感測容限（Δν|)之感測容限結果之特定實例。 圖4中’如使用轉角模擬所判定，感測電路1 〇〇具有不平衡 的讀取容限。舉例而言，當第一箝位電晶體丨24及第一負 149I00.doc -18 - 201120881 載電晶體150之電晶體寬度為1微米時，△VfO.iM IV且 △Vi=0.016V。當第一箝位電晶體124及第一負載電晶體150 之電晶體寬度為2微米時，△VfO.MV且ΔνρΟ.ίΗ]、。當 第一箝位電晶體124及第一負載電晶體150之電晶體寬度為 3微米時，△v0=〇.22V且 Δν丨= 〇.〇94V。 參看圖5 ’說明感測容限對電晶體大小之圖，其中說明 由對電路之負載電晶體中之一或多者的特性之調整引起之 所得平衡感測容限之特定實施例。舉例而言，當第三箝位 電晶體130及第三負載電晶體156之電晶體寬度為1微米 時’圖4中展示之不平衡的△VqsO.owv、△v1=〇.〇16V與平 衡感測容限（=〇_〇3〇V)形成對照。當第三箝位電晶體13〇及 第二負載電晶體156之電晶體寬度為2微米時，圖4令展示 之不平衡的ΔνρΟ.Μν、Δν丨=0.043V與平衡感測容限 (=0.1 06V)形成對照。當第三箝位電晶體13〇及第三負載電 晶體156之電晶體寬度為3微米時，圖4中展示之不平衡的 Δν〇-0,22V、與平衡感測容限（=0179v)形成對 照。因此，圖5中，平衡感測容限高於不平衡的第一感測 谷限及第一感測谷限（AVo及J中之最低者’藉此提供感 測電路100之較高程度的讀取電路效用。舉例而言，當第 二柑位電晶體130及第三負載電晶體156之電晶體寬度為2 微米時’儘管第一感測容限Δν。為〇14，但第二感測容限 △V!僅為0.043。在某些設計或應用+，小於〇 〇5之感測容 限可此低於容許度臨限值。與之對比，2微米處之為 的平衡感測容限（可藉由將第三負載電晶體156之寬度減小 149100.doc •19· 201120881 至1.87微米來達成）將高於設計容許度臨限值，且因此平衡 感測容限電路將符合該等容許度規範。平衡感測容限指示 在偵測儲存於以電阻為基礎之記憶體元件中之邏輯值時以 電阻為基礎之記憶體對雜訊或製程變化之容許度。藉由改 良感測放大器容限，可改良記憶體器件良率。 參看圖6，描繪如本文中所描述之包括以電阻為基礎之 記憶體電路（其包括分離路徑感測放大器）之電子器件（諸如 無線電話）的特定說明性實施例之方塊圖且將其大體上指 疋為600。器件600包括諸如數位信號處理器（DSP)610之處 理器，處理器耦接至記憶體632且亦耦接至包括分離路徑 感測放大器之以電阻為基礎之記憶體電路664。在一說明 性貫例中，包括分離路徑感測放大器之以電阻為基礎之記 憶體電路664包括圖1中描繪之感測電路丨〇〇、圖2中描繪之 裝置200或其任何組合。在一特定實施例中，包括分離路 徑感測放大器之以電阻為基礎之記憶體電路664包括自旋 轉移力矩磁阻式隨機存取記憶體（S7T_MRAM)記憶體器 件。 圖6亦展示耦接至數位信號處理器61〇及顯示器628的顯 示控制器626 »編碼器/解碼器（c〇dec)634亦可耦接至數 位信號處理器610。揚聲器6%及麥克風638可耦接至 CODEC 634。 圖ό亦指示無線控制器64〇可耦接至數位信號處理器6 j 〇 及無線天線642。在一特定實施例中，dsp 610、顯示控制 器626、記憶體632、CODEC 034、無線控制器040及包括 149100.doc -20- 201120881 分離路徑感測放大器之以電阻為基礎之記憶體電路664包 括於封裝内系統或晶載系統622中。在一特定實施例中， 輸入器件630及電源供應器644耦接至晶载系統622。此 外’在一特定實施例中，如圖6中說明，顯示器628、輸入 器件630、揚聲器636、麥克風638、無線天線642及電源供 應器644位於晶載系統622外部。然而，以上器件中每一者 可耦接至晶載系統622之組件（諸如介面或控制器）。 可將先前揭示之器件及功能性設計且組態於儲存於電腦 可讀媒體上之電腦檔案（例如RTL、GDSn、GERBER等） 中。可提供一些或所有該等檔案至基於該等檔案來製造器 件之製造處置器。所得產品包括半導體晶圓，半導體晶圓 接著可被切割成半導體晶粒且封裝於半導體晶片中。接著 在如上所述之器件令使用該等晶片。圖7描繪電子器件製 程之特定說明性實施例7〇〇。 在製程700中（諸如在研究電腦7〇6處）接收實體器件資訊 心實體器件資訊7G2可包括表示包括分離路徑感測放大 器之以電阻為基礎之記憶體電路（諸如圖i之感測電路 _、圖2之裝置扇或其任何组合）之至少一實體性質的設 計資訊。舉例而言’實體器件資訊7〇2可包括經由耗接至 研究電腦鳩之使用者介面綱鍵入之實體參數、材料特性 及結構資訊。研究電腦鳩包括輕接至電腦可讀媒體（諸如 記憶體7H))的處理請8(諸如—或多個處理核外 7i〇可儲存電腦可讀指令，該等指令可執行以使處理器谓 轉換實體器件資訊7〇2以符合檔案格式且產生程式庫檔案 149I00.doc -21. 201120881 712。 在一特定實施例中，程式庫檔案712包括至少一資料檔 :X至夕—資料檔案包括經轉換之設計資訊》舉例而 。程式庫槽案712可包括半導體器件（其包括_】之感測 〇圖2之裝置200或其任何組合）之程式庫，該程式 庫被提供以與電子設計自動化（EDA)工具72G結合使用。 可在包括輕接至記憶體718之處理器716(諸如一或多個 處理核心）之設計電腦714中將程式庫檔案712與舰工具 720’、’。σ使用。EDA工具72〇可作為處理器可執行指令儲存 於。己It體71 8中以使得設計電腦714之使用者能夠設計程式 庫檔案m之包括以電阻為基礎之記憶體電路(其包括分離 路控感測放大器）（諸如圖丄之感測電路1〇〇、圖2之裝置_ 或其任何組合）之電路。舉例而言，設計電腦714之使用者 可經由麵接至設計電腦714之使用者介面724鍵入電路設計 資訊722。電路設計資訊722可包括表示半導體器件（諸如 圖1之感測電路100、圖2之裝置200或其任何組合）之至少 -實體性質的設計資訊。為進行說明，電路設計性質可包 括1路設計中特定電路之識別及與其他元件之關係、定 位資訊、特徵大小資訊、互連資訊或表示半導體器件之實 體性質之其他資訊。舉例而言，處理器716可執行圖3之方 法300以判定參數，諸如：圖1之負載電晶體15〇、152、 154、156之電晶體寬度；圖2之負載電晶體25〇、252、 254、256、251、253、255、257之電晶體寬度；或其任何 組合。 14910O.doc 22- 201120881 設計電腦m可經組態以轉換設計資訊（包括電路設計資 訊722)以使其符合檔案格式。為進行說明，檀案形式可包 括以階層式格式表示平面幾何形狀、文字標示及關於電路 佈局之其他資訊之資料庫二進位樓案格式，諸如圖形資料 系統（GDSII)檔案格式。除了其他電路或資tfl外，設計電 腦7M可經組態以產生包括經轉換之設計資訊之資料檔 案，諸如包括描述圖i之感測電路1〇〇、圖2之裝置2〇〇或其 任何組合之資訊的GDSII檔m為進行說明，資料槽案 可包括對應於晶載系統（咖)之資訊，該晶載系統包括圖6 之電子器件6GG之SQC或封裝H统622且亦包括s〇c内之 額外電子電路及組件。 可在製程728處接收GDSII檔案726以根據如犯槽案726 中之經轉換之資訊製造圖丨之感測電路1〇〇、圖2之裝置 200、圖6之包括以電阻為基礎之記憶體 路徑感測放大器)之電子器件。舉例而言，器(二= 括提供GDSII檔案726至遮罩製造者73〇以產生一或多個遮 罩，諸如用於光微影處理之遮罩’說明為代表性遮罩 732。可在製程期間使用遮罩732產生一或多個晶圓乃4， 可對其進行測試且分離為晶粒，諸如代表性晶粒736。晶 粒736包括電路，該電路包括圖！之感測電路1〇〇、圖2之裝 置200、圖6之電子器件或其任何組合。 可將晶粒736提供至封装過程738，在封裝過程738中將 晶粒736併入於代表性封裝74〇中。舉例而言，封裝74〇可 包括單個晶粒736或多個晶粒，諸如封裝内系統（sip)配 149100.doc •23· 201120881 置。封裝740可經組態以符合一或多種標準或規範，諸如 電子工程設計發展聯合協會（JEDEC)標準。 可將與封裝740有關之資訊散佈給各種產品設計師（諸如 經由儲存於電腦746中之組件程式庫）。電腦746可包括耦 接至記憶體750之處理器748(諸如一或多個處理核心）。印 刷電路板（PCB)工具可作為處理器可執行指令儲存於記憶 體750中，以處理經由使用者介面744自電腦746之使用者 接收到之PCB設計資訊742。PCB設計資訊742可包括電路 板上之已封裝半導體器件之實體定位資訊，已封裝半導體 器件對應於包括圖1之感測電路100、圖2之裝置200或其任 何組合之封裝740。 電腦746可經組態以轉換PCB設計資訊742以便產生資料 檔案，諸如GERBER檔案752，其具有包括電路板上之已 封裝半導體器件之實體定位資訊以及電連接件（諸如跡線 及通孔）之佈局之資料，其中已封裝半導體器件對應於包 括將在圖1之感測電路100、圖2之裝置200或其任何組合中 使用之器件組件的封裝740。在其他實施例中，由經轉換 之PCB設計資訊產生之資料檔案可具有不同於GERBER格 式的格式》 可在板裝配過程754處接收GERBER檔案752且使用 GERBER檔案752產生根據儲存於GERBER檔案752内之設 計資訊而製造之PCB，諸如代表性PCB 756。舉例而言， 可將GERBER檔案752上載至一或多個機器以用於執行PCB 生產過程之各種步驟。PCB 75 6可填有包括封裝740之電子 149100.doc -24- 201120881 組件以形成所表示之印刷電路裝配件(pcA)758。 製程76〇處接收PCA 758且將其整合於_或多個 盗（諸如第—代表性電子器件7 6 2及第二代表性電子 器件764)。作為—切nn 八衣f生電子 為說明性的非限制性實例，第一代表 子器件762、第-#主代衣性電 吊一代表性電子器件764或兩者可選自 二曰樂播放益、視訊播放器、娛樂單元、導航器件、通 ^件_人數位助理（pDA)、固定位置資料單元及電腦 為另說明性定非限制性實例，電子器件762及 中之或夕者可為：遠端單元（諸如行動電話）、手持型 個人通ί5系統⑽）單元、攜帶型資料單元（諸如個人資料 助）八備全球定位系統（GPS)功能之器件、導航器件、 固定位置資料單元（諸如儀錄讀取設備），或儲存或榻取資 Μ電腦指令，任何其他器件’或其任何組合。儘管^ 中之或夕者可能說明根據本發明之教示之遠端單 70 ’但本發明不限於此等例示性所說明單元。本發明之實 施例可適當地在包括主動積體電路（包括記憶體及晶載電 路）之任何器件中用於測試及特性化。 因此如-兒明性方法3 00所描述，可製造、處理圖i之感 測電路100、圖2之裝置200、圖6之電子器件6〇〇之s〇c或 封裝内系、、、充622(其包括具有分離路徑感測放大器之以電阻 為基礎之記憶體電路）或其任何組合且將其併入於電子器 件中。關於圖1至7所揭示之實施例之一或多個態樣可包括 於各種處理階段中，諸如程式庫檔案712、GDSII檔案726 及GERBER檔案752内’以及儲存於研究電腦7〇6之記憶體 149100.doc •25· 201120881 710、設計電腦714之記憶體718、電腦746之記憶體750、 在各種階段（諸如板裝配過程754)中使用之一或多個其他電 腦或處理器（未圖示）之記憶體中，且亦併入於一或多個其 他實體實施例（諸如遮罩732、晶粒736、封裝74〇、pca 758、諸如原型電路或器件（未圖示）之其他產品或其任何組 合）中。儘管描繪由實體器件設計產生最終產品之各種代 表生h奴，但在其他實施例中可使用較少階段或可包括其 他階段。類似地，可由單一實體或由執行過程7〇〇之各種 階段之一或多個實體執行過程7〇〇。 熟習此項技術者應進一步瞭解，結合本文中所揭示之實 施例而描述之各種說明性邏輯區塊、組態、模組、電路及 演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。 上文大體在功能性方面描述各種說明性組件、區塊、組 態、模組、電路及步驟。該功能性實施為硬體或是軟體視 特定應用及強加於整個系統之設計約束而定。熟習此項技 術者可針對m應』以不同方式實施所福述之功能 性’但該等實施決策不應被解釋為會引起偏離本發明之矿: 缚0 厂〜只…丨^叩佃述之方法或演算法之 驟可直接體現於硬體中、由處理器執行之軟體模&中， 兩者之組合t。軟體模組可駐留於有形儲存媒體中1 隨機存取記憶體（RAM)、快閃記憶體、唯讀記憶 (ROM)、可程序化唯讀記憶體（pR〇M / °心 / 』抹除可程序 唯讀記憶體（EPROM)、電可抹除可 示了私序化唯讀記憶 149100.doc -26 - 201120881 ^eeprom) m隨機存取記憶體（MRAM)、相 :子取記憶體d戈自旋轉移力矩磁阻式隨機存取記 憶體（STT顿細）、暫存器、硬碟、抽取式磁碟、緊密光 碟唯讀記憶體（cd_rom)或此項技術中已知的任何其他形 式之儲存媒體。有形儲存媒體可耗接至處理器，使得處理 器可自儲存媒體讀取資訊且將資訊寫入至儲存媒體。在替 代例中’儲存媒體可整合至處理器。處理器及儲存媒體可 駐留於特殊應用積體電路（ASIC)中。ASICT駐留於計算器 件或使用者終端機中。在替代例中，處理器及儲存媒體可 作為離散組件駐留於計算器件或使用者終端機中。 处提供所揭示之實施例之先前描述以使得熟習此項技術者 月匕夠製造或使用所揭示之實施例。熟習此項技術者將容易 顯而易見對此等實施例之各種修改’且可在不偏離本發明 之範疇之情況下將本文中所定義之原理應用於其他實施 例々。因此，本發明不意欲限於本文中所展示之實施例，而 應符合可能與如以下申請專利範圍定義之原理及新穎特徵 一致的最廣範疇。 【圖式簡單說明】 圖1為包括分離路徑感測放大器之以電阻為基礎之記憶 體的特定說明性實施例之電路圖； 圖2為包括具有以電阻為基礎之記憶體單元及分離路徑 感測放大器之記憶體的裝置之特定說明性實施例之電路 圆， 圖3為組態以電阻為基礎之記憶體電路中之分離路徑感 149100.doc •27- 201120881 測放大器的方法之特定實施例之流程圖； 圖4為感測容限對電晶體大小之圖，其中針對圖1中福繪 之感測電路内之元件之各種器件大小展示第一感測容限及 第二感測容限之感測容限實驗結果之特定實施例； 圖5為感測容限對電晶體大小之圖，其中說明具有平衡 感測容限之感測電路之特定實施例，平衡感測容限係由對 圖1中描繪之電路之負載電晶體中之一或多者之特性的調 整引起； 圖ό為包括具有分離路徑感測放大器之以電阻為基礎之 記憶體電路的無線器件之特定說明性實施例之方塊圖；及 圖7為製造包括以電阻為基礎之記憶體電路（其包括分離 路徑感測放大器）之電子器件的製程之特定說明性實施例 之資料流程圖。 【主要元件符號說明】 100 具有分離路徑感測放大器之感測電路 102 第一電阻性記憶體器件 104 第二參考電阻性記憶體器件 106 第一存取電晶體 108 第二存取電晶體 114 第一行選擇器電晶體 116 第二行選擇器電晶體 118 電流 120 電流 124 第一箝位電晶體 149100.doc -28- 201120881 126 第二箝位電晶體 128 第四箝位電晶體 130 第三箝位電晶體 140 第一分離路徑 142 第二分離路徑 144 第三分離路徑 146 第四分離路徑 150 負載電晶體 152 負載電晶體 154 負載電晶體 156 負載電晶體 160 資料節點 161 第二負載電晶體之輸出 162 參考節點 163 第四負載電晶體之輸出 170 第二感測放大器 180 第一路徑 182 第二路徑 200 具有以電阻為基礎之記憶體早元及分離路徑感 測放大器之記憶體的裝置 206 第一存取電晶體 207 第二存取電晶體 211 記憶體單元 213 記憶體單元 149100.doc -29- 201120881 214 第一行選擇器電晶體 215 第二行選擇器電晶體 218 電流 219 電流 220 電流 221 電流 224 箝位電晶體 225 箝位電晶體 226 箝位電晶體 227 箝位電晶體 228 箝位電晶體 229 箝位電晶體 240 分離路徑 241 分離路徑 242 分離路徑 243 分離路徑 250 負載電晶體 251 負載電晶體 252 負載電晶體 253 負載電晶體 254 負載電晶體 255 負載電晶體 256 負載電晶體 257 負載電晶體 149100.doc -30- 201120881 260 資料節點 261 參考節點 262 參考節點 263 參考節點 265 負載電晶體之輸出 267 負載電晶體之輸出 270 第二感測放大器 271 負載電晶體之輸出 272 感測放大器輸出 273 負載電晶體之輸出 275 感測放大器輸出 279 感測放大器 280 第一位元線 282 第二路徑 283 第三路徑 290 第二位元線 600 包括具有分離路徑感測放大器之以電阻為基礎 之記憶體電路的電子器件 610 數位信號處理器 622 封裝内系統/晶載系統 626 顯示控制器 628 顯示器 630 輸入器件 632 記憶體 149100.doc -31 - 201120881 634 編碼器/解碼器 636 揚聲器 638 麥克風 640 無線控制器 642 無線天線 644 電源供應器 664 包括分離路徑感測放大器之以電阻為基礎之記 憶體電路 700 電子器件製程 702 實體器件資訊 704 使用者介面 706 研究電腦 708 處理器 710 記憶體 712 程式庫檔案 714 設計電腦 716 處理器 718 記憶體 720 電子設計自動化（EDA)工具 722 電路設計資訊 724 使用者介面 726 GDSII 檔案 728 製程 730 遮罩製造者 149100.doc •32· 201120881 732 遮罩 734 晶圓 736 晶粒 738 封裝過程 740 封裝 742 印刷電路板（PCB)設計資訊 744 使用者介面 746 電腦 748 處理器 750 . 記憶體 752 GERBER 檔案 754 板裝配過程 756 印刷電路板 758 印刷電路裝配件 760 產品製程 762 電子器件 764 電子器件

Idata 電流

Iref 電流

Rdata 電阻值

Vdata 參考節點

Vref 參考節點 AV〇 第一感測容限 ΔΥ, 第二感測容限 149100.doc -33-

Claims (1)

1. 201120881 七、申請專利範圍： 1. 一種感測電路，其包含： 一包含一第一電阻性記憶體器件之第一路徑； 一包含一參考電阻性記憶體器件之第二路徑； ' 其中該第一路徑耦接至一包含一第一負載電晶體之第 • 一分離路徑且耦接至一包含一第二負載電晶體之第二分 離路徑；且 其中該第二路徑耦接至一包含一第三負載電晶體之第 三分離路徑且耦接至一包含一第四負載電晶體之第四分 離路徑。 2. 如請求項1之感測電路，其中該第一路徑為一資料路徑 且該第二路徑為一參考路徑。 3. 如請求項1之感測電路，其中該第一分離路徑包含一第 一箝位電晶體且該第二分離路徑包含一第二箝位電晶 體。 4. 如請求項3之感測電路，其中該第三分離路徑包含一第 三箝位電晶體且該第四分離路徑包含一第四箝位電晶 體。 • 5.如請求項1之感測電路，其中該第一負載電晶體耦接至 該第四負載電晶體且其中該第二負載電晶體耦接至該第 三負載電晶體。 6.如請求項1之感測電路，其中該第一負載電晶體、該第 二負載電晶體、該第三負載電晶體及該第四負載電晶體 均為PMOS型電晶體。 149I00.doc 201120881 7·如請求項1之感測電路，其進一步包含一感測放大器， 該感測放大器對該第二負載電晶體及該第四負載電晶體 作出回應。 8.如請求項7之感測電路，其中該感測放大器比較該第二 負載電晶體之—輸出與該第四負載電晶體之一輸出。 9·如請求項1之感測電路，其中該第一路徑包含一第一行 選擇電晶體且該第二路徑包含一第二行選擇電晶體。 1 〇·如請求項1之感測電路，其中該第一電阻性記憶體器件 為一磁阻式隨機存取記憶體（MRAM)之一元件。 11.如凊求項丨之感測電路，其中該第一電阻性記憶體器件 為一自旋轉移力矩磁阻式隨機存取記憶體（stt_mram) 之一磁性穿隧接面（MTJ)元件。 1 2.如請求項1之感測電路，其中該第一路徑包含一第一存 取電晶體且該第二路徑包含一第二存取電晶體。 13. 如請求項丨之感測電路，其中該第二負載電晶體及該第 二負载電晶體之一特性經調整以修改一第一讀取容限及 一第二讀取容限中之至少一者。 14. 如請求項13之感測電路，其中該第二負載電晶體及該第 三負载電晶體之該特性為一電晶體寬度。 15. 如請求項13之感測電路，其中該第一讀取容限為一邏輯 〇讀取容限且該第二讀取容限為一邏輯1讀取容限。 16 ·如請求項14之感測電路’其中該第二負載電晶體之一寬 度大於該第三負載電晶體之一寬度。 17.如請求項1之感測電路，其整合於至少一半導體晶粒 149100.doc -2 - 201120881 中。 月长項1之感測電路，其進一步包含一選自由一機上 ^ 音樂播放器、一視訊播放器、一娛樂單元、一導 航二件、一通信器件、一個人數位助理（pDA)、一固定 位置資料單元及一電腦組成之群的器件，該感測電路整 合於該器件中。 19. 一種裝置，其包含： 一記憶體，該記憶體包含： 包含一第一電阻性記憶體器件之第一記憶體單 元； 一包含一第二電阻性記憶體器件之第二記憶體單 元； 一耦接至該第-記憶體單元之第—位元線； 一搞接至該第二記憶體單元之第二位元線； 其中該第4立兀線耦接至包含負載電晶體之第-組 分離路徑； 其中该第二位元線叙垃5匆· 天祸接至第二組分離路徑；且 其中在一讀取操竹pq 乍，月間’該第一位元線在該第一電 阻性5己憶體器件具有—坌 第一邏軏狀態時具有一第一電 流值且在該第一電阻 丨王。己隐體盗件具有一第二邏輯狀 態時具有一第二電流值。 20.如請求項19之裝置，发士 μ μ 〃中5玄專負載電晶體中之至少一者 之一特性可被調整以修 文遠第一電壓值及該第二電壓 值。 149100.doc 201120881 月求項20之裝置，其中該特性為一電晶體寬度。 22. 如請求項21之裝置，其中該第一邏輯狀態為一邏輯〇狀 態且該第二邏輯狀態為一邏輯1狀態。 23. 士。月求項19之裝置’其整合於至少一半導體晶粒中。 24. 如叫求項19之裝置，其進—步包含一選自由一機上盒、 -音樂播放器、一視訊播放器、一娛樂單元、一導航器 件、一通信器件、一個人數位助理（pDA)、一固定位置 貪料早兀及一電腦組成之群的器件，該記憶體整合於該 器件中。 、以 25. —種組態一感測放大器之方法，該方法包含： 引導電流通過-包含一第一電阻性記憶體器件之第— 路徑； 引導電流通過一包含一 路徑； 參考電阻性記憶體器件之第二 具中該笫一路徑耦接 刀雕叫！ 揭接土 _ 二分離路徑’該第一分離路徑包含一第一負載電晶體 該第二分離路徑包含一第二負載電晶體；且 其中該第二路㈣接至—第三分離路徑且耦接至一 四分離路徑’該第三分離路徑包含一第三負載電晶體· 該第四分離路徑包含一第四負載電晶體。 26·如請求項25之方法，其進—步包含： 之—第一讀取容限； 之—第二讀取容限；及 該第二負載電晶體、該 量測該第一電阻性記憶體器件 量測該第一電阻性記憶體器件 藉由調整該第一負載電晶體、 l49J00.doc •4- 201120881 第二負載電晶體及該第四負載電晶體中之至少一 特性來平衡該第一讀取容限與該第二讀取容者之一 27. 如請求項26之方法，其中該特性為—電晶體寬声。 28. 如請求項26之方法，其中該第1取容限為二 取容限且該第二讀取容限為一邏輯i讀取容限。 - 29=求項25之方法’其中該第-電阻性記憶體器件及今 參考電阻性記憶體器件令之每一 以 (MTJ)器件。 每者包含一磁性穿暖接面 30. —種裝置，其包含： 一記憶體，該記憶體包含： 用於引導電流通過一包含—第 之第-路徑的構件; 電阻I己憶體器件 用於引導電流通過一包含— 之第二路徑的構件； 參考電阻性記憶體器件 U第⑬㈣接至—第—分離路徑 第二分離路徑，哕帛“ a 柄接至 體且該第二分離路勺一1 包含一第—負載電晶 复 路徑包έ 一第二負載電晶體；且 第 Λ第—路徑耦接至一第三分離路徑且耗接至一 第四分離路徑，4 β 设主 體且該第四分離2三分離路徑包含一第三負載電晶 31·如請求項30之裝^包含—第四負載電晶體。 32.如請求項30之裝，其整合於至少-半導體晶粒中。 一音樂播放器二其進-步包含-選自由-機上盒、 件、-通信器件一硯訊播放器、一娛樂單元、一導航器 個人數位助理（pda)、一固定位置 149100.doc 201120881 資料單元及一電腦組成之 取之群的器件，該記憶體整合於該 器件中。 33. 34. 35. 一種方法，其包含： 一第一步驟’其用於弓丨導電流通過-包含-第-電阻 性記憶體器件之第一路經； 一第二步驟’其用於引暮 Ή等電流通過一包含一參考電阻 性記憶體器件之第二路徑； 其中該第一路徑耦接至—笛 饮王 第一分離路徑且耦接至一第 一分離路徑，該第一分離路^ 吩仫包3一第一負载電晶體且 該第二分離路徑包含一第__ us乐一負載電晶體；且 其中該第二路徑耦接至— 第二分離路徑且耦接至一第 四分離路徑，該第三分離路彳 ^ ^ _ ^ 心"匕3 一第二負載電晶體且 舌亥第四分離路徑包含一第 牙w員載電晶體。 如請求項33之方法，盆中哕笙 ^ 一 第—步驟及該第二步驟係由 -正口於一電子器件中之處理器執行。 一種電腦可讀有形媒體，其 丹储存可由一處理器執行之指 7 ，3亥專指令包含可由該處# g / 指令. 理窃執行以完成以下操作之 引導電流通過一包含一楚—^ —電阻性記憶體器件第 路徑； 卞I弟 引導電流通過一包含一參考齋 哼電阻性記憶體器件之第一 路徑； |卞 < 弟一 其中該第一路徑耦接至一筮—\ 一 为離路徑且輕接至一第 二分離路徑，該第一分離路徑包 乐 3一第一負載電晶體且 149IOO.doc 201120881 該第二分離路徑包含一第二負載電晶體；且 其中β亥第一路徑麵接至—第三分離路徑且輕接至一第 四分離路徑，該第三分離路徑包含—第三負載電晶體且 該第四分離路徑包含—第四負載電晶體。 36. 37. 38. 如請求項35之電腦可讀有形媒體，其中該處理器整合於 -選自由-機上盒、-音樂播放器、—視訊播放器、一 娛樂單元、-導航器件、—通信器件、一個人數位助理 (PDA)、-固定位置資料單元及—電腦組成之群的 中。 一種方法，其包含： 接收表示一半導體器件之至少-實體性質之設計資 訊’該半導體器件包含： 一包含一第一電阻性記憶體器件之第-路徑； 一包含-參考電阻性記憶體器件之第二路徑； 其中該第：路徑輕接至-第-分離路經且搞接至一 第-分離路控，該第—分離路徑包含一第—負載電晶 體且該第二分離路徑包含一第_ 3 乐一負载電晶體；且 其中該第二路徑麵接至一第三分離路徑且_一 第四分離路徑，該第三分離路獲包含一第三負載電晶 體且該第四分離路徑包含一第四負载電晶體； 轉換該設計資訊以符合一檔案格式；及 產生一包含該經轉換之設計資訊的資料檔案。 :請求項37之方法’其中該資料棺案包含_〇刪格 式0 149100.doc 201120881 39. 40. 41. 一種方法，其包含： 接收一包含對應於一半導體器件之設計資訊的資料檔 案；及 根據該設計資訊製造該半導體器件，其中該半導體器 件包含： —包含一第一電阻性記憶體器件之第一路徑； 一包含一參考電阻性記憶體器件之第二路徑； /、中瀛第路技耦接至一第一分離路徑且耦接至一 第—分離路控，該第—分離路經包含一第一負載電晶 體且該第二分離路徑包含一第二負載電晶體；且 其中該第二路徑耦接至—第三分離路徑且耦接至一 第四分離路徑，該第三分離路徑包含一第三負載電晶 體且該第四分離路徑包含一第四負載電晶體。 士 β求項39之方法，其中該資料檔案具有一 GDSn格 式0 一種方法，其包含： 接收包含一電路板上之一已封裝半導體器件之實體定 位資訊的設計資訊，該已封裝半導體器件包含一半導體 記憶體，該半導體記憶體包含： 一包含一第一電阻性記憶體器件之第一路徑； 一包含一參考電阻性記憶體器件之第二路徑； 其中該第一路徑耦接至一第_分離路徑且耦接至一 第二分離路徑，該第一分離路徑包含一第一負載電晶 體且該第二分離路徑包含一第二負載電晶體；且 149100.doc 201120881 其中該第二路徑耦接至一第三分離路徑且耦接至一 第四分離路徑，該第三分離路徑包含一第三負載電晶 體且該第四分離路徑包含一第四負載電晶體；及 轉換該設計資訊以產生一資料檔案。 42.如請求項41之方法，其中該資料檔案具有一 gerber格 式。 4 3. —種方法，其包含： 接收一包含設計資訊之資料檔案，該設計資訊包含一 電路板上之一已封裝半導體器件之實體定位資訊；及 根據該設計資訊製造該電路板，該電路板經組態以收 納該已封裝半導體器件，其中該已封裝半導體器件包含 一結構’該結構包含·· 一包含一第—電阻性記憶體器件之第一路徑； 一包含一參考電阻性記憶體器件之第二路徑； 其中°亥第路杈耦接至一第一分離路徑且耦接至一 第一刀離路拴，該第一分離路徑包含一第一負載電晶 體且該第二分離路徑包含一第二負載電晶體；且 其中°亥第—路奴麵接至一第三分離路徑且搞接至- 第四分離路徑，兮筮_ 。亥第二分離路禋包含一第三負載電晶 體且該第四分離跋证—人 雕路偟包含一第四負載電晶體。 44.如請求項43之方法，甘士 μ次u 其中β亥貝料檔案具有一 GERBER格 式。 45.如請求項43之方法， 選自由一機上盒、-> 其進一步包含將該電路板整合於一 音樂播放器、一視訊播放器、一娛 149100.doc 201120881 樂單元、一導航器件、一通信器件、一個人數位助理 (PDA)、一固定位置資料單元及一電腦組成之群的器件 中〇 149100.doc •10-