TW201120230A - Film forming apparatus - Google Patents

Film forming apparatus Download PDF

Info

Publication number
TW201120230A
TW201120230A TW099123540A TW99123540A TW201120230A TW 201120230 A TW201120230 A TW 201120230A TW 099123540 A TW099123540 A TW 099123540A TW 99123540 A TW99123540 A TW 99123540A TW 201120230 A TW201120230 A TW 201120230A
Authority
TW
Taiwan
Prior art keywords
film
target
film forming
substrate
processed
Prior art date
Application number
TW099123540A
Other languages
English (en)
Other versions
TWI386508B (zh
Inventor
Shuji Kodaira
Tomoyuki Yoshihama
Koukichi Kamada
Kazumasa Horita
Junichi Hamaguchi
Shigeo Nakanishi
Satoru Toyoda
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201120230A publication Critical patent/TW201120230A/zh
Application granted granted Critical
Publication of TWI386508B publication Critical patent/TWI386508B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405Magnetron sputtering
    • H01J37/3408Planar magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/3447Collimators, shutters, apertures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201120230 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種用以於被處理體之表面形成被覆膜之 成膜裝置,特別是關於一種採用作為薄膜形成方法之一種 之濺鍍法之成膜裝置。 本案係基於2_年7月17曰在曰本申請之曰本專利特願 2009-1 69335號並主張優先權,且將其内容引用於此。 【先前技術】 先前,例如於製作半導體元件之成膜步驟中,使用採用 濺鍍法之成膜裝置(以下,稱為「濺鍍裝置」)。於此種用 途之濺鍵裝置中’伴隨著近年來之配線圖案之微細化,強 烈要求可遍及應處理之基板之整個表面,對如深度與寬度 之比超過3之高縱橫比之微細孔及溝槽被覆性佳地成膜, 即提南覆蓋率。 通常之濺鍍裝置中,作為用以使濺鍍粒子自靶材飛出之 第-階段,對配置於導入有氬氣之真空腔室内之乾材施加 負電壓(以下稱為點火)。藉此,減鍍氣體(例如氯氣)離子 化並碰撞靶材,藉由該碰撞,濺鍍粒子自靶材表面飛出。 例如,自包含Cu等配線薄臈材料之耙材,Cu原子作為賤 鍛粒子飛出並附著於基板上而成為薄膜。作為成膜對象之 基板係與靶材隔開特定間隔而對向配置於真空腔室内。 又,於DC(Direct Current,直流電)磁控方式之賤錄裝置 >中,藉由設置於靶材背面之磁場產生機構(例如永久磁鐵 等)而於靶材表面形成磁場。.而且,對靶材施加負電壓, 149696.doc 201120230 藉此濺鑛氣體離子碰撞靶材表面,將乾材原子及二次電子 才里出。藉由使S亥一次電子於形成在乾材表面之磁場申繞 轉’而使濺鍵氣體(氬氣等惰性氣體)與二次電子之離子化 碰撞之頻度增大’提而電漿密度而使薄膜形成成為可能 (例如參照專利文獻1)。 [先行技術文獻] [專利文獻] [專利文獻1]曰本專利特開2008-47661號公報 【發明内容】 [發明所欲解決之問題] 申請人發現,於對微細孔及溝槽之成膜中,在剛對靶材 施加負電位後之電漿尚未穩定之階段中的成膜過程對產生 朝微細孔及溝槽之側壁之凝聚造成較大影響。可認為該凝 聚之原因在於電漿穩定之前之由濺鍍粒子所形成之初期階 段的膜質。由於初期階段之膜質存在不良,故對電漿穩定 後之成膜造成影響,其結果導致膜質不良。 於配線圖案微細化之前,成膜之膜厚較厚,因此於點火 時成膜之成膜量較小,不會成為問題。然而,近年來由於 配線圖案微細化,而對於所要求之膜厚,無法忽視著火時 (點火時)所形成之膜厚。 本發明係鑒於以上方面,其課題在於提供一種可不受點 火時沈積之濺鍍粒子之影響,對形成於基板上之高縱橫比 之各微細孔及溝槽進行被覆性良好之成膜之成膜裝置。 [解決問題之技術手段] 149696.doc 201120230 本發明之-態樣之⑽裝置係使㈣鍍法於被處理體之 ^形成被覆膜之成膜裝置,其包含:腔室,其收納以彼 1’::方式配置之上述被處理體與作為上述被覆膜之母 乾材;排氣機構,其對上述腔室内進行減磨 生機構’其於上述把材之濺鑛面前方產生磁場·直流電 源’其對上述乾材施加負直流電壓;氣體導入機構,並向 上:腔室内導入減鍍氣體;及於上述靶材 漿成為穩定狀態之前,防止_上 上述被處理體之機構。 〜 撐:述機構亦可為配置於上述被處理體與上述乾材之間之 沿可為使上述被處理體於…材下* /σ耆水千方向移動之輸送裝置。 門二機構亦可為能夠於上述被處理體與上述乾材之 間形成電%之格子狀之電極。 :,上述機構亦可為於上述被處理體與上述乾材之間形 產生機構。 ^綠開上述被處理體之磁場的磁場 [發明之效果] 根據本發明之—能 成被覆膜之成膜μΓΓ 於被處理體之表面形 體直至電m \ 含防止賤鍛粒子入射至被處理 所成膜之於冷/穩疋狀態為止之機構,藉此可不受點火時 各微細孔及溝二二響,對形成於基板上之高縱橫比之 屏%進仃被覆性良好之成膜。 m 149696.doc 201120230 於採用配置於被處理體與靶材之間之擋閘作為上述機構 之情形時’擋閘阻斷濺鍍粒子,因此可不受點火時之濺鍍 粒子之影響而成膜。 【實施方式】 (第1實施形態) 以下,參照圖式對本發明之第丨實施形態之成膜裝置加 以說明。如圖1所示,成膜裝置丨為]^^磁控濺鍍方式者, 且包含可形成真空環境之真空腔室2。於真空腔室2之頂部 安裝有陰極單元C。再者,以下’將真空腔室2之頂部側作 為「上」,將其底部側作為「下」進行說明。 陰極單元C包含靶材3,該靶材3安裝於固持器5上。進 而,陰極單元C包含於靶材3之濺鍍面(下表面)33前方產生 通道狀之磁場之磁場產生機構4。靶材3係根據欲形成於所 要處理之基板W(被處理體)上之薄膜之組成而適當選擇之 材料製成,例如為Cu、Ti、AWTat。輕材3係與所要處 理之基板W之形狀對應,利用周知之方法以滅鑛面^之面 積大於基板W之表面積之方式製作成特定形狀(例如平面視 為圓开/) X t材3電性連接於具有周知之構造之電源 (濺鍍電源)9,且予以施加特定之負電位。 磁場產生機構4配置於乾材3之錢鍍㈣之相反側之面 (上表面)。磁場產生機構4包含與無材3平行地配置之磁輛 4珏、與以使乾材3側之極性彼此不同之方式配置於磁㈣ 之下表面之磁鐵朴、4c。再者’磁鐵扑、4c之形狀或個 數自放電之穩定性或乾材之使用效率之提高等觀點而 J49696.doc 201120230 έ,乃根據欲形成於乾材3之前方之磁場而予以適當選 擇。例如可使用薄片狀或棒狀之磁鐵,或亦可將其等適當 組合使用。進而,磁場產生機構4亦可構成為於靶材3之背 面側進行往復運動或旋轉運動。 於真空腔室2之底部,與靶材3對向而配置有平台1〇,該 平台10可定位保持基板W。又,於真空腔室2之侧壁連接 有導入复氣等濺鍍氣體之氣體管U,其另一端經由未圖示 之質量流量控制器而連通於氣體源。進而,於真空腔室 2 ’連接有通往包含渦輪分子泵或旋轉泵等之真空排氣機 構12(排氣機構)之排氣管12a。 於真空腔室2之底壁中,氣畲地插通有旋轉軸2〇,於其 前端部分安裝有擋閘21。旋轉軸20可藉由未圖示之馬達等 之動力而旋轉。 擋閘21配置於基板W與屏蔽板22之間。藉由使旋轉軸2〇 旋轉’自靶材3側觀察,可由擋閘21完全覆蓋基板w,且 自乾材3側觀察,亦可使基板w完全露出。 其次’對使用上述成膜裝置1之成膜加以說明。 首先,使真空排氣機構12作動,將真空腔室2内真空抽 吸至特定真空度(例如,1〇·5 Pa左右之壓力)為止。繼而, 真空腔室2内之壓力達到特定值之後,將基板|放置於平 台上,並將檔閘21配置於基板w之上方。以特定之流量 向真空腔室2内導入氬氣等(濺鍍氣體),並自dc電源9對乾 材3施加特定之負電位(導通電力)而於真空腔室2内形成電 漿環境。於此情形時,利用由磁場產生機構4產生之磁 [S] I49696.doc 〇 201120230 場,於濺鍍面3a前方捕捉電離之電子及由濺鍍產生之二次 電子,於濺鍍面3 a前方之電漿成為高密度。 電漿中之氬離子碰撞濺鍍面3a而對濺鍍面3a進行濺鍍, 激鍍原子或濺鑛離子(濺鑛粒子)自滅鑛面3a向基板w飛 散。於該階段中’擋閘21配置於基板W之正上方,因此減 鍵粒子僅附著於擋閘2 1上而不到達基板w。 濺鍍初期階段結束而電漿穩定之階段中,藉由使旋轉軸 20旋轉’而擔閘21自基板W之正上方移動,將基板w對於 靶材3露出。藉此’濺鍍粒子到達基板w,開始成膜。 特別是於Cu靶材之情形時,可進行自我保持放電。因 此,亦可於導入濺鍍氣體所引起之著火後,停止導入濺鍍 氣體,等待至電漿維持穩定,之後打開擋閘2丨,於基板w 上開始成膜。 如上所述,藉由利用擋閘21阻斷濺鍍初期階段之濺鍍粒 子’而使得《不穩定時之_粒子不會到達基板w。因 此,可對㈣於基板上之高縱橫比之各微細孔及溝槽進行 被覆性良好之成膜。 圖8A及圖8B中表示成膜之高縱橫比之微細孔之模式剖 面圖。於此圖巾’ Η為高縱橫比之微細孔,L為成膜之薄 膜。成膜處理之基板W係於Si晶圓表面形成氧化石夕膜(絕緣 膜)1後’#由在該氧切財對高縱橫比之微細孔Η進行 圖案化而獲得。 圖8Α係未阻斷點火時之成膜之情形時之微細孔Η的模式 剖面圖,圖_斷點火時之成膜之情形時之微細孔Η的 149696.doc 201120230 模式剖面圖。 圖从中’可知微細孔Η之上部之膜厚以與下部之膜厚 t2a不均-。另一方面’圖犯中,可知藉由阻斷點火時之 成膜,而微細孔Η之上部之膜厚Ub與下部之膜厚⑶大致 支句— 〇 又,若將圖8A之開口部直# da與圖8B之開口部直徑此 進行比較’則可知圖8B中確保更大之直徑此。進而,若將 圖8A之微細孔Η底部之膜厚t3a與圖8B之膜厚Ub進行比 較’則可知圖8B中轉保充分之膜厚t3b,底部覆蓋得以改 善。 進而,可知與圖8A相比,圖8B中附著於側壁之膜之凹 凸(形態)得以改善。 (第2實施形態) 對使用分割擋閘之本發明之第2實施形態加以說明。本 貫施形態中’亦與第1實施形態同樣地使用用以阻斷點火 時之濺鍍粒子之擋閘》本實施形態係關於擋閘機構,使用 分割擋閘23代替第1實施形態之擋閘21,除此以外,具有 與第1實施形態相同之構成。圖2A及圖2B係包含分割擋閘 23之成膜裝置la之概略圖。 成膜裝置1 a係於’靶材3與基板W之間,包含可於中央部 分割成2個之平面視為圓形之分割擋閘23。分割擋閘23係 於分割前,如圖2 A所示,對於基板W具有足以阻斷自靶材 3飛出之濺鍍粒子之大小。 分割.擋閘23構成為可於分割後以繪製弧形之方式進行擺 m I49696.doc -10· 201120230 動,如圖2B所示,可於點火後以對於靶材3露出基板界之 方式進行開閉。 分割擋閘23於打開時,置於沿著真空腔室2之側壁之位 置,因此空間效率較佳。 藉由此種構成,而本實施形態之成膜裝置la可不受於點 火時成膜之濺鍍粒子之影響,對於形成在基板贾上之高縱 橫比之各微細孔及溝槽,進行被覆性良好之成膜。 (第3實施形態) 對使用可動擋閘之本發明之第3實施形態加以說明。本 實施形態中,亦與第丨實施形態同樣地使用用以阻斷點火 時之濺鍍粒子之擋閘。本實施形態係關於擋閘機構,使用 可動擋閘24代替第1實施形態之擋閘2丨,除此以外,具有 與第1實施形態相同之構成。圖3A及圖3B係包含可動擋閘 24之成膜裝置lb之概略圖。 該成膜裝置lb之特徵在於,於靶材3與基板…之間可移 動地設置可動擋閘24。 可動擋閘24係平面視為矩形之板狀,其一邊經由鉸鏈部 26而與可動軸25連結。可動軸。氣密地插通於腔室2之底 壁中,且藉由未圖示之動力機構而構成為可上下移動。 圖3A係可動軸25.位於最下部之情料之圖,制未圖示 之導引。P ’將可動㈣24向基板歡正上方引導,使基板 W成為對於乾材未露出之狀態。圖3B係可動軸25位於最上 部之情形時之圖,可動擋閘24係以沿著腔室2a之側壁之方 式以叙鏈26為中心進行旋動。藉此,基板w對於乾材3 I49696.doc •11 · 201120230 露出,濺鍍粒子到達基板w。 (第4實施形態) 對使用可时台】〇a(輸送裝置)之本發明之第4實施形態 加以說明。圖4A及圖4B係包含可動平台1〇&之成膜裝置^ 之概略圖。 態 可動平台⑽配置於真空腔請之底部,且與第!實施形 同樣地可;t位保持基板可動平台1()3係藉由未圖示 又’可使可動平台 之動力機構而於水平方向上移動自如 l〇a移動至如圖4A所示般基板w相對於乾材3未露出之位 置、及如圖4B所示般基板w相對於靶材3露出之位置。 其次,對使用上述構成之成膜裝置卜之成膜加以說明 首先於可動平台l〇a上放置基板w。此時,將基板W置 於相對於輕材3未露出之位置。、繼而,自%電源對乾❸ 施加特定之負電位(導通電力)而於真空腔室2内形成電聚環 境。 電聚中之氬離子碰撞濺鍵面以而對魏面進行滅鑛, 賤敍原子或濺鑛離子(賤鑛粒子)自濺鍍面3a向基板W飛 散。於該階段中’基板…配置於相對於乾材3未露出之位 置’因此錢鑛粒子不到達基板w。 滅鑛初期階段結束而電漿穩定之階段中,使可動平台 1〇a移動。保持於可動平台i〇a上之基板w移動至真空腔室 2b之平面視中心部為止,則基板w對於靶材3露出。藉 此,濺鍍粒子到達基板w,開始成膜。 如上所述’賤鏟初期階段中,將基板做置於相對於把 [S1 149696.doc 12. 201120230 材3未露出之位置,藉此電漿不穩定時之藏鑛粒子不到達 基板W。因此,可對形成於基板w上之高縱橫比之各微細 孔及溝槽進行被覆性良好之成膜。 (第5實施形態) 對使用連續平台l〇b(輸送裝置)之本發明之第5實施形態 加以說明。本實施形態中,與第4實施形態同樣地於點火 時(濺鍍初期階段)’將基板W配置於相對於靶材3未露出之 位置。本實施形態係關於輸送裝置,使用連續平台l〇b代 替第4實施形態之可動平台1〇a,除此以外,具有與第1實 施形態相同之構成。圖5係包含連續平台1 〇b之成膜裝置J d 之概略圖。 連續平台1 Ob為連結有複數個平台之構成,且配置於真 空腔室2c之底部。連續平台i〇b係如帶式輸送機般於真空 腔室2c内自如循環移動。於構成連續平台1 〇b之各平台上 分別載置有基板W。其中,於最前面之平台上載置有虛設 基板W d。 對使用上述成膜裝置1 d之成膜加以說明。 首先,於連續平台10b之各平台上放置基板w。於最前 面之平台上載置虛設基板Wd。自DC電源對靶材3施加特定 之負電位(導通電力)而於真空腔室2内形成電漿環境。 電漿中之氬離子碰撞濺鍍面3 a而對濺鍍面3 a進行濺鍍, 濺鍍原子或濺鍍離子(濺鍍粒子)自濺鍍面3a向基板w飛 散。於該階段中,對於虛設基板wd沈積濺鍍粒子而成 膜。 149696.doc •13· 201120230 濺鍍初期階段結束,電漿穩定之階段中,使連續平台 1 Ob移動,藉此相對於基板W,自穩定狀態之電漿沈積濺 鍍粒子而成膜。對基板w結束成膜之後,連續平台i〇b移 動。因繼續濺鍍,故自最初起自藉由穩定狀態之電漿所濺 鍍之濺鍍面3a飛散之濺鍍粒子入射至下一個基板w。 藉由使用該成膜裝置Id進行成膜,可連續成膜於複數片 基板W上。 (第6實施形態) 對使用網狀電極(格子狀之電極)之本發明之第6實施形 態加以說明。本實施形態中,於阻斷點火時之濺鍍粒子 時,使用可形成電磁場之電極。本實施形態係使用網狀電 極3 0代替第2實施形態之分割擋閘23,除此以外,具有與 第2實施形態相同之構成。圖6A及圖6B係包含網狀電極30 之成膜裝置le之概略圖。 成膜裝置le係於靶材3與基板w之間包含網狀電極3〇,
網狀電極30係利用適當之方法固定於真空腔室2a内。圖6B 中表示肩狀電極3 〇之平面圖。網狀電極3 〇係包含平面視為 圓形之框體31與導線32,於框體31内格子狀地固定有導線 32。使用之導線32越細越好,以免妨礙濺鍍粒子之通過。 又’網狀電極30係與未圖示之電源連接,藉由自該電源施 加電壓,可形成電磁場。 上述構成之成膜裝置16係藉由在點火時,利用網狀電極 3 0於網狀電極3〇之周圍形成電磁場,而可阻斷點火時之成 膜時之錢鍍粒子及帶電粒子。 [S1 149696.doc •14- 201120230 用於本貫知开^態之成膜裝置〖e之網狀電極3 〇無需使 用特別形狀之真空腔室,因此亦容易導入至既有之成膜裝 置中。 (第7實施形態) 對使用線圈(磁場產生機構)之本發明之第7實施形態加 、說月圖7係包含第1線圈40及第2線圈45之成膜裝置if 之概略圖。此處’為便於說明,磁力線1^於圖7中係使用 箭頭來表示,但並不限定磁場之方向。可為N—s之方向, 亦可為S—N之方向。 成膜裝置If中,以包圍真空腔室2a之方式於周圍設置有 第1線圈40及第2線圈45。 第1線圈40及第2線圈45分別具有於上下方向存在特定間 隔而設置於真空腔室2之外側壁之環狀的線圈支持體41、 46,且於該線圈支持體41、46上,在連結靶材3及基板w 之中心間之垂直軸之周圍分別捲繞有導線42、47。又,各 線圈40、45具備可對各線圈4〇、45進行通電之未圖示之電 源裝置。 此處,線圈之個數、導線15之直徑或卷數例如係根據靶 材3之尺寸、靶材3與基板w之間之距離、電源裝置之額定 電流值或欲產生之磁場之強度(高斯)而適當設定。 電源裝置係包含可任意變更第i線圏4〇及第2線圈45中之 電流值及電流方向之控制電路(未圖示)的周知之構造者。 本實施形態中,對第i線圈40施加負電流值,以產生朝向 下之垂直磁場。另一方面,對第2線圈45施加正之電流 149696.doc -15- 201120230 值’以產生朝向上之垂直磁場。如上所述’藉由使第2線 圈45之電流值相對於第丨線圈4〇而反向,而如圖7所示,磁 力線之方向不相對於基板w垂直,而朝向真空腔室h之側 壁。 上述成膜裝置If中,於點火時,對第i線圈40施加負電 流,並且對第2線圈45施加正之電流,而於基板w與靶材3 之間形成使濺鍍粒子之執道離開基板貿之磁場,藉此可阻 斷點火時之濺鍍粒子及帶電粒子(第i線圈4〇及第2線圈45 之施加電流之方向亦可相反)。 又,用於本實施形態之成膜裝置1£之線圈4〇、45無需特 另J形狀之真空腔至,因此亦容易導入至現存之成膜裝置 中。 [產業上之可利用性] 根據本發明,可提供一種可不受點火時沈積之濺鍍粒子 之影響,對形成在基板上之高縱橫比之各微細孔及溝槽進 行被覆性良好之成膜。 【圖式簡單說明】 圖1係對設置有擋閘之成膜裝置之構造進行說明之模式 剖面圖。 圖2 A係對設置有分割擋閘之成膜裝置之構造進行說明之 模式剖面圖。 圖2B係對設置有分割擋閘之成膜裝置之構造進行說明之 才莫式剖面圖。 圖3A係對設置有可動擂閘之成獏裝置之構造進行說明之 [S1: I49696.doc •16· 201120230 模式剖面圖。 明之 明之 明之 圖3B係對設置有可動擋閘之成膜裝置之構造 模式剖面圖。 說 圖4A係對設置有可動平a π』勒十口之成膜裝置之構造進 模式剖面圖。 5 圖4Β係對設置有可動平台之成膜裝置之構造進行說 模式剖面圖。 明之 *圖5係對設置有連續平台之成膜裝置之構造進行說 模式剖面圖。 極之成膜裝置之構造進行說明之 圖6Α係對設置有網狀電 模式剖面圖。 圖6Β係模式性地表示網狀電極之平面圖。 圖7係對設置有磁場產生線圈之成膜裝置之構造進 明之模式剖面圖。 6 圖8Α係成膜之高縱橫比之微細孔及溝槽之模式剖面圖。 圖8Β係成膜之尚縱橫比之微細孔及溝槽之模式剖面圖。 【主要元件符號說明】 1 、 la 、 lb 、 lc 、 Id 、 le 、 If 成膜裝置 2 、 2a 、 2b 、 2c 真空腔室 3 靶材 3a 濺鍍面 4 磁場產生機構 4a 磁輕 4b ' 4c 磁鐵 149696.doc -17- 201120230 5 固持器 9 DC電源(濺鍍電源) 10 平台 10a 可動平台 10b 連續平台 11 氣體管 12 真空排氣機構 12a 排氣管 20 旋轉軸 21 擋閘 22 屏蔽板 23 分割擋閘 24 可動擋閘 25 可動軸 26 鉸鏈部 30 網狀電極 31 框體 32 導線 40 第1線圈 41 線圈支持體 42 導線 45 第2線圈 46 線圈支持體 47 導線 [si 149696.doc -18- 201120230 c 陰極單元. w 基板(被處理體) Wd 虛设基板 M 磁力線 L 薄膜 H 微細孔 da、db 直徑 tla、t2a、t3a、tlb、t2b、t3b 膜厚 149696.doc -19-

Claims (1)

  1. 201120230 七、申請專利範圍: 種成膜展置,其特徵在於:其係使用藏鍵法於被處理 體之表面形成被覆膜者,其包含: ^至’其收納以彼此對向之方式配置之上述被處理體 與作為上述被覆膜之母材之靶材; 排氣機構,其對上述腔室内進行減壓; .琢產生機才 冓’其於上述靶材之濺鍍面前方產生磁 場; 直流電源,其對上述靶材施加負直流電壓; 軋體導入機構,其向上述腔室内導入濺鍍氣體;及 於上,材與上述被處理體之間產生之電㈣為穩定 狀心之則’防止賤鍍粒子人射至上述被處理體之機構。 2mw之成„置’其中上述機構係配置於上述被 處理體與上述靶材之間之擋開。 3·如請求項1之成職置’其中上述機構係、使上述被處理 體於上述乾材下方沿著水平方向移動之輸送裝置。 4.如μ求項1之成膜裝置,其中上述機構係、可於上述被處 理體與上述乾材之間形成電場之格子狀之電極。 如請求们之成膜裝置,纟中上述機構係於上㈣處理 體與上述乾材之間形成使上述減鑛粒子之軌道離開上述 被處理體之磁場之磁場產生機構。 149696.doc
TW099123540A 2009-07-17 2010-07-16 成膜裝置 TWI386508B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009169335 2009-07-17

Publications (2)

Publication Number Publication Date
TW201120230A true TW201120230A (en) 2011-06-16
TWI386508B TWI386508B (zh) 2013-02-21

Family

ID=43449441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123540A TWI386508B (zh) 2009-07-17 2010-07-16 成膜裝置

Country Status (6)

Country Link
US (2) US20120111722A1 (zh)
JP (1) JP5427889B2 (zh)
KR (1) KR101406341B1 (zh)
CN (1) CN102471875A (zh)
TW (1) TWI386508B (zh)
WO (1) WO2011007832A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885521B2 (ja) 2012-02-01 2016-03-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR102141130B1 (ko) * 2013-08-29 2020-08-04 가부시키가이샤 알박 반응성 스퍼터 장치
KR102454433B1 (ko) * 2015-05-28 2022-10-17 삼성디스플레이 주식회사 성막 장치 및 이의 세정 방법
CN108588659A (zh) * 2018-05-04 2018-09-28 京磁材料科技股份有限公司 高效低耗的镀膜设备
WO2019216003A1 (ja) * 2018-05-11 2019-11-14 株式会社アルバック スパッタリング方法
WO2020031572A1 (ja) * 2018-08-10 2020-02-13 株式会社アルバック スパッタリング装置
US11345991B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and machine of manufacture
CN110747441A (zh) * 2019-11-21 2020-02-04 上海大学 一种靶材成膜装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170011A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 半導体装置用部材の製造方法
JPH02310364A (ja) * 1989-05-24 1990-12-26 Hitachi Ltd スパツタリング装置
JPH03111563A (ja) * 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置
JPH05148632A (ja) * 1991-11-22 1993-06-15 Mitsubishi Electric Corp 薄膜形成装置
JPH10158821A (ja) * 1996-11-27 1998-06-16 Tdk Corp 有機el発光素子の製造装置および方法
JP2976965B2 (ja) * 1998-04-02 1999-11-10 日新電機株式会社 成膜方法及び成膜装置
JP4360716B2 (ja) * 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JP3586197B2 (ja) * 2000-03-23 2004-11-10 シャープ株式会社 薄膜形成用プラズマ成膜装置
JP4703828B2 (ja) * 2000-09-07 2011-06-15 株式会社アルバック スパッタリング装置及び薄膜製造方法
JP2005187830A (ja) * 2003-12-24 2005-07-14 Cyg Gijutsu Kenkyusho Kk スパッタ装置
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
WO2008114718A1 (ja) * 2007-03-16 2008-09-25 National University Corporation Tohoku University マグネトロンスパッタ装置

Also Published As

Publication number Publication date
JPWO2011007832A1 (ja) 2012-12-27
KR20120018376A (ko) 2012-03-02
CN102471875A (zh) 2012-05-23
JP5427889B2 (ja) 2014-02-26
US20120111722A1 (en) 2012-05-10
TWI386508B (zh) 2013-02-21
US20140048413A1 (en) 2014-02-20
KR101406341B1 (ko) 2014-06-27
WO2011007832A1 (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
TW201120230A (en) Film forming apparatus
JP5373905B2 (ja) 成膜装置及び成膜方法
TWI499682B (zh) 電漿處理腔室以及沉積薄膜的方法
JP2016540115A (ja) 物理的気相堆積チャンバで利用される双極性コリメータ
TWI464285B (zh) 成膜方法及成膜裝置
US8834685B2 (en) Sputtering apparatus and sputtering method
JP5373904B2 (ja) 成膜装置
US20110048927A1 (en) Sputtering apparatus and sputtering method
US8470145B2 (en) Cathode unit and sputtering apparatus provided with the same
TWI579886B (zh) 電漿設備、磁場控制方法、以及半導體製作方法
KR101429069B1 (ko) 성막 장치 및 성막 방법
JP2007197840A (ja) イオン化スパッタ装置
CN102449741B (zh) 覆膜表面处理方法
JP2004131839A (ja) パルス化された電力によるスパッタリング堆積
JP2011179068A (ja) 金属薄膜の形成方法
JP2002004044A (ja) スパッタリング装置
Ayat et al. Thickness effect of micro speaker copper coil fabrication process
JP2015178653A (ja) スパッタリング装置及びスパッタリング方法
JP2003017441A (ja) 薄膜形成方法及び半導体装置
JP2002129323A (ja) スパッタリング装置および成膜方法
JP2013001965A (ja) スパッタリング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees