JP2003017441A - 薄膜形成方法及び半導体装置 - Google Patents
薄膜形成方法及び半導体装置Info
- Publication number
- JP2003017441A JP2003017441A JP2001200716A JP2001200716A JP2003017441A JP 2003017441 A JP2003017441 A JP 2003017441A JP 2001200716 A JP2001200716 A JP 2001200716A JP 2001200716 A JP2001200716 A JP 2001200716A JP 2003017441 A JP2003017441 A JP 2003017441A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- power
- forming
- film formation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 薄膜形成時の凝集によって生じる薄膜の凹凸
を抑える。 【解決手段】 高真空の筐体内で、一対の電極の間にパ
ワーをかけて、前記筐体内部のガスをプラズマ状態にし
てイオンを発生させ、薄膜として用いる材料からなるタ
ーゲットに前記イオンを衝突させて、前記ターゲットか
ら反跳した原子を基板に被着させることにより薄膜を成
膜させる薄膜形成方法において、前記パワーを経時的に
変化させて前記成膜を行う。
を抑える。 【解決手段】 高真空の筐体内で、一対の電極の間にパ
ワーをかけて、前記筐体内部のガスをプラズマ状態にし
てイオンを発生させ、薄膜として用いる材料からなるタ
ーゲットに前記イオンを衝突させて、前記ターゲットか
ら反跳した原子を基板に被着させることにより薄膜を成
膜させる薄膜形成方法において、前記パワーを経時的に
変化させて前記成膜を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜形成方法及
びこれを用いて製造された半導体装置に関する。また、
具体的な適用としては、ＰＶＤ法（物理的気相成長法）
による薄膜形成において生じるカバレッジ不足や凝集を
抑えることを可能にした薄膜形成方法及びこの使用に関
するものである。
びこれを用いて製造された半導体装置に関する。また、
具体的な適用としては、ＰＶＤ法（物理的気相成長法）
による薄膜形成において生じるカバレッジ不足や凝集を
抑えることを可能にした薄膜形成方法及びこの使用に関
するものである。
【０００２】
【従来の技術】この発明は、典型例としては、半導体装
置において、主に配線として用いられる金属の薄膜を形
成する場合に使用される薄膜形成方法に関するものであ
り、以下、従来の半導体製造工程におけるＰＶＤ法の一
つであるスパッタ法を例にとって説明する。
置において、主に配線として用いられる金属の薄膜を形
成する場合に使用される薄膜形成方法に関するものであ
り、以下、従来の半導体製造工程におけるＰＶＤ法の一
つであるスパッタ法を例にとって説明する。
【０００３】図７は、物理的気相成長法の１つであるス
パッタ法によって形成された薄膜の形状を示す断面模式
図である。このスパッタ法では、以下のように薄膜が形
成される。高真空中で、薄膜として用いる材料からなる
ターゲットに、アルゴンイオンを衝突させる。アルゴン
イオンは、衝突したターゲットから、ターゲットを形成
する原子をスパッタ現象によってたたき出す。このたた
き出された原子を対向している基板上に堆積させて薄膜
を形成する。
パッタ法によって形成された薄膜の形状を示す断面模式
図である。このスパッタ法では、以下のように薄膜が形
成される。高真空中で、薄膜として用いる材料からなる
ターゲットに、アルゴンイオンを衝突させる。アルゴン
イオンは、衝突したターゲットから、ターゲットを形成
する原子をスパッタ現象によってたたき出す。このたた
き出された原子を対向している基板上に堆積させて薄膜
を形成する。
【０００４】図７に示すように、アルゴンイオンの衝突
によってたたき出された原子は、主にホール３の開口部
付近と底部に厚く付着し、側壁部への付着量が不足する
ことが多い。その結果、側壁部に形成された薄膜が薄い
というカバレッジ不足の問題が生じてしまう。また、ス
パッタ法は、高真空、高パワーの中で行われるために、
ターゲットから飛び出した原子が集合して固まる凝集と
いう現象が起きやすい。これによって、表面に凹凸のあ
る薄膜が形成されてしまうという問題も生じることとな
る。このようなカバレッジ不足や凝集による薄膜の凹凸
は、配線上の欠陥を生じやすく、微細化の進む半導体製
造工程においては特に問題である。
によってたたき出された原子は、主にホール３の開口部
付近と底部に厚く付着し、側壁部への付着量が不足する
ことが多い。その結果、側壁部に形成された薄膜が薄い
というカバレッジ不足の問題が生じてしまう。また、ス
パッタ法は、高真空、高パワーの中で行われるために、
ターゲットから飛び出した原子が集合して固まる凝集と
いう現象が起きやすい。これによって、表面に凹凸のあ
る薄膜が形成されてしまうという問題も生じることとな
る。このようなカバレッジ不足や凝集による薄膜の凹凸
は、配線上の欠陥を生じやすく、微細化の進む半導体製
造工程においては特に問題である。
【０００５】従って、このカバレッジ不足の問題を解決
するために、通常、基板とターゲットとの距離を長くし
て、スパッタ原子の入射角度を小さくする遠距離スパッ
タ法や、基板とターゲットの間に穴の開いたシールド板
を配置して、垂直成分のみを有効利用するコリーメート
スパッタ法やセルフスパッタ法等の方法を用いて薄膜を
形成する場合が多い。
するために、通常、基板とターゲットとの距離を長くし
て、スパッタ原子の入射角度を小さくする遠距離スパッ
タ法や、基板とターゲットの間に穴の開いたシールド板
を配置して、垂直成分のみを有効利用するコリーメート
スパッタ法やセルフスパッタ法等の方法を用いて薄膜を
形成する場合が多い。
【０００６】しかし、これらの方法を用いる場合、成膜
速度が通常のスパッタ法に比べて遅くなるため、通常の
スパッタ法による場合より、パワーを大きく設定してい
ることが多い。その結果、スパッタ時の温度の上昇が大
きくなるために、却って凝集の問題は起こりやすい。即
ち、これらの方法によれば、上述のカバレッジ不足の問
題を解決することはできるが、凝集の問題は解決され
ず、凹凸のある薄膜が形成されてしまう。
速度が通常のスパッタ法に比べて遅くなるため、通常の
スパッタ法による場合より、パワーを大きく設定してい
ることが多い。その結果、スパッタ時の温度の上昇が大
きくなるために、却って凝集の問題は起こりやすい。即
ち、これらの方法によれば、上述のカバレッジ不足の問
題を解決することはできるが、凝集の問題は解決され
ず、凹凸のある薄膜が形成されてしまう。
【０００７】
【発明が解決しようとする課題】ところで、近年、半導
体集積回路の高集積化、高性能化に伴って、半導体製造
工程の様々な段階において、使用材料についての検討が
なされている。特に近年、配線材料としては、ＲＣ遅延
を抑えるため、抵抗の小さい銅の使用が増加している。
体集積回路の高集積化、高性能化に伴って、半導体製造
工程の様々な段階において、使用材料についての検討が
なされている。特に近年、配線材料としては、ＲＣ遅延
を抑えるため、抵抗の小さい銅の使用が増加している。
【０００８】ところが、銅は、エッチング加工が極めて
難しい材料である。従って、銅の配線の形成方法は通
常、トレンチやバイア部（Ｖｉａ部）などのホールに銅
を埋め込む方式がとられる。具体的には、まずＰＶＤ法
等により、メタルバリア膜および銅メッキの元となるシ
ード膜が形成される。その後、このシード膜に電極を取
り付けて、電気メッキにより銅を埋め込む。これをＣＭ
Ｐで平坦化し配線の形成をする。
難しい材料である。従って、銅の配線の形成方法は通
常、トレンチやバイア部（Ｖｉａ部）などのホールに銅
を埋め込む方式がとられる。具体的には、まずＰＶＤ法
等により、メタルバリア膜および銅メッキの元となるシ
ード膜が形成される。その後、このシード膜に電極を取
り付けて、電気メッキにより銅を埋め込む。これをＣＭ
Ｐで平坦化し配線の形成をする。
【０００９】このような方法をとる場合、元のシード膜
に凹凸があれば、それを元にして形成される銅薄膜にも
その凹凸は影響し、配線膜中にボイド（Ｖｏｉｄ）が発
生するなどの問題を生じる。このため、配線形成方法に
おける信頼性向上のためにも、今後も、スパッタ法によ
り形成される薄膜の側壁部のカバレッジ不足や、凝集を
抑えることは重要な課題である。
に凹凸があれば、それを元にして形成される銅薄膜にも
その凹凸は影響し、配線膜中にボイド（Ｖｏｉｄ）が発
生するなどの問題を生じる。このため、配線形成方法に
おける信頼性向上のためにも、今後も、スパッタ法によ
り形成される薄膜の側壁部のカバレッジ不足や、凝集を
抑えることは重要な課題である。
【００１０】従って、この発明は、上述のように、薄膜
形成時におけるカバレッジ不足や凝集の問題を解決し
て、ある程度の処理速度を担保しつつ、均一な薄膜を形
成することを目的として提供されるものである。
形成時におけるカバレッジ不足や凝集の問題を解決し
て、ある程度の処理速度を担保しつつ、均一な薄膜を形
成することを目的として提供されるものである。
【００１１】
【課題を解決するための手段】以上説明した問題を解決
するために、この発明では、スパッタ法において、使用
するパワーの大きさを経時的に変化させて薄膜を形成す
るものである。
するために、この発明では、スパッタ法において、使用
するパワーの大きさを経時的に変化させて薄膜を形成す
るものである。
【００１２】即ち、この発明の薄膜形成方法は、高真空
の筐体内で、一対の電極の間にパワーをかけて、前記筐
体内部のガスをプラズマ状態にしてイオンを発生させ、
薄膜として用いる材料からなるターゲットに前記イオン
を衝突させて、スパッタ現象により前記ターゲットから
反跳した原子を基板に被着させることにより薄膜を成膜
させる薄膜形成方法において、前記パワーを経時的に変
化させて前記成膜を行うものである。
の筐体内で、一対の電極の間にパワーをかけて、前記筐
体内部のガスをプラズマ状態にしてイオンを発生させ、
薄膜として用いる材料からなるターゲットに前記イオン
を衝突させて、スパッタ現象により前記ターゲットから
反跳した原子を基板に被着させることにより薄膜を成膜
させる薄膜形成方法において、前記パワーを経時的に変
化させて前記成膜を行うものである。
【００１３】また、この発明の薄膜形成方法は、高真空
の筐体内で、成膜初期における前記パワーが、成膜後期
における前記パワーよりも小さくなるようにするもので
ある。
の筐体内で、成膜初期における前記パワーが、成膜後期
における前記パワーよりも小さくなるようにするもので
ある。
【００１４】また、この発明の薄膜形成方法が、前記パ
ワーは、成膜初期から成膜後期にかけて、段階的に大き
くなるようにするものである。
ワーは、成膜初期から成膜後期にかけて、段階的に大き
くなるようにするものである。
【００１５】また、この発明の薄膜形成方法が、前記パ
ワーは、成膜初期のパワーに対して、成膜後期のパワー
の大きさが２倍以上となるようにするものである。
ワーは、成膜初期のパワーに対して、成膜後期のパワー
の大きさが２倍以上となるようにするものである。
【００１６】また、この発明の薄膜形成方法は、前記パ
ワーが、成膜中、大きなパワーと小さなパワーとがパル
ス的に繰り返されるようにするものである。
ワーが、成膜中、大きなパワーと小さなパワーとがパル
ス的に繰り返されるようにするものである。
【００１７】また、この発明の薄膜形成方法は、請求項
１から５のいずれかに記載の薄膜形成方法を用いて元と
なる薄膜を形成したのち、この形成された薄膜を元にし
て、メッキ法によりメッキするものである。
１から５のいずれかに記載の薄膜形成方法を用いて元と
なる薄膜を形成したのち、この形成された薄膜を元にし
て、メッキ法によりメッキするものである。
【００１８】また、この発明の薄膜形成方法は、前記薄
膜として用いる材料は、銅であることを特徴とするもの
である。
膜として用いる材料は、銅であることを特徴とするもの
である。
【００１９】さらにまた、この発明の半導体装置は、請
求項１から７のいずれかに記載の薄膜形成方法を用いて
製造されたものである。
求項１から７のいずれかに記載の薄膜形成方法を用いて
製造されたものである。
【００２０】
【発明の実施の形態】以下図面を参照してこの発明の実
施の形態について説明する。なお、各図において、同一
または相当する部分には同一符号を付してその説明を簡
略化ないし省略する。
施の形態について説明する。なお、各図において、同一
または相当する部分には同一符号を付してその説明を簡
略化ないし省略する。
【００２１】実施の形態１．図１は、この発明の実施の
形態１において薄膜形成に用いる装置の概念を説明する
ための断面模式図である。この装置では、筐体１５内
に、一対の対向する陽極板１２と、磁石１４を備えた陰
極板１３が配置されている。陽極板１２には基板１を固
定し、陰極板には、ここでは薄膜として用いる材料であ
る銅からなるターゲット１１を固定する。
形態１において薄膜形成に用いる装置の概念を説明する
ための断面模式図である。この装置では、筐体１５内
に、一対の対向する陽極板１２と、磁石１４を備えた陰
極板１３が配置されている。陽極板１２には基板１を固
定し、陰極板には、ここでは薄膜として用いる材料であ
る銅からなるターゲット１１を固定する。
【００２２】次にこの装置を用いた薄膜形成の際の動作
について説明する。まず、筐体１５内を、高真空状態に
保ち、ガス導入口１６から、アルゴンガスを導入する。
次に、ターゲット１１側の陰極板１３にマイナスの高パ
ワーを加えると、陽極板１２と陰極板１３の間で放電
し、高電界でアルゴンガスがプラズマ状態になりマイナ
スイオン化する。このマイナスイオンは陽極板１２と陰
極板１３の間の高電界で加速され、高運動エネルギーを
持って、ターゲット１１に衝突する。この衝突により、
スパッタ現象が起こり、ターゲット１１からは、ターゲ
ット１１内の銅原子が反跳されて飛び出す。この銅原子
が、磁石１４によって作られる磁場で加速され、基板に
付着して皮膜を形成する。このようにして通常スパッタ
法による薄膜が形成される。しかし、このようにして薄
膜を形成する方法は従来から知られたものであり、この
発明の範囲において、これに限るものではない。
について説明する。まず、筐体１５内を、高真空状態に
保ち、ガス導入口１６から、アルゴンガスを導入する。
次に、ターゲット１１側の陰極板１３にマイナスの高パ
ワーを加えると、陽極板１２と陰極板１３の間で放電
し、高電界でアルゴンガスがプラズマ状態になりマイナ
スイオン化する。このマイナスイオンは陽極板１２と陰
極板１３の間の高電界で加速され、高運動エネルギーを
持って、ターゲット１１に衝突する。この衝突により、
スパッタ現象が起こり、ターゲット１１からは、ターゲ
ット１１内の銅原子が反跳されて飛び出す。この銅原子
が、磁石１４によって作られる磁場で加速され、基板に
付着して皮膜を形成する。このようにして通常スパッタ
法による薄膜が形成される。しかし、このようにして薄
膜を形成する方法は従来から知られたものであり、この
発明の範囲において、これに限るものではない。
【００２３】図２及び図３は、この発明の実施の形態１
における、薄膜形成で使用するスパッタパワーの変化を
示すグラフである。また、図４は、この発明の実施の形
態１において形成された基板上の薄膜を示す断面図であ
る。
における、薄膜形成で使用するスパッタパワーの変化を
示すグラフである。また、図４は、この発明の実施の形
態１において形成された基板上の薄膜を示す断面図であ
る。
【００２４】図２に示すように、スパッタ法による処理
中、陰極板１３に加えられるパワーは、成膜初期の段階
では、小さく、成膜後期の段階では大きくする。これ
は、薄膜形成過程では、特に膜成長の初期段階で凝集が
起こりやすいためである。即ち、その様な初期段階には
特に加えるパワーを低くすることにより、基板の温度上
昇を避けて、凝集を抑えるようにするのである。
中、陰極板１３に加えられるパワーは、成膜初期の段階
では、小さく、成膜後期の段階では大きくする。これ
は、薄膜形成過程では、特に膜成長の初期段階で凝集が
起こりやすいためである。即ち、その様な初期段階には
特に加えるパワーを低くすることにより、基板の温度上
昇を避けて、凝集を抑えるようにするのである。
【００２５】なお、陰極板１３に加えられるパワーは、
図２に示すように、初期と後期とに分けて２段に変化さ
せるものであってもよいし、例えば、図３に示すよう
に、経時的にいくつかに分けて、段階的に上げていくも
のであってもよい。また、これらに限るものでもなく、
この発明の範囲内で、他の変化を与えてもよい。また、
ここでは、好適には、成膜後期段階のパワーを成膜初期
段階のパワーの２倍以上に設定するのがよい。しかし、
この発明の範囲内でこれに限るものでもない。また、パ
ワーの変化量は、好適には、０から１００ＫＷの範囲内
である。しかし、装置や、形成する薄膜の種類により異
なるものであり、これに限るものではない。なお、この
明細書においてパワーとは、電流と電圧とをかけ合せた
ものを示す。通常、スパッタ法で使用する装置は、パワ
ー値を制御することによりコントロールされるため、こ
の明細書においては、パワー値を変化させることについ
て説明しているが、このようなパワー値の制御に限るも
のではなく、電圧や電流で制御される装置に対しては、
電圧や電流値を変化させればよい。
図２に示すように、初期と後期とに分けて２段に変化さ
せるものであってもよいし、例えば、図３に示すよう
に、経時的にいくつかに分けて、段階的に上げていくも
のであってもよい。また、これらに限るものでもなく、
この発明の範囲内で、他の変化を与えてもよい。また、
ここでは、好適には、成膜後期段階のパワーを成膜初期
段階のパワーの２倍以上に設定するのがよい。しかし、
この発明の範囲内でこれに限るものでもない。また、パ
ワーの変化量は、好適には、０から１００ＫＷの範囲内
である。しかし、装置や、形成する薄膜の種類により異
なるものであり、これに限るものではない。なお、この
明細書においてパワーとは、電流と電圧とをかけ合せた
ものを示す。通常、スパッタ法で使用する装置は、パワ
ー値を制御することによりコントロールされるため、こ
の明細書においては、パワー値を変化させることについ
て説明しているが、このようなパワー値の制御に限るも
のではなく、電圧や電流で制御される装置に対しては、
電圧や電流値を変化させればよい。
【００２６】また、以上は銅薄膜を形成する場合につい
て説明したが、他の材料の形成にも用いられるものであ
り、銅に限るものではない。
て説明したが、他の材料の形成にも用いられるものであ
り、銅に限るものではない。
【００２７】以上の説明したような方法によれば、凝集
の起こりやすい成膜初期段階に、高いパワーが加わるこ
とを抑え、また、その結果基板１の温度上昇を抑えるこ
とができる。従って、凝集を抑え、薄膜に凹凸が形成さ
れるのを抑えることができ、図４に示すように、凹凸の
少ない薄膜２を形成することができる。
の起こりやすい成膜初期段階に、高いパワーが加わるこ
とを抑え、また、その結果基板１の温度上昇を抑えるこ
とができる。従って、凝集を抑え、薄膜に凹凸が形成さ
れるのを抑えることができ、図４に示すように、凹凸の
少ない薄膜２を形成することができる。
【００２８】実施の形態２．図５は、この発明の実施の
形態３における、薄膜形成で使用するパワーのさらに他
の変化を示す図である。図５に示すように、この実施の
形態３では、陰極板１３に加えられるパワーは、大きい
パワーと小さいパワーとが繰り返しパルス状に加えられ
る。また、パワーは、好適には、０から１００ＫＷの範
囲内で変化し、この大きなパワーは、小さなパワーの倍
以上に設定するのが望ましい。しかし、この発明の範囲
内でこれに限るものではない。その他の部分は実施の形
態１と同様であるから説明を省略する。
形態３における、薄膜形成で使用するパワーのさらに他
の変化を示す図である。図５に示すように、この実施の
形態３では、陰極板１３に加えられるパワーは、大きい
パワーと小さいパワーとが繰り返しパルス状に加えられ
る。また、パワーは、好適には、０から１００ＫＷの範
囲内で変化し、この大きなパワーは、小さなパワーの倍
以上に設定するのが望ましい。しかし、この発明の範囲
内でこれに限るものではない。その他の部分は実施の形
態１と同様であるから説明を省略する。
【００２９】このようにすれば、高パワーにより基盤が
ある一定の温度まで上昇してしまう前にパワーを小さく
して、それ以上の温度上昇を抑え、この小さいパワーの
下で基板の温度がある程度低くなったときに、再び高パ
ワーをかける等して、基板が高温になるのを抑えて凝集
の問題を解決することができる。
ある一定の温度まで上昇してしまう前にパワーを小さく
して、それ以上の温度上昇を抑え、この小さいパワーの
下で基板の温度がある程度低くなったときに、再び高パ
ワーをかける等して、基板が高温になるのを抑えて凝集
の問題を解決することができる。
【００３０】実施の形態３．図６は、この発明の実施の
形態３において形成された薄膜の状態を示す断面図であ
る。図６において、２Ａは、バリアメタル膜、２は、銅
のシード膜、２Ｂは配線部となる銅、３は、ホールを示
す。図６に示すように、基板１上に形成されたホール３
には、バリアメタル膜２Ａが形成され、その上に銅のシ
ード膜２が形成され、ホールには配線部となる銅２Ｂが
埋め込まれている。
形態３において形成された薄膜の状態を示す断面図であ
る。図６において、２Ａは、バリアメタル膜、２は、銅
のシード膜、２Ｂは配線部となる銅、３は、ホールを示
す。図６に示すように、基板１上に形成されたホール３
には、バリアメタル膜２Ａが形成され、その上に銅のシ
ード膜２が形成され、ホールには配線部となる銅２Ｂが
埋め込まれている。
【００３１】次に、このような、銅の配線の形成方法に
ついて説明する。まず、ホール３またはトレンチにバリ
アメタル膜２Ａをその膜の種類に応じてＰＶＤ法やＣＶ
Ｄ法により形成する。あるいは、上述の実施の形態１ま
たは２に示す方法によって形成するものであってもよ
い。次に、このバリアメタル膜２Ａの表面に、上述の実
施の形態１または２に示す方法を用いて、凹凸の少ない
銅シード膜２を形成する。
ついて説明する。まず、ホール３またはトレンチにバリ
アメタル膜２Ａをその膜の種類に応じてＰＶＤ法やＣＶ
Ｄ法により形成する。あるいは、上述の実施の形態１ま
たは２に示す方法によって形成するものであってもよ
い。次に、このバリアメタル膜２Ａの表面に、上述の実
施の形態１または２に示す方法を用いて、凹凸の少ない
銅シード膜２を形成する。
【００３２】このようにして形成された銅シード膜２
に、電極を取り付けて、電気メッキにより銅２Ｂを埋め
込むことにより、図６に示すような銅配線が形成され
る。これをＣＭＰで平坦化する。その他の部分は実施の
形態１または２と同様であるから、説明を省略する。
に、電極を取り付けて、電気メッキにより銅２Ｂを埋め
込むことにより、図６に示すような銅配線が形成され
る。これをＣＭＰで平坦化する。その他の部分は実施の
形態１または２と同様であるから、説明を省略する。
【００３３】このようにすれば、シード膜とする薄膜の
凹凸を抑えることができ、このシード膜を元にして埋め
込まれた配線にボイド（Ｖｏｉｄ）が生じることを防止
することができる。
凹凸を抑えることができ、このシード膜を元にして埋め
込まれた配線にボイド（Ｖｏｉｄ）が生じることを防止
することができる。
【００３４】
【発明の効果】以上説明したように、この発明は、スパ
ッタ法によって薄膜を形成する際、陰極板にかけるパワ
ーを調整する。特に凝集の起こりやすい成膜初期段階の
パワーを小さくすることにより、凝集を抑えることがで
き、凹凸のない薄膜を形成することができる。このよう
にして、ホールに形成する薄膜のカバレッジ不足や凝集
の問題を解決することができ、均一な薄膜を形成するこ
とができる。
ッタ法によって薄膜を形成する際、陰極板にかけるパワ
ーを調整する。特に凝集の起こりやすい成膜初期段階の
パワーを小さくすることにより、凝集を抑えることがで
き、凹凸のない薄膜を形成することができる。このよう
にして、ホールに形成する薄膜のカバレッジ不足や凝集
の問題を解決することができ、均一な薄膜を形成するこ
とができる。
【００３５】また、この発明においては、凝集を抑え、
均一な薄膜を形成することができる。従って、この薄膜
をシード膜として電気メッキによって埋め込んだ配線に
ボイド（Ｖｏｉｄ）が生じることによる欠陥の問題を解
決し、安定した多層配線を得ることができる。
均一な薄膜を形成することができる。従って、この薄膜
をシード膜として電気メッキによって埋め込んだ配線に
ボイド（Ｖｏｉｄ）が生じることによる欠陥の問題を解
決し、安定した多層配線を得ることができる。
【図１】 この発明の実施の形態１において使用する薄
膜形成に用いる装置の概念を説明するための断面図であ
る。
膜形成に用いる装置の概念を説明するための断面図であ
る。
【図２】 この発明の実施の形態１における、薄膜形成
で使用する装置のパワーの変化を示すグラフである。
で使用する装置のパワーの変化を示すグラフである。
【図３】 この発明の実施の形態１における、薄膜形成
で使用する装置のパワーの他の変化を示すグラフであ
る。
で使用する装置のパワーの他の変化を示すグラフであ
る。
【図４】 この発明の実施の形態１において形成された
基板上の薄膜を示す断面図である。
基板上の薄膜を示す断面図である。
【図５】 この発明の実施の形態２における、薄膜形成
で使用する装置のパワーのさらに他の変化を示す図であ
る。
で使用する装置のパワーのさらに他の変化を示す図であ
る。
【図６】 この発明の実施の形態３において形成された
薄膜の状態を示す断面図である。
薄膜の状態を示す断面図である。
【図７】 従来のスパッタ法によって形成された薄膜の
形状を示す断面模式図である。
形状を示す断面模式図である。
１ 基板
２ シード膜
２Ａ バリアメタル膜
２Ｂ 銅配線
３ ホール
１１ ターゲット
１２ 陽極板
１３ 陰極板
１４ 磁石
１５ 筐体
１６ ガス導入口
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K024 AA09 BA09 BB12 GA16
4K029 AA06 BA08 BC03 BD01 CA05
DC03 GA03
4M104 BB04 DD33 DD37 DD39 DD43
DD52 DD75 FF16 FF22 HH13
HH16
5F033 HH11 JJ11 MM05 MM13 NN06
NN07 PP15 PP27 XX02 XX09
5F103 AA08 BB01 DD28 RR06 RR10
Claims (8)
- 【請求項１】 高真空の筐体内で、一対の電極の間にパ
ワーをかけて、前記筐体内部のガスをプラズマ状態にし
てイオンを発生させ、薄膜として用いる材料からなるタ
ーゲットに前記イオンを衝突させて、スパッタ現象によ
り前記ターゲットから反跳した原子を基板に被着させる
ことにより薄膜を成膜させる薄膜形成方法において、 前記パワーを経時的に変化させて前記成膜を行うことを
特徴とする薄膜形成方法。 - 【請求項２】 成膜初期における前記パワーは、成膜後
期における前記パワーよりも小さくなるようにすること
を特徴とする請求項1に記載の薄膜形成方法。 - 【請求項３】 前記パワーは、成膜初期から成膜後期に
かけて、段階的に大きくなるようにすることを特徴とす
る請求項1に記載の薄膜形成方法。 - 【請求項４】 前記パワーは、成膜初期のパワーに対し
て、成膜後期のパワーの大きさが２倍以上となるように
することを特徴とする請求項２または３に記載の薄膜形
成方法。 - 【請求項５】 前記パワーは、成膜中、大きなパワーと
小さなパワーとがパルス的に繰り返されるようにするこ
とを特徴とする請求項1に記載の薄膜形成方法。 - 【請求項６】 請求項１から５のいずれかに記載の薄膜
形成方法を用いて元となる薄膜を形成したのち、 この形成された薄膜を元にして、メッキ法によりメッキ
することを特徴とする薄膜形成方法。 - 【請求項７】 前記薄膜として用いる材料は、銅である
ことを特徴とする請求項６に記載の薄膜形成方法。 - 【請求項８】 請求項１から７のいずれかに記載の薄膜
形成方法を用いて製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001200716A JP2003017441A (ja) | 2001-07-02 | 2001-07-02 | 薄膜形成方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001200716A JP2003017441A (ja) | 2001-07-02 | 2001-07-02 | 薄膜形成方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017441A true JP2003017441A (ja) | 2003-01-17 |
Family
ID=19037792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001200716A Pending JP2003017441A (ja) | 2001-07-02 | 2001-07-02 | 薄膜形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009235546A (ja) * | 2008-03-28 | 2009-10-15 | Shinmaywa Industries Ltd | スパッタリング装置およびスパッタリング方法 |
| KR100984992B1 (ko) | 2007-02-26 | 2010-10-04 | 도쿄엘렉트론가부시키가이샤 | 스퍼터 막형성 방법 및 스퍼터 막형성 장치 |
-
2001
- 2001-07-02 JP JP2001200716A patent/JP2003017441A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984992B1 (ko) | 2007-02-26 | 2010-10-04 | 도쿄엘렉트론가부시키가이샤 | 스퍼터 막형성 방법 및 스퍼터 막형성 장치 |
| JP2009235546A (ja) * | 2008-03-28 | 2009-10-15 | Shinmaywa Industries Ltd | スパッタリング装置およびスパッタリング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4739506B2 (ja) | ２つの回転直径を有するスパッタマグネトロン | |
| JP5373905B2 (ja) | 成膜装置及び成膜方法 | |
| US7510634B1 (en) | Apparatus and methods for deposition and/or etch selectivity | |
| US6444099B1 (en) | Ionizing sputtering method | |
| JP2001303247A (ja) | 側壁被覆性を改善するためのｉｍｐ及びスパッタリング処理の交互するステップ | |
| TWI553141B (zh) | 於物理氣相沉積(pvd)腔室中處理基材之方法及形成含鎢層於基材之頂上之方法 | |
| JP2011500967A (ja) | ３次元半導体パッケージングにおける貫通シリコンビアのメタライゼーションへのｈｉｐｉｍｓの適用 | |
| JP5550565B2 (ja) | スパッタリング装置及びスパッタリング方法 | |
| US8431033B2 (en) | High density plasma etchback process for advanced metallization applications | |
| WO2009157439A1 (ja) | スパッタリング装置及びスパッタリング方法 | |
| US6458251B1 (en) | Pressure modulation method to obtain improved step coverage of seed layer | |
| JP5373904B2 (ja) | 成膜装置 | |
| US20070261952A1 (en) | Magnetron Sputtering Apparatus | |
| JP2007197840A (ja) | イオン化スパッタ装置 | |
| JP2003017441A (ja) | 薄膜形成方法及び半導体装置 | |
| CN109887879B (zh) | 一种在孔内覆盖薄膜的方法及半导体加工设备 | |
| TWI616551B (zh) | 一種磁控元件和磁控濺射裝置 | |
| JPS63501432A (ja) | 基板上に形成されたアルミニウム層における盛上りを低減するためのスパッタ方法 | |
| KR20220116251A (ko) | 펄스형 바이어스를 사용한 오버행 감소 | |
| JP2002294441A (ja) | バイアススパッタリング装置 | |
| JPWO2011010653A1 (ja) | 被膜表面処理方法、及び被膜表面処理装置 | |
| JP2016117923A (ja) | スパッタリング装置 | |
| WO2017088212A1 (zh) | 磁控溅射镀膜装置及其靶装置 | |
| JP2004131839A (ja) | パルス化された電力によるスパッタリング堆積 | |
| JPH10130832A (ja) | 低圧遠隔スパッタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |