JPS63501432A - 基板上に形成されたアルミニウム層における盛上りを低減するためのスパッタ方法 - Google Patents
基板上に形成されたアルミニウム層における盛上りを低減するためのスパッタ方法Info
- Publication number
- JPS63501432A JPS63501432A JP61506096A JP50609686A JPS63501432A JP S63501432 A JPS63501432 A JP S63501432A JP 61506096 A JP61506096 A JP 61506096A JP 50609686 A JP50609686 A JP 50609686A JP S63501432 A JPS63501432 A JP S63501432A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layer
- substrate
- deposited
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
基板上に形成されたアルミニウム層における盛上りを低減するだめのスパッタ方
法
技術的分野
この発明は基板上にスパッタされたアルミニウム層におけろ盛上りの形成を低減
するための方法に関係し℃いる。
背景技術
周知の方法においては、薄いアルミニウム層がスノぞツタによって基板上に付着
させられる。ターゲットからのアルミニウムの原子は電離気体からの衝撃によっ
℃ターゲットから放出される。アルミニウム原子は次に基板の表面に付着させら
れる。
薄い金属層、特に高い熱膨張係数を持ったアルミニウムのような軟質金属がけい
素又は二酸化けい素のような低い熱膨張係数を持った基板上ヘスバッタされる場
合には、金属層の表面にしばしば微小な突起が現れる。このような突起は一般に
、集積回路の製造の際TIC酸化されたシリコン表面上に付着させられたアルミ
ニウム金属化層において現れる。アルミニウム層の付着の直flkvc現しル突
起は「成長盛上り(growth h 1llocks ) Jと呼ばれろ。製
造の諸段階中に集積回路な高温度に循環させた後に発生スル突起は[7二−ル盛
上り(anneal ing hillo−CkS)Jと呼ばれる。
いずれの場合でも、これらの微小な突起又は盛上りは厄介なもので、その後の素
子の故障を引き起こすことがある。例えば、盛上りは導体が互いて交差している
区域のある素子において、又は集積化キャパシタのような導体の二つの層を持っ
た素子において、導電性の層の間の短絡を引き起こすことがある。更に詳細には
、絶縁層、例えばSiO3がアルミニウム層上VC1μ未満の厚さで形成される
場合には、1μより大きい金属盛上りがS r 02P!を通して突出し、その
後に付着させられた金属層に接触して、短絡を生じることになる。盛上りの突出
は、導体が互いに交差している位置での素子の、又はキャパシタにおけるような
二つの隔置された層があってこれが集積回路の一部分を形成しているような素子
の、導電性層間の短絡な引き起こす可能性がある。盛上りは又光学式ディスクに
形成されたアルミニウム層にも見いだされる。
薄いアルミニウム層における盛上り形成の問題を克服しようとする以前の試みは
、けい素、銅、銀及び金のような不純物をアルミニウムに添加して金属層におけ
る粒子境界を固定化することを含んでいる(9j1えば、1977年3月15日
ショーダリ(Chaudhari )外に発行された米国特許第4012756
号な参照せよ)。特にアルミニウム層において盛上りを低減するための一つの提
案された方策はそのNな処理してこれの表面にベーマイ) (AIO−OH)
を形成することである。例えば、1976年10月19日マクミラン(McM
1llan ) 外に発行された米国特許第3986897号を参照せよ。
アルミニウム層における盛上りを低減するための更に別の開示された万策は、制
御された酸素の突発をアルミニウム付着室へ周期的に導入することによって、ア
ルミニウムの層及びアルミニウム酸素合金を交互に生じさせろことである。しか
しながら、これちの方策のいずれも完全に満足するべきものではないことがわp
3っている。
発明の開示
コノ発明ノ目的は基板上にスパッタされたアルミニウム層における盛上り形成を
低減する簡単且つ有効な方法を提供することである。
この目的はアルミニウムをターゲットがら基板の表面上ヘスバッタしてアルミニ
ウム金属の層な付着させるようにする方法で達成される。このような付着中、ア
ルミニウムは付着させられている層から再びスパッタされるが、これは付着させ
られた層におけるアルミニウム粒子寸法を十分にX小させて応力を軽減し、盛上
り形成の低減を生じさせる。
この再スパツタの段階は基板に負のDC(直流)電Ml?加えることによって生
じさせることができる。これは、基板表面を覆うのに十分である層の一部分が付
着させられた後に加えられることが望ましい。アルミニウムは、再スパツタによ
って除去されるよりも大きい速度で基板上に付着させられる。
この方法に従って作られた素子は短絡の減少する傾向がある。
この発明の特徴は、ある場合にはアルミニウム層に与えられる後処理を排除する
ことができることである。
図面の説明
ただ一つの図面は、基板上にアルミニウム層を付着させるための代表的なスパッ
タ装置の、−凹断面による概略図である。
ここで使用されたように、「基板」の用語は、アルミニウム層が付着させられる
、例えばけい素、二酸化けい素又は窒化けい素のような下にある物質を意味する
。「基板」の用語は、しかしながら、集積回路のような素子が製作されろウェハ
な形成する基底物質だけな意味するものではない。アルミニウム層が施される基
板は又製作されている素子に依存してn又はp形のドーピングを与えるために適
当なドーパントを含むこともできる。付着したアルミニウム層は・選択された基
板より相当に高い熱膨張係数を肩することが望ましい。
通常アルミニウムターゲットは】%のシリコン及び時には工ないし4%の銅でド
ープされる。これらの不純物は付着したアルミニウム層と基板との境界面におい
て形成されるひび割れの防止に役立つ。
図面に言及すると、スパッタの行われる通常の装置lOが概略形態で示されてい
る。装置lOは中空のペルジャー12を備えている。ペルジャー12は弁16、
及びイルジャー12の底部20における通路】8を通して作用する真空ポンプ1
4によって空気を抜かれろ。イルジャー12の内側には金属板24上に取り付け
られたアルミニウムターゲット27がある。板24は枠構造物28の絶縁支持具
26上に取り付けられている。
基板30は絶縁支持具32上に取り付けられ、そし℃この支持具は枠34に固定
されている。直流電圧源−Vccはターゲット27に接続されている。磁極片N
及びSによって概略的に示されたように基板が取り付けられている空間を通過す
る方向て磁界Bを加えてもよい。周知のように、この磁界の目的はターゲットの
近くに電子を集中させることである。これは基板上のアルミニウムの付着の増大
を生じさせる。ジャー12の内部は非常に低い圧力である。スイッチ36は二つ
の位置の間で移動可能である。第1位置においては基板30が接地に接続される
。
第2位置においては基板に直流バイアス電圧(−VT)が加えられる。この直流
電圧はやがて説明されるように盛上りを実質的に低減させろようなレベルになる
ように選択される。
動作の際、スイッチ36がその第1位置にあってアルゴン気体が弁16を通して
排気ペルジャー12中へ導入される。アルゴン気体はターゲット27と接地基板
30との間に加えられた電界な受ける。アルゴン気体の電離は自己開始性のもの
であって付加的な電源は必要とされない。アルミニウムターゲット27の表面か
らは漂遊電子が発生されてこれはアルゴン気体分子と衝突し℃ごれを電離させ、
正のArイオンを発生させる。この電離過程から生じる各アルゴン陽イオンは電
界によってターゲット27の方へ加速させる。アルゴン陽イオンでのターゲット
27のボンバードはアルミニウム原子のスパッタを生じさせ、これによりアルミ
ニウム電子は基板30の方へ放出される。このスパッタは基板におけるアルミニ
ウム層の一次付着速度を確立する。理解されるように、電位−vTが加えられた
ときには若干のアルミニウムが付着層から再スノeツタされることになる。
この速度は一次付着速度より小さい。
基板30の被覆の一次速度及び被覆の厚さは、ペルジャー12の内側の温度を調
整すること、ターゲット27と基板30との間の間隔を変えること、アルゴン気
体の圧力を変えること、磁界の強さを変えること、及び電圧−VCCのレイルナ
変えることによって制御することができる。
最初、スイッチ36はその第1位置にあって基板は接地されている。基板300
表面1被覆するのに十分なアルミニウムの層が付着させられた後、スイッチ36
はその第2位置に移動されて電位−VT が基板30VC加えられる。これによ
り再ス・ぐツタが生じる。
適当な負電位をターゲットに加えたならば、アルミニウム層における盛上りの成
長を実質上除去できることが判明した。次は盛上り形成を低減するための機構に
ついての説明である。
全基板面に導電性被覆を与えるのに十分であるアルミニウムの薄層が付着させら
れた後、バイアス電位−■1が基板30に加えられる。電圧−VTが加えられる
前にウェハな被覆することの目的は、この被覆の表面のすべての位置が同じ電位
になることを21実にすることである。この一様なバイアス電位は基板からのア
ルミニウムの若干の再ス・ξツタを生じさせる。この再スパツタは基板上の付着
層の表面におけるすべ℃の位置で比較的一様な速度で行われる。再スパツタはア
ルミニウム構造物の再配置を生じさせて粒子寸法を減小させ、これが応力を軽減
するように作用する。再スパツタによるアルミニウムの除去は一次付着速度より
低い速度で行われる。再スパツタ速度はアルミニウム粒子寸法の減小を生じさせ
るのに十分なものでなければならない。粒子寸法の減小は応力を軽減して盛上り
形成を低減する。
こノ発明は次の例によって更に説明される。これらの例のそれぞれにおいてスパ
ッタはパリアン3180コータ(Vari an3180 Coater)にお
いて、磁界な確立する直流磁電管陰極を用いて行われ、幾つかの試料がシリコン
基板上に被覆された。
1%のけい素な有するアルミニウムターゲットが使用された。
例1.(基板をアルミニウムで被扱後直流バイアスを加えた)幾つかの被覆が作
られた。装置における圧力は1.8X10−7トルであった。アルゴン気体が導
入されて圧力が6.0X10−3トルに上昇した。幾つかの被覆の際の■。0は
−500ないし一600ポル)DCに設定された。基板における物質の付着速約
0〜300℃の範囲にあった。多数の被覆が作られたが、全スパッタ時間は約3
7秒であって、そのうちの最初の5秒は直流バイアス(−VT)が加えられなか
った。−100vないし一300Vの負電位−VTが加えらjた場合には、盛上
り形成が相当に縮小した。
例2.(バイアスは加えなかった)
(−VT) がOボルトであることを除いては例11cおけると同じ条件を用い
て被覆が作られた。換言すれば、バイアスなしである。
例2においてはバイアスなしで付着させられたアルミニウム層の粒子寸法は約7
ミクロンであったが、例Iにおいては最大粒子寸法は約3ミクロンであった。粒
子寸法は透過形電子顕微鏡?用いて測定された。例1における盛上り寸法は約1
00OA(0,1μ)で測定された。例2においては盛上りが約1〜2μで測定
された。盛上り寸法は走査形電子顕微鏡を用いて測定された。例11cおける比
較的小さい粒子寸法は付着層における応力を軽減した。この応力の軽減は盛上り
形成の低減な生じさせた。
産業上の適用性
この発明は固体電子素子の製造の分野において有用である。
この発明は費用効果の、よい方法で盛上りを低減することにより短絡を防止する
ので有利である。
国際調査報告 −
,+、−、=、、=、、、、、”CT/US 86102276I+−7,11
,−1−^、、噂雫・^−・?CT/υS Bg102276
Claims (4)
- 1.(a)ターグットからの金属を基板の表面上ヘスパッタしてこの基板表面上 に金属層を付着させる段階、及び(b)そのような付着中、付着層からの金属を 再スパッタして、付着させられている層における金属粒子寸法を応力が軽減され て付着層における盛上り形成の低減が生じる程度にまで減小させる段階、 によって特徴づけられる、基板上にスパッタされた金属の層に発生する盛上りを 低減する方法。
- 2.(a)ターグットからのアルミニウムを基板の表面上ヘスパッタしてこの基 板表面上にアルミニウムの層を付着させる段階、及び (b)そのような付着中、付着層からのアルミニウムを再スパッタして、付着さ せられている層におけるアルミニウム粒子寸法を応力が軽減されて付着層におけ る盛上り形成の低減が生じる程度にまで減小させる段階、 によって特徴づけられる、基板上にスパッタされたアルミニウムの層に発生する 盛上りを低減する方法。
- 3.(a)ターグットからのアルミニウムを基板の表面上ヘスパッタしてこの基 板表面上にアルミニウムの層を付着させる段階、及び (b)そのような付着中、付着層からの若干のアルミニウムの再スパッタを生じ させてこれにより付着させられている層におけるアルミニウム粒子寸法を応力が 軽減されて付着層における盛上り形成の低減が生じる程度にまで、減小させるよ うに選択された負電位を基板に加える段階、によって特徴づけられる、基板上に スパッタされたアルミニウムの層に発生する盛上りを低減する方法。
- 4.(a)ターグットからのアルミニウムを基板の表面上ヘスパッタしてこの基 板表面上にアルミニウムの層を付着させる段階、及び (b)基板表面を被覆するのに十分であるアルミニウム層の一部分が段階(a) によって形成された後に、付着層からの若干のアルミニウムの再スパッタを生じ させてこれにより付着させられている層におけるアルミニウム粒子寸法を応力が 軽減されて付着層における盛上り形成の低減が生じる程度にまで減小させるよう に選択された負の直流電位を基板に加える段階、によって特徴づけられろ、基板 上にスパッタされたアルミニウムの層における盛りを低減する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/797,095 US4891112A (en) | 1985-11-12 | 1985-11-12 | Sputtering method for reducing hillocking in aluminum layers formed on substrates |
US797095 | 2001-03-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63501432A true JPS63501432A (ja) | 1988-06-02 |
Family
ID=25169890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61506096A Pending JPS63501432A (ja) | 1985-11-12 | 1986-10-29 | 基板上に形成されたアルミニウム層における盛上りを低減するためのスパッタ方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4891112A (ja) |
EP (1) | EP0247140B1 (ja) |
JP (1) | JPS63501432A (ja) |
DE (1) | DE3676501D1 (ja) |
WO (1) | WO1987003013A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4721689A (en) * | 1986-08-28 | 1988-01-26 | International Business Machines Corporation | Method for simultaneously forming an interconnection level and via studs |
JP2602276B2 (ja) * | 1987-06-30 | 1997-04-23 | 株式会社日立製作所 | スパツタリング方法とその装置 |
EP0491503A3 (en) * | 1990-12-19 | 1992-07-22 | AT&T Corp. | Method for depositing metal |
TW239900B (ja) * | 1993-06-17 | 1995-02-01 | Materials Research Corp | |
US5599737A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Conductive runner fabrication |
TW460599B (en) * | 1998-01-14 | 2001-10-21 | Toshiba Corp | Method for forming fine wiring pattern |
US6287977B1 (en) * | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
US6420263B1 (en) | 2000-02-28 | 2002-07-16 | International Business Machines Corporation | Method for controlling extrusions in aluminum metal lines and the device formed therefrom |
US20130071618A1 (en) * | 2011-09-20 | 2013-03-21 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Thin Film, Pattern Layer, And Manufacturing Method Thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3451912A (en) * | 1966-07-15 | 1969-06-24 | Ibm | Schottky-barrier diode formed by sputter-deposition processes |
US4012756A (en) * | 1969-12-30 | 1977-03-15 | International Business Machines Corporation | Method of inhibiting hillock formation in films and film thereby and multilayer structure therewith |
US3761373A (en) * | 1971-07-09 | 1973-09-25 | Gillette Co | Process for producing an improved cutting tool |
US4007103A (en) * | 1975-10-14 | 1977-02-08 | Ibm Corporation | Planarizing insulative layers by resputtering |
US4124472A (en) * | 1977-02-28 | 1978-11-07 | Riegert Richard P | Process for the protection of wear surfaces |
US4111775A (en) * | 1977-07-08 | 1978-09-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multilevel metallization method for fabricating a metal oxide semiconductor device |
WO1980000712A1 (en) * | 1978-10-09 | 1980-04-17 | Battelle Memorial Institute | Process for depositing on substrates by spraying an autolubricating coating of metal chalcogenides,coating optained by such process and sprayable composition for application of the process |
US4184933A (en) * | 1978-11-29 | 1980-01-22 | Harris Corporation | Method of fabricating two level interconnects and fuse on an IC |
US4336118A (en) * | 1980-03-21 | 1982-06-22 | Battelle Memorial Institute | Methods for making deposited films with improved microstructures |
US4468438A (en) * | 1981-12-07 | 1984-08-28 | At&T Bell Laboratories | Garnet epitaxial films with high Curie temperatures |
US4525733A (en) * | 1982-03-03 | 1985-06-25 | Eastman Kodak Company | Patterning method for reducing hillock density in thin metal films and a structure produced thereby |
-
1985
- 1985-11-12 US US06/797,095 patent/US4891112A/en not_active Expired - Fee Related
-
1986
- 1986-10-29 JP JP61506096A patent/JPS63501432A/ja active Pending
- 1986-10-29 EP EP86907056A patent/EP0247140B1/en not_active Expired - Lifetime
- 1986-10-29 DE DE8686907056T patent/DE3676501D1/de not_active Expired - Fee Related
- 1986-10-29 WO PCT/US1986/002276 patent/WO1987003013A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0247140B1 (en) | 1991-01-02 |
EP0247140A1 (en) | 1987-12-02 |
DE3676501D1 (de) | 1991-02-07 |
US4891112A (en) | 1990-01-02 |
WO1987003013A1 (en) | 1987-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Waits | Planar magnetron sputtering | |
EP0019725B1 (en) | Deposition method using an energetic particle beam | |
US20070012558A1 (en) | Magnetron sputtering system for large-area substrates | |
JP2001303247A (ja) | 側壁被覆性を改善するためのimp及びスパッタリング処理の交互するステップ | |
JP4344019B2 (ja) | イオン化スパッタ方法 | |
US5540820A (en) | Thin film forming method | |
JPS62287071A (ja) | 薄膜の形成装置および形成方法 | |
JPH06220627A (ja) | 成膜装置 | |
KR100501460B1 (ko) | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 | |
KR20010075333A (ko) | 탄탈 박막과 탄탈 박막의 증착 방법 | |
Westwood | Sputter deposition processes | |
JPS63501432A (ja) | 基板上に形成されたアルミニウム層における盛上りを低減するためのスパッタ方法 | |
US6220204B1 (en) | Film deposition method for forming copper film | |
EP1101834A2 (en) | Method of depositing materials on substrates | |
EP0230652A1 (en) | Apparatus for creating a vacuum deposited alloy or composition and application of such an apparatus | |
JP2007197840A (ja) | イオン化スパッタ装置 | |
JPH01195273A (ja) | 基板バイアス方式のスパッタリング方法及びその装置 | |
JP3562595B2 (ja) | スパッタ装置 | |
JP2000273629A (ja) | 低抵抗金属薄膜の形成方法 | |
JP2003073801A (ja) | スパッタ装置およびその方法 | |
JPH027393B2 (ja) | ||
Hübner et al. | Metallization of semiconductor devices by high rate sputtering of aluminum | |
KR19980021240A (ko) | 반도체소자 제조방법 | |
KR100779247B1 (ko) | 금속 무늬 판재의 제조 방법 | |
KR100857993B1 (ko) | 스퍼터링 장치의 셔터 |