JP5427889B2 - 成膜装置および成膜方法 - Google Patents

成膜装置および成膜方法 Download PDF

Info

Publication number
JP5427889B2
JP5427889B2 JP2011522850A JP2011522850A JP5427889B2 JP 5427889 B2 JP5427889 B2 JP 5427889B2 JP 2011522850 A JP2011522850 A JP 2011522850A JP 2011522850 A JP2011522850 A JP 2011522850A JP 5427889 B2 JP5427889 B2 JP 5427889B2
Authority
JP
Japan
Prior art keywords
target
film
substrate
processed
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011522850A
Other languages
English (en)
Other versions
JPWO2011007832A1 (ja
Inventor
周司 小平
知之 吉浜
恒吉 鎌田
和正 堀田
純一 濱口
茂雄 中西
聡 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011522850A priority Critical patent/JP5427889B2/ja
Publication of JPWO2011007832A1 publication Critical patent/JPWO2011007832A1/ja
Application granted granted Critical
Publication of JP5427889B2 publication Critical patent/JP5427889B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405Magnetron sputtering
    • H01J37/3408Planar magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/3447Collimators, shutters, apertures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation

Description

本発明は、被処理体の表面に被膜を形成するための成膜装置に関し、特に、薄膜形成方法の一種であるスパッタリング法を用いた成膜装置に関する。
本願は、2009年7月17日に、日本に出願された特願2009−169335号に基づき優先権を主張し、その内容をここに援用する。
従来、例えば半導体デバイスの製作における成膜工程においてはスパッタリング法を用いた成膜装置(以下、「スパッタリング装置」という)が用いられている。このような用途のスパッタリング装置においては、近年の配線パターンの微細化に伴い、処理すべき基板全面に亘って、深さと幅の比が3を超えるような高アスペクト比の微細ホール及びトレンチに対して被覆性よく成膜できること、即ち、カバレッジの向上が強く要求されている。
一般的なスパッタリング装置では、スパッタ粒子をターゲットから飛び出させるための第一段階として、アルゴンガスが導入された真空チャンバ内に配置されたターゲットに負の電圧を印加する(以下、イグニッションと呼ぶ)。これにより、スパッタリングガス(例えばアルゴンガス)がイオン化され、ターゲットに衝突し、この衝突によってターゲット表面からはスパッタ粒子が飛び出す。たとえば、Cuなどの配線薄膜材料から形成されたターゲットから、スパッタ粒子としてCu原子が飛び出し、基板に付着し薄膜となる。成膜対象である基板は真空チャンバ内に、ターゲットと所定間隔だけ離間して対向配置されている。
また、DCマグネトロン方式のスパッタリング装置においては、ターゲット裏面に設けられた磁場発生手段(例えば永久磁石など)によってターゲット表面に磁界を形成する。その上で、ターゲットに負の電圧を印加することにより、スパッタリングガスイオンがターゲット表面に衝突し、ターゲット材原子及び二次電子が叩き出される。この二次電子をターゲット表面に形成された磁界中で周回させることによってスパッタリングガス(アルゴンガスなどの不活性ガス)と二次電子とのイオン化衝突の頻度を増大させ、プラズマ密度を高くし、薄膜形成を可能にしている(例えば、特許文献1参照)。
日本国特開2008−47661号公報
出願人は、微細ホール及びトレンチに対する成膜において、ターゲットに負の電位を印加した直後の、プラズマが安定していない段階における成膜過程が、微細ホール及びトレンチの側壁の凝集発生に大きな影響を及ぼしていることを見出した。この凝集の原因はプラズマが安定する以前のスパッタ粒子によって形成される初期段階の膜質にあると思われる。初期段階の膜質に不良があることによって、プラズマ安定後の成膜に影響が及び、結果として膜質不良となった。
配線パターンが微細化する以前は、成膜する膜厚が比較的厚かったため、イグニッション時に成膜される成膜量は相対的に小さく、問題とはならなかった。しかし、近年、配線パターンが微細化したことによって、要求される膜厚に対して、着火時(イグニッション時)に形成される膜厚が無視できなくなってきた。
本発明は、以上の点に鑑み、イグニッション時に堆積するスパッタ粒子の影響を受けずに、基板に形成された高アスペクト比の各微細ホール及びトレンチに対し、被覆性の良い成膜を行うことが可能な成膜装置の提供を課題とする。
本発明の一態様に係る成膜装置は、被処理体の表面にスパッタ法を用いて被膜を形成する成膜装置であって、互いに対向するように配置された前記被処理体と前記被膜の母材であるターゲットとを収納するチャンバと;前記チャンバ内を減圧する排気手段と;前記ターゲットのスパッタ面前方に磁場を発生させる磁場発生手段と;前記ターゲットに負の直流電圧を印加する直流電源と;前記チャンバ内にスパッタガスを導入するガス導入手段と;前記ターゲットと前記被処理体との間に前記スパッタガスを導入してプラズマを発生させた後、プラズマが安定状態となるまで、前記被処理体へのスパッタ粒子の入射を防ぐ手段αと;を備え、前記手段αが、前記被処理体と前記ターゲットとの間に前記スパッタ粒子の軌道を前記被処理体から逸らせるような磁場を形成する、磁場発生手段である。
前記手段αは、前記被処理体と前記ターゲットとの間に配置されたシャッタであってもよい。
あるいは、前記手段αが、前記被処理体を前記ターゲット下方において水平方向に移動させる輸送装置であってもよい。
また、前記手段αが、前記被処理体と前記ターゲットとの間に電場を形成することが可能な格子状の電極であってもよい。
また、前記手段αが、前記被処理体と前記ターゲットとの間に前記スパッタ粒子の軌道を前記被処理体から逸らせるような磁場を形成する、磁場発生手段であってもよい。
本発明の成膜方法は、上記のいずれか記載の成膜装置によって成膜する方法であって、
前記ターゲットと前記被処理体との間に前記スパッタガスを導入してプラズマを発生させた後、前記スパッタガスを停止してプラズマが安定状態となるまで、前記被処理体へのスパッタ粒子の入射を防ぐとともに、プラズマが安定した段階で、前記被処理体に成膜を開始することができる。
本発明の一態様によれば、被処理体の表面にスパッタ法を用いて被膜を形成する成膜装置において、プラズマが安定状態となるまで被処理体へのスパッタ粒子の入射を防ぐ手段を備えることによって、イグニッション時に成膜されるスパッタ粒子の影響を受けずに、基板に形成された高アスペクト比の各微細ホール及びトレンチに対し、被覆性の良い成膜を行うことができる。
上記手段に被処理体とターゲットとの間に配置されたシャッタを採用した場合には、シャッタがスパッタ粒子を遮断するため、イグニッション時のスパッタ粒子の影響を受けずに成膜することができる。
シャッタが設けられた成膜装置の構造を説明する模式的断面図である。 分割シャッタが設けられた成膜装置の構造を説明する模式的断面図である。 分割シャッタが設けられた成膜装置の構造を説明する模式的断面図である。 可動シャッタが設けられた成膜装置の構造を説明する模式的断面図である。 可動シャッタが設けられた成膜装置の構造を説明する模式的断面図である。 可動ステージが設けられた成膜装置の構造を説明する模式的断面図である。 可動ステージが設けられた成膜装置の構造を説明する模式的断面図である。 連続ステージが設けられた成膜装置の構造を説明する模式的断面図である。 メッシュ電極が設けられた成膜装置の構造を説明する模式的断面図である。 メッシュ電極を模式的に示す平面図である。 磁場発生コイルが設けられた成膜装置の構造を説明する模式的断面図である。 成膜された高アスペクト比の微細ホール及びトレンチの模式的断面図である。 成膜された高アスペクト比の微細ホール及びトレンチの模式的断面図である。
(第1の実施形態)
以下、図面を参照して本発明の第1の実施形態に係る成膜装置について説明する。図1に示すように、成膜装置1は、DCマグネトロンスパッタリング方式のものであり、真空雰囲気の形成が可能な真空チャンバ2を備える。真空チャンバ2の天井部にはカソードユニットCが取り付けられている。なお、以下においては、真空チャンバ2の天井部側を「上」とし、その底部側を「下」として説明する。
カソードユニットCは、ターゲット3を備え、該ターゲット3はホルダ5に取り付けられている。さらに、カソードユニットCは、ターゲット3のスパッタ面(下面)3a前方にトンネル状の磁場を発生する磁場発生手段4を備える。ターゲット3は、処理すべき基板W(被処理体)に形成しようとする薄膜の組成に応じて適宜選択された材料、例えば、Cu、Ti、AlやTa製である。ターゲット3は、処理すべき基板Wの形状に対応させて、スパッタ面3aの面積が基板Wの表面積より大きくなるように公知の方法で所定形状(例えば平面視円形)に作製されている。また、ターゲット3は、公知の構造を有するDC電源(スパッタ電源)9に電気的に接続され、所定の負の電位が印加されるようになっている。
磁場発生手段4は、ターゲット3のスパッタ面3aとは反対側の面(上面)に配置されている。磁場発生手段4は、ターゲット3に平行に配置されたヨーク4aと、ヨーク4aの下面にターゲット3側の極性が互いに異なるように配置された磁石4b、4cとを有している。なお、磁石4b、4cの形状や個数は、放電の安定性やターゲットの使用効率の向上等の観点からターゲット3の前方に形成しようとする磁場に応じて適宜選択される。例えば薄片状や棒状の磁石を用いてもよく、またはこれらを適宜組み合わせて用いてもよい。さらに、磁場発生手段4がターゲット3の背面側で往復運動や回転運動するように構成してもよい。
真空チャンバ2の底部には、ターゲット3に対向させてステージ10が配置され、基板Wを位置決め保持できるようになっている。また、真空チャンバ2の側壁には、アルゴンガスなどのスパッタガスを導入するガス管11が接続され、その他端は、図示しないマスフローコントローラを介してガス源に連通している。さらに、真空チャンバ2には、ターボ分子ポンプやロータリポンプなどからなる真空排気手段12(排気手段)に通じる排気管12aが接続されている。
真空チャンバ2の底壁には、回転軸20が気密に挿通されており、その先端部分にはシャッタ21(手段α)が取り付けられている。回転軸20は、図示しないモーターなどの動力によって回転させることができる。
シャッタ21は、基板Wとシールド22との間に配置されている。回転軸20を回転させることにより、ターゲット3側から見て、基板Wをシャッタ21により完全に覆うことができ、ターゲット3側から見て、基板Wを完全に露出させることもできる。
次に、上記のような成膜装置1を使用した成膜について説明する。
まず、真空排気手段12を作動させて真空チャンバ2内を所定の真空度(例えば、10−5Pa台の圧力)まで真空引きする。そして、真空チャンバ2内の圧力が所定値に達した後、ステージ10に基板Wをセットし、シャッタ21を基板Wの上方に配置する。真空チャンバ2内にアルゴンガスなど(スパッタガス)を所定の流量で導入しつつ、DC電源9よりターゲット3に所定の負の電位を印加(電力投入)して真空チャンバ2内にプラズマ雰囲気を形成する。この場合、磁場発生手段4からの磁場で、スパッタ面3a前方で電離した電子及びスパッタリングによって生じた二次電子が捕捉され、スパッタ面3a前方におけるプラズマが高密度となる。
プラズマ中のアルゴンイオンがスパッタ面3aに衝突してスパッタ面3aがスパッタリングされ、スパッタ面3aから基板Wに向かってスパッタ原子やスパッタイオン(スパッタ粒子)が飛散する。この段階においては、シャッタ21は、基板Wの直上に配置されているため、スパッタ粒子はシャッタ21に付着するのみで、基板Wには到達しない。
スパッタリング初期段階が終了しプラズマが安定した段階で、回転軸20を回転させることによって、シャッタ21が基板Wの直上から移動し、基板Wがターゲット3に対して露出される。これにより、スパッタ粒子は基板Wまで到達し、成膜が開始される。
特に、Cuターゲットの場合には、自己保持放電が可能である。このためスパッタガス導入による着火後、スパッタガス導入をやめて、プラズマが安定に維持されるまで待ち、その後シャッタ21を開放し、基板Wに成膜を開始することも可能である。
以上のように、スパッタリング初期段階のスパッタ粒子をシャッタ21によって遮断することにより、プラズマ不安定時のスパッタ粒子が基板Wに到達することがなくなる。このため、基板に形成された高アスペクト比の各微細ホール及びトレンチに対し、被覆性の良い成膜を行うことが可能となる。
図8A及び図8Bに、成膜された高アスペクト比の微細ホールの模式的断面図を示す。この図において、Hは高アスペクト比の微細ホール、Lは成膜された薄膜である。成膜処理される基板Wは、Siウエハ表面にシリコン酸化物膜(絶縁膜)Iを形成した後、このシリコン酸化物膜中に高アスペクト比の微細ホールHをパターニングすることにより得られる。
図8Aは、イグニッション時の成膜を遮断しなかった場合の微細ホールHの模式断面図であり、図8Bは、イグニッション時の成膜を遮断した場合の微細ホールHの模式断面図である。
図8Aでは、微細ホールHの上部の膜厚t1aと下部の膜厚t2aとが不均一であることがわかる。一方、図8Bでは、イグニッション時の成膜を遮断したことによって、微細ホールHの上部の膜厚t1bと下部の膜厚t2bとが略均一であることがわかる。
また、図8Aの開口部径daと図8Bの開口部径dbとを比較すると、図8Bにおいてより大きな径dbが確保されることがわかる。さらに、図8Aの微細ホールH底部の膜厚t3aと、図8Bの膜厚t3bとを比較すると、図8Bにおいて十分な膜厚t3bが確保されており、ボトムカバレッジが改善されていることがわかる。
さらに、側壁に付着した膜の凹凸(モホロジー)が、図8Aに比べて図8Bでは改善されることがわかる。
(第2の実施形態)
分割シャッタを使用する、本発明の第2の実施形態について説明する。本実施形態においても、第1の実施形態と同様にイグニッション時のスパッタ粒子を遮断するためのシャッタが用いられている。本実施形態は、シャッタ機構に関し第1の実施形態のシャッタ21の代わりに分割シャッタ(手段α)23が用いられていることを除き、第1の実施形態と同様の構成を有している。図2A及び図2Bは、分割シャッタ23を備えた、成膜装置1aの概略図である。
成膜装置1aはターゲット3と基板Wとの間に、中央部において2つに分割可能な平面視円形の分割シャッタ23を備えている。分割シャッタ23は、分割前においては、図2Aに示すように、基板Wに対して、ターゲット3から飛び出してくるスパッタ粒子を遮断するのに十分な大きさを有している。
分割シャッタ23は、分割後は弧を描くように揺動可能に構成されており、図2Bに示すように、イグニッション後に、ターゲット3に対して基板Wを露出するように、開閉が可能である。
分割シャッタ23は、開放時は、真空チャンバ2の側壁に沿うような位置に置かれるので、スペース効率がよい。
このような構成によって、本実施形態の成膜装置1aは、イグニッション時に成膜されるスパッタ粒子の影響を受けずに、基板Wに形成された高アスペクト比の各微細ホール及びトレンチに対し、被覆性の良い成膜を行うことが可能である。
(第3の実施形態)
可動シャッタを使用する、本発明の第3の実施形態について説明する。本実施形態においても、第1の実施形態と同様にイグニッション時のスパッタ粒子を遮断するためのシャッタが用いられている。本実施形態は、シャッタ機構に関し第1の実施形態のシャッタ21の代わりに可動シャッタ(手段α)24が用いられていることを除き、第1の実施形態と同様の構成を有している。図3A及び図3Bは、可動シャッタ24を備えた成膜装置1bの概略図である。
この成膜装置1bは、ターゲット3と基板Wとの間に、可動シャッタ24を移動可能に設置することを特徴としたものである。
可動シャッタ24は、平面視矩形の板状であり、その一辺がヒンジ部26を介して可動軸25と連結されている。可動軸25はチャンバ2の底壁に気密に挿通しており、図示しない動力手段によって上下動可能に構成されている。
図3Aは、可動軸25が最下部に位置した場合の図であり、可動シャッタ24は図示しないガイドによって、基板Wの直上に導かれ、基板Wをターゲットに対して露出しない状態にする。図3Bは、可動軸25が最上部に位置した場合の図であり、可動シャッタ24は、チャンバ2aの側壁に沿うようにヒンジ部26を中心に回動する。これにより、基板Wはターゲット3に対して露出され、スパッタ粒子が基板Wに到達するようになる。
(第4の実施形態)
可動ステージ10a(輸送装置)を使用する、本発明の第4の実施形態について説明する。図4A及び図4Bは可動ステージ(手段α)10aを備えた成膜装置1cの概略図である。
可動ステージ10aは、真空チャンバ2bの底部に配置されており、第1の実施形態と同様に、基板Wを位置決め保持できる。可動ステージ10aは、図示しない動力手段によって水平方向に移動自在である。また、図4Aに示すように、基板Wがターゲット3に対して露出しないような位置、および図4Bに示すように、基板Wがターゲット3に対して露出するような位置に、可動ステージ10aを移動させることができる。
次に、上記のような構成の成膜装置1cを使用した成膜について説明する。
まず、可動ステージ10aに基板Wをセットする。この際、基板Wは、ターゲット3に対して露出しないような位置に置かれている。そして、DC電源よりターゲット3に所定の負の電位を印加(電力投入)して真空チャンバ2内にプラズマ雰囲気を形成する。
プラズマ中のアルゴンイオンがスパッタ面3aに衝突してスパッタ面3aがスパッタリングされ、スパッタ面3aから基板Wに向かってスパッタ原子やスパッタイオン(スパッタ粒子)が飛散する。この段階においては、基板Wはターゲット3に対して露出しない位置に配置されているため、スパッタ粒子は基板Wには到達しない。
スパッタリング初期段階が終了しプラズマが安定した段階で、可動ステージ10aを移動させる。可動ステージ10a上に保持された基板Wが真空チャンバ2bの平面視中心部まで移動すると、基板Wがターゲット3に対して露出される。これにより、スパッタ粒子は基板Wまで到達し、成膜が開始される。
以上のように、スパッタリング初期段階において、基板Wをターゲット3に対して露出されないような位置に配置することによって、プラズマ不安定時のスパッタ粒子が基板Wに到達することがなくなる。このため、基板Wに形成された高アスペクト比の各微細ホール及びトレンチに対し、被覆性の良い成膜を行うことが可能となる。
(第5の実施形態)
連続ステージ10b(輸送装置)を使用する、本発明の第5の実施形態について説明する。本実施形態においても、第4の実施形態と同様にイグニッション時(スパッタリング初期段階)において、基板Wをターゲット3に対して露出されないような位置に配置する。本実施形態は、輸送装置に関し第4の実施形態の可動ステージ10aの代わりに連続ステージ(手段α)10bを用いることを除いて、第1の実施形態と同様の構成を有している。図5は連続ステージ10bを備えた成膜装置1dの概略図である。
連続ステージ10bは、複数のステージを連結した構成となっており、真空チャンバ2cの底部に配置されている。連続ステージ10bは、ベルトコンベアのように真空チャンバ2c内を巡回移動自在である。連続ステージ10bを構成する個々のステージには、それぞれ基板Wが載置されている。ただし、先頭のステージには、ダミー基板Wdが載置されている。
上記のような成膜装置1dを使用した成膜について説明する。
まず、連続ステージ10bの各ステージに基板Wをセットする。先頭のステージにはダミー基板Wdを載置する。DC電源よりターゲット3に所定の負の電位を印加(電力投入)して真空チャンバ2内にプラズマ雰囲気を形成する。
プラズマ中のアルゴンイオンがスパッタ面3aに衝突してスパッタ面3aがスパッタリングされ、スパッタ面3aから基板Wに向かってスパッタ原子やスパッタイオン(スパッタ粒子)が飛散する。この段階においては、ダミー基板Wdに対してスパッタ粒子が堆積されて成膜される。
スパッタリング初期段階が終了しプラズマが安定した段階で、連続ステージ10bを移動させることによって、基板Wに対して安定状態のプラズマよりスパッタ粒子が堆積されて成膜される。基板Wに対して成膜が完了すると、連続ステージ10bが移動する。スパッタリングは継続しているため、次の基板Wに対しては、最初から安定状態のプラズマによってスパッタリングされたスパッタ面3aから飛散したスパッタ粒子が入射する。
この成膜装置1dを用いて成膜を行うことによって、複数枚の基板Wに連続して成膜することが可能となる。
(第6の実施形態)
メッシュ電極(格子状の電極)を使用する、本発明の第6の実施形態について説明する。本実施形態では、イグニッション時のスパッタ粒子を遮断するにあたって、電磁場を形成することが可能な電極が用いられる。本実施形態は、第2の実施形態の分割シャッタ23の代わりにメッシュ電極(手段α)30を用いることを除いて、第2の実施形態と同様の構成を有している。図6A及び図6Bはメッシュ電極30を備えた成膜装置1eの概略図である。
成膜装置1eはターゲット3と基板Wとの間に、メッシュ電極30を備えており、メッシュ電極30は、適切な方法で真空チャンバ2a内に固定されている。図6Bにメッシュ電極30の平面図を示す。メッシュ電極30は平面視円形の枠体31と導線32とから構成されており、枠体31内に格子状に導線32が固定されている。使用される導線32は、スパッタ粒子の通過を阻害しないように、細ければ細いほど好ましい。また、メッシュ電極30は図示しない電源と接続されており、この電源より電圧を印加することによって、電磁場を形成することが可能である。
上記構成の成膜装置1eは、イグニッション時に、メッシュ電極30によってメッシュ電極30の周囲に電磁場を形成することによって、イグニッション時の成膜時のスパッタ粒子及び荷電粒子を遮断することができる。
また、形態の成膜装置1eに使用されているメッシュ電極30は、特別な形状の真空チャンバを使用する必要がないため、既存の成膜装置への導入も容易である。
(第7の実施形態)
コイル(磁場発生手段(手段α))を使用する、本発明の第7の実施形態について説明する。図7は、第1コイル40および第2コイル45を備えた成膜装置1fの概略図である。ここで磁力線Mは、説明の便宜上、図7において矢印を用いて示されているが、磁場の方向を限定するものではない。N→Sの方向でもよく、S→Nの方向でもよい。
成膜装置1fには、真空チャンバ2aを取り囲むようにして周囲に第1コイル40および第2コイル45が設置されている。
第1コイル40および第2コイル45は、それぞれ上下方向に所定の間隔を存して真空チャンバ2の外側壁に設けたリング状のコイル支持体41、46を有し、このコイル支持体41、46には、ターゲット3及び基板Wの中心間を結ぶ垂直軸の周りで、それぞれ導線42、47が巻回されている。また、各コイル40、45は、各コイル40、45への通電を可能とする図示しない電源装置を備えている。
ここで、コイルの個数、導線15の径や巻数は、例えばターゲット3の寸法、ターゲット3と基板Wとの間の距離、電源装置の定格電流値や発生させようとする磁場の強度(ガウス)に応じて適宜設定される。
電源装置は、第1コイル40および第2コイル45における電流値及び電流の向きを任意に変更できる制御回路(図示せず)を備えた公知の構造のものである。本実施形態においては、第1コイル40に下向きの垂直磁場が発生するようにマイナスの電流値を印加した。一方、第2コイル45には上向きの垂直磁場が発生するようにプラスの電流値を印加した。このように第2コイル45の電流値を第1コイル40に対して反転させることで、図7に示すように、磁力線の向きは、基板Wに対して垂直とはならず、真空チャンバ2aの側壁に向かうようになる。
上記成膜装置1fでは、イグニッション時に、第1コイル40にマイナスの電流を印加すると共に、第2コイル45にプラスの電流を印加し、基板Wとターゲット3との間に、スパッタ粒子の軌道を基板Wから逸らせるような磁場を形成することによって、イグニッション時のスパッタ粒子及び荷電粒子を遮断することができる(第1コイル40及び第2コイル45の印加電流の向きは逆でもよい)。
また、本実施形態の成膜装置1fに使用されているコイル40、45は、特別な形状の真空チャンバを必要としないため、既存の成膜装置への導入も容易である。
本発明によれば、イグニッション時に堆積するスパッタ粒子の影響を受けずに、基板に形成された高アスペクト比の各微細ホール及びトレンチに対し、被覆性の良い成膜を行うことが可能な成膜装置を提供することができる。
C カソードユニット
W 基板(被処理体)
1 成膜装置
2 真空チャンバ
3 ターゲット
3a スパッタ面
4 磁場発生手段
4a ヨーク
4b,4c 磁石
9 DC電源(スパッタ電源)
10 ステージ
10a 可動ステージ
10b 連続ステージ
11 ガス管
12 真空排気手段
12a 排気管
20 回転軸
21 シャッタ
22 シールド
23 分割シャッタ
24 可動シャッタ
25 可動軸
26 ヒンジ部
30 メッシュ電極
40 第1コイル
45 第2コイル

Claims (2)

  1. 被処理体の表面にスパッタ法を用いて被膜を形成する成膜装置であって、
    互いに対向するように配置された前記被処理体と前記被膜の母材であるターゲットとを収納するチャンバと;
    前記チャンバ内を減圧する排気手段と;
    前記ターゲットのスパッタ面前方に磁場を発生させる磁場発生手段と;
    前記ターゲットに負の直流電圧を印加する直流電源と;
    前記チャンバ内にスパッタガスを導入するガス導入手段と;
    前記ターゲットと前記被処理体との間に前記スパッタガスを導入してプラズマを発生させた後、プラズマが安定状態となるまで、前記被処理体へのスパッタ粒子の入射を防ぐ手段αと;
    を備え
    前記手段αは、前記被処理体と前記ターゲットとの間に前記スパッタ粒子の軌道を前記被処理体から逸らせるような磁場を形成する、磁場発生手段であることを特徴とする成膜装置。
  2. 請求項記載の成膜装置によって被処理体の表面にスパッタ法を用いて被膜を形成する方法であって、
    前記ターゲットと前記被処理体との間に前記スパッタガスを導入してプラズマを発生させた後、プラズマが安定状態となるまで、前記被処理体へのスパッタ粒子の入射を防ぐとともに、プラズマが安定した段階で、前記被処理体に成膜を開始することを特徴とする成膜方法。
JP2011522850A 2009-07-17 2010-07-15 成膜装置および成膜方法 Expired - Fee Related JP5427889B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011522850A JP5427889B2 (ja) 2009-07-17 2010-07-15 成膜装置および成膜方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009169335 2009-07-17
JP2009169335 2009-07-17
JP2011522850A JP5427889B2 (ja) 2009-07-17 2010-07-15 成膜装置および成膜方法
PCT/JP2010/061980 WO2011007832A1 (ja) 2009-07-17 2010-07-15 成膜装置

Publications (2)

Publication Number Publication Date
JPWO2011007832A1 JPWO2011007832A1 (ja) 2012-12-27
JP5427889B2 true JP5427889B2 (ja) 2014-02-26

Family

ID=43449441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011522850A Expired - Fee Related JP5427889B2 (ja) 2009-07-17 2010-07-15 成膜装置および成膜方法

Country Status (6)

Country Link
US (2) US20120111722A1 (ja)
JP (1) JP5427889B2 (ja)
KR (1) KR101406341B1 (ja)
CN (1) CN102471875A (ja)
TW (1) TWI386508B (ja)
WO (1) WO2011007832A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885521B2 (ja) * 2012-02-01 2016-03-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR101700341B1 (ko) * 2013-08-29 2017-02-13 가부시키가이샤 알박 반응성 스퍼터 장치
KR102454433B1 (ko) * 2015-05-28 2022-10-17 삼성디스플레이 주식회사 성막 장치 및 이의 세정 방법
CN108588659A (zh) * 2018-05-04 2018-09-28 京磁材料科技股份有限公司 高效低耗的镀膜设备
JP6666524B1 (ja) * 2018-05-11 2020-03-13 株式会社アルバック スパッタリング方法
JP7044887B2 (ja) * 2018-08-10 2022-03-30 株式会社アルバック スパッタリング装置
US11345991B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and machine of manufacture
CN110747441A (zh) * 2019-11-21 2020-02-04 上海大学 一种靶材成膜装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310364A (ja) * 1989-05-24 1990-12-26 Hitachi Ltd スパツタリング装置
JPH10158821A (ja) * 1996-11-27 1998-06-16 Tdk Corp 有機el発光素子の製造装置および方法
JP2001073131A (ja) * 1999-09-02 2001-03-21 Ulvac Japan Ltd 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JP2002080962A (ja) * 2000-09-07 2002-03-22 Ulvac Japan Ltd スパッタリング装置及び薄膜製造方法
WO2008114718A1 (ja) * 2007-03-16 2008-09-25 National University Corporation Tohoku University マグネトロンスパッタ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170011A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 半導体装置用部材の製造方法
JPH03111563A (ja) * 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置
JPH05148632A (ja) * 1991-11-22 1993-06-15 Mitsubishi Electric Corp 薄膜形成装置
JP2976965B2 (ja) * 1998-04-02 1999-11-10 日新電機株式会社 成膜方法及び成膜装置
JP3586197B2 (ja) * 2000-03-23 2004-11-10 シャープ株式会社 薄膜形成用プラズマ成膜装置
JP2005187830A (ja) * 2003-12-24 2005-07-14 Cyg Gijutsu Kenkyusho Kk スパッタ装置
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310364A (ja) * 1989-05-24 1990-12-26 Hitachi Ltd スパツタリング装置
JPH10158821A (ja) * 1996-11-27 1998-06-16 Tdk Corp 有機el発光素子の製造装置および方法
JP2001073131A (ja) * 1999-09-02 2001-03-21 Ulvac Japan Ltd 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JP2002080962A (ja) * 2000-09-07 2002-03-22 Ulvac Japan Ltd スパッタリング装置及び薄膜製造方法
WO2008114718A1 (ja) * 2007-03-16 2008-09-25 National University Corporation Tohoku University マグネトロンスパッタ装置

Also Published As

Publication number Publication date
CN102471875A (zh) 2012-05-23
US20140048413A1 (en) 2014-02-20
KR20120018376A (ko) 2012-03-02
WO2011007832A1 (ja) 2011-01-20
US20120111722A1 (en) 2012-05-10
TWI386508B (zh) 2013-02-21
JPWO2011007832A1 (ja) 2012-12-27
TW201120230A (en) 2011-06-16
KR101406341B1 (ko) 2014-06-27

Similar Documents

Publication Publication Date Title
JP5427889B2 (ja) 成膜装置および成膜方法
JP5373905B2 (ja) 成膜装置及び成膜方法
JP4344019B2 (ja) イオン化スパッタ方法
US8834685B2 (en) Sputtering apparatus and sputtering method
TWI548766B (zh) Sputtering device
US20110048927A1 (en) Sputtering apparatus and sputtering method
JP5373904B2 (ja) 成膜装置
JP2013030679A (ja) 成膜装置および成膜方法
KR101429069B1 (ko) 성막 장치 및 성막 방법
JP2007197840A (ja) イオン化スパッタ装置
JP3448227B2 (ja) セルフスパッタリング方法
JP5693175B2 (ja) スパッタリング方法
JP2005281726A (ja) プラズマ成膜方法及びその装置
JP2011179068A (ja) 金属薄膜の形成方法
JP3784203B2 (ja) マグネトロンスパッタ方法と装置
US11851750B2 (en) Apparatus and method for performing sputtering process
JP4880495B2 (ja) 成膜装置
KR20210118157A (ko) 성막 장치 및 성막 방법
JP2018135586A (ja) スパッタリング装置及び薄膜形成方法
JPH10298750A (ja) スパッタリング装置
JP2015053108A (ja) イオンビーム発生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Ref document number: 5427889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees