TW201040332A - Silicon wafer and method for manufacturing thereof - Google Patents

Silicon wafer and method for manufacturing thereof Download PDF

Info

Publication number
TW201040332A
TW201040332A TW099108918A TW99108918A TW201040332A TW 201040332 A TW201040332 A TW 201040332A TW 099108918 A TW099108918 A TW 099108918A TW 99108918 A TW99108918 A TW 99108918A TW 201040332 A TW201040332 A TW 201040332A
Authority
TW
Taiwan
Prior art keywords
wafer
heat treatment
manufacturing
stress
temperature
Prior art date
Application number
TW099108918A
Other languages
English (en)
Other versions
TWI412639B (zh
Inventor
Toshiaki Ono
Takayuki Kihara
Yumi Hoshino
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201040332A publication Critical patent/TW201040332A/zh
Application granted granted Critical
Publication of TWI412639B publication Critical patent/TWI412639B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

201040332 六、發明說明： 【發明所屬之技術領域】 本發明關於一種矽晶圓及其製造方法，特別是關於一 種在施加以產生高内部應力的熱處理之矽晶圓中所使用的 較佳的技術。 本發明申請案對2009年3月25日所申請的日本專利 申請第2009 — 074947號主張優先權，並在此引用其内容。 Q 【先前技術】 由於元件的高積體化，在元件製程中多採用急速升降 溫步驟，呈短時間化傾向，最高溫度也呈高溫化傾向。特 別是從45nm節點（hp65 )有時利用稱作FLA ( flash lamp annealing，閃光燈退火）、LS a ( 印此Αηι^，非溶 化式雷射瞬間退火）、LTP ( Laser thermal pr〇cess，熔化式 雷射熱處理）的退火步驟。 。其中，在FLA熱處理中，是將晶圓升溫到4〇〇〇c〜 Q 刪C的初始溫度’並利用Xe燈等短波長的光而對晶圓全 面進行光照射，在只將晶圓極表面層急速加熱到u〇〇〇c 以上而達到石夕的炼點附近後，進行急冷。熱處理時間為從 μ秒到毫秒的單位（級）。 關於FLA處理的技術在以下文獻中有所揭示。 丨，錄1] 9本專利之特表2008-515200號公報 ¥ 利文獻2]日本專利早期公開之特開2008 —98640 筑公報 在這種熱處理下，晶圓表面和背面產生數百。C的溫度 3 201040332 差，與以前所進行的RTA (Rapid Thermal Annealing，快 速熱退火）相比，負載非常高的應力。 但是，因為像這樣負載高的應力，所以在像上述FLA 那樣的毫秒退火中，產生晶圓容易破裂關題。而且，如 f利文獻2的段落_記述的《，在元件製造步驟 ’處理條件的制約多’例如為了抑制雜質的擴散，在孔A =後的步驟林能進行·。c以上賴處理等，因此，要 求凡件製造前的矽晶圓解決該問題。 【發明内容】 々本，明的目的是提供―鄉於上述問題而形成的，即 使採用藉由上述FLA退火處理的毫秒退火也具有抗裂性 之晶圓。 丄木用FLA、LSA方式時，由於處理溫度（峰值溫度） 短時間内進行升溫、降溫，所以在晶圓上施加的 二二:使晶圓產生破裂’因此’發明者們探求一種提 ^夠承f此壓力的晶圓之方法。首先發現，在似時作 j裂方法所採用的，利用晶圓中的氧析出物以防止滑移 =長而防止破⑽方法，因為上賴處理㈣溫度條 =過於祕，所以幾乎無效。而且發現，在採用孔A、 時，因各個熱處理的加熱方法而使晶圓中的鹿力 生㈣μ ’所μ要與這些城方法對應 裂= 匕曰，為了在這種條件的熱處理下使晶圓不產生破 W ’而對4表面的傷（裂縫）的有無和破裂產生之關係 201040332 進行調查。 結果發現，如後述的實施例所示’在晶圓表面（背面） 所存在的傷（裂縫）的大小、位置’及對應FLA熱處理條 件而在晶圓表面（背面）附近的内部所產生的應力之間， 存在對破裂產生的一定的關係。 本發明的矽晶圓的製造方法為一種矽晶圓的製造方 法，包括：
晶圓準備步驟，其切割矽單結晶塊，並對該切割了的 石夕晶圓進行表面處理； 應力設定步驟，其設定在前述晶圓準備步驟中所準備 的前述矽晶圓上施加的應力S (MPa); 檢查步驟，其檢查在前述矽晶圓的表面或背面上所存 在的傷； 判定步驟，其判定在前述檢查步驟中所檢查的石夕晶圓 是否滿足下述式（A)的基準，並將滿足基準的矽晶圓作 為合格，將不滿足基準的矽晶圓作為不合格， 應力 Sx傷的大小 CS3500 (MPa.pm) ...(A) c:在矽晶圓表面或背面上所存在的傷的大小（μιη)。 在本發明中，當前述應力S依存於熱處理時， 在前述石夕晶圓的製造方法中，前述熱處理的處理條件 處理時間是從1μ秒到10〇111秒左右。
夕晶圓的製造方法中，當判明前述檢查步驟中 某夕晶®背面上的大小2卿以上的光點缺陷（HghtpolI 201040332 defect, LPD)小於等於1〇個時，在前述判定步驟中，也可 判定該矽晶圓滿足上述（A)的基準。 在所述石夕晶圓的製造方法中，也可將在前述判定步驟 中判定為不滿足上述（A)的基準之石夕晶圓，在前述晶圓 準備步驟中再次進行表面處理。 曲在剛述矽晶圓的製造方法中，也可將前述矽晶圓的氧 /d〇is^/^5xl〇17〜2〇xi〇nat〇ms/cm3(〇ld_ASTM)。 本發明的矽晶圓可利用前述矽晶圓製造方法進行製 造。 本發明的矽晶圓為一種被施以鏡面加工，並供給到半 導體元件的製程之㊉晶圓’該半導體元件製 溫度大於等於猜U小於等於卿溶點，處理時=；； 秒到100m秒左右之條件的熱處理步驟， 當設因前述熱處理而在矽晶圓的各點所產生的應力 為S(MPa)，設在矽晶圓背面所存在的傷的大小為c(‘叫 時，也可以滿足下述式⑷的形態而設定前述傷的大小。 應力 Sx傷的大小 CS3500 (ΜΡα.μηι) ··. 在本發明中，在矽晶圓背面的大小2μη/以上的LpD 小於等於10個更佳。 在本發明中，前述矽晶圓的氧濃度0i在5xlol7〜 2〇xl017atoms/cm3 (Old —ASTM)的範圍内。 而且，本發明的石夕晶圓的製造方法為一種對石夕晶圓進 行了鏡面加工後’供給到半導體元件的製程之⑧晶圓 造方法’該半導體元件的製程具有最高溫度大於等於 201040332 1100〇C且小於等於矽的熔點，處理時間從Ιμ秒到⑽瓜 秒左右之條件的熱處理步驟， 當設因前述熱處理而在矽晶圓的各點所產生的應力 為S(MPa)，設在石夕晶圓背面所存在的傷的大小為c( 時，可以滿足下述式（A)的形態而設定前述傷的大小。 應力 Sx傷的大小 C$3500 ... (A) 而且，在本發明中，也可採用在進行前述熱處理時， 使矽晶圓背面的大小2μηι以上的LPD小於等於1〇個之方 ^ 法。 本發明的石夕晶圓為一種施以鏡面加工，並供給到半導 . 體元件的製程之矽晶圓，該半導體元件的製程具有最高溫 • 度大於等於且小於等於矽的熔點，處理時間從= 秒到100m秒左右之條件的熱處理步驟， 當設因前述熱處理而在矽晶圓的各點所產生的應力 為S(MPa)，設在矽晶圓背面所存在的傷的大小為c(叫〇 時，也可以滿足下述式（A)的形態而設定前述傷的大小， 〇 應力Sx傷的大小CS3500 (MPa.pm)…（A) 從而可提供一種在具有FLA等熱處理步驟的半導體元件 的製程中能夠防止產生破裂之石夕晶圓，該FLA等方法與 RTA相比，產生的應力增大。 在45nm節點（hp65) ’作為金屬氧化半導體場效電 晶體（MOSFET)的退火步驟，與習知技術的RTA相比， 可進行更尚溫、短時間的退火。這是因為，如圖3所示， 在與符號Mos所示的MOS FET的源極Ms、没極Md鄰接， 201040332 且相距基板表面的深度（接合深度）％為2〇11111左右之淺 雜質擴散區域的超淺接合Mex處，需要實現圖4所示那樣 的相形的雜質分佈圖，亦即，需要實現在超淺接合M e X區 域内的雜質濃度的均一性和在邊界處的陡急變化狀態。這 樣是為了將因高加熱溫度所打進的雜質充分地活化而減小 電阻，同時，利用短加熱時間而抑制雜質的不必要的擴散， 且避免活化的雜質的失活（deactivati〇n)。 这樣，為了實現低於45nm節點（hp65)下所要求的 之接合深度Xl，可進行FLA或lsa等其中，fla ，預先將晶®升溫利以下的初始溫度，並利 X將晶圓極表層急速加熱到 WC^6〇〇〇c ==，從一秒 雜附近後再進= 的超淺接合、、^ ^在目3巾以Mex表示 小、閘極_抑制、、源二；漏的減 的空乏化的抑制之處理條件。 減小、閘極 ，利用雷射照射而對晶圓進行局部加 叫可像這樣計算_力二 201040332 :水ϊ處理時晶圓中所產生的内部應力達到—。a
上以^在雷中射S3,除了在晶圓厚度方向 生，與此相對，在曰曰圓=周圍亦即晶圓面内方向上也產 中所產生的溫度差:主要是地進行加熱的FLA Ο Ο 為更小。錢處理時晶财㈣生_部應力被認 因此，在FLA中，需| *丨田ώ 法而防止產生破裂。 與LSA不同的條件及方 近所ϋ卜二t本發明者_見解’在lsa中’邊緣部附 „裂縫的影響對破裂產生容易占較大比例，亦 r另方於晶圓邊緣部附近時容易產生破 存在對破裂產生具有圓中央部附近的裂縫的 驟中3 „的發明者們發現了在秒日日日圓的製造步 驟中防止產生這種晶圓破裂的對策。 在本發明中’藉由使石夕晶圓背面的大小2μηι以上的 U>Dj、於等於10個’可製造滿足上述式⑷的條件的晶 圓。精此，可實現供給石夕晶®的半導㈣， 對應採用前述FLA的進行急熱/急冷的熱處理步驟而要求 之能夠防止產生破裂的晶圓背面狀態。 士如圖9所示，很明顯當2μηι以上的LPD在背面增大 牯，利用共焦光學系統的雷射顯微鏡或暗視野顯微鏡所測 9 201040332 定的傷（Crack ’破裂）數增大。 面所存在的傷的數, 、 可推疋晶圓背 件之傷對輪上料防止破裂的條 可替換為防止破裂的=位置#)而败該LPD， 使*=系統的雷射顯微鏡或暗視野顯微鏡是 ‘次隼微小點進行照射，並使其反射 ,/、中、又先杰的全面上所配置的針孔處，且對通過
Hi的光量進行檢測，具體地說，可制Lasertec株式 會社氣造的Magics等。 ^本發明中，前述矽晶圓的氧濃度0i可在5xl〇17〜 2〇xl〇17atoms/cm3 (〇ld-ASTM)的範圍内。 而且，本發明的矽晶圓的製造方法為一種對矽晶圓進 1了鏡面加工後，供給到半導體元件的製程之矽晶圓的製 造方法，該半導體元件的製程具有最高溫度大於等於 11〇〇 c且小於等於石夕的溶點，處理時間從w秒到1〇〇m 秒左右之條件的熱處理步驟， 當設因前述熱處理而在矽晶圓的各點所產生的應力 為S(MPa)，設在矽晶圓背面所存在的傷的大小為cc^tm) 時，可以滿足下述式（A)的形態而設定前述傷的大小， 應力Sx傷的大小C$3500 (MPa.pm)…（A) 從而在F A L處理中容易產生破裂的狀態下，對加熱時產生 的應力大的部分，亦即’對從晶圓中央開始到晶圓半徑R 的2/3倍的範圍内之晶圓背面中央部分的裂縫，當存在該 10 201040332 破裂，亦即，可提供一種對進行fla處理 的晶a具有该處理中的抗裂性之晶圓。
」專利申請案的發明者們發現，為了對凡八處 理中二ίϊ破裂具有雜’重要的是特概要避免期 :内因此’在具有傷導入的可能性之晶圓加工 a程的搬運步驟或熱處理步驟等的晶圓操作中，可採用對 2R/3以内的區域不操作的方法。另外，在♦晶圓製造步驟 中，藉由在能夠除去晶圓背面的傷之兩面鏡面研磨步驟以 後，不對上述的應力增大部分，亦即不對從晶圓中心開始 的半徑2/3以内的區域進行操作，可減小托八處理中的破 裂產生的危險性。 而且，在本發明中，當進行前述熱處理時，藉由採用 使石夕晶圓背面的大小2μηι以上的LPD小於等於1G個之方 法，可實現供給石夕晶圓的半導體元件的， 應採用前述FLA的急熱/急冷熱處理步驟而要求之能夠防 止產生破裂的晶圓背面狀態。 本發明的矽晶圓的製造方法為—種矽晶圓的製造方 法，包括： 晶圓準備步驟，其切割矽單結晶塊，並對該切割了的 石夕晶圓進行表面處理； 應力設定步驟，其設定在前述晶圓準備步驟中所準備 的前述矽晶圓上施加的應力S (MPa); 檢查步驟，其檢查在前述矽晶圓的表面或背面上所存 在的傷； 11 201040332 判定步驟，其判定在前述檢查步驟中所檢查的矽晶圓 是否滿；i下述式⑷的基準，並將滿足基準㈣晶圓作 為合格，將不滿足基準的矽晶圓作為不合格， 應力Sx傷的大小C$3500 (MPa>m) ...⑷ C:在矽晶圓表面或背面上所存在的傷的大小， 從而由檢查步_結果舰合料合格，麵去不滿足基 準的晶圓’因此’可提供具有能夠防止產生破裂的晶圓^ I Ί. =2圓’其中上述防止產生破裂的晶圓背面狀態為 對應半¥體讀的製造步驟巾的前述FLA祕 要求的。 藉此’可製造—種這樣㈣晶圓，在向源極/汲極擴散 品/打進雜貝後的退火處理中，使打進的雜 活 行可除去因雜質的打入所產生的結晶缺陷： 下Γ夠實現接近於所謂的矩形雜f分佈圖的狀態 之仏件下，也不會產生晶圓的破裂。 —另外，當前述應力S依存於熱處理時， ，」Γί 谷點，處理時間為從b秒到10〇m 質：佈圖U持上述的雜質的電氣活性化及矩形的雜 二即使是在因晶圓中央部存在的傷所引 ^ ί的可能性高之FLA中，也可防止產生破裂。 2·Πί在前述檢查步驟中判日月轉晶圓背面的大小 定_晶圓滿足上< ，在前述判定步驟中判 4 (A)的基準’從而可判別上述的能 12 201040332 夠防止破裂的晶圓。 在本發明中，藉由將在前述 的石夕晶圓，在前述晶圓準備步驟中進=不&格 再次利用判定步驟判定為人二驟:f人如:表面處理’可 中的再處理為背面的研磨;ί較:且該: 精研磨’由於具有使矽晶圓背面的研磨標準:於 ❹ 〇 到、於等於3哗的研磨步驟，所以，即使在晶圓準備步驟 (=晶圓製造步驟）中導人了傷，也可除去^ 影響，能夠防止在FLA步驟中產生晶圓的破裂。排I、 在本發明中’能_前_晶_氧濃度〇 5XK) 7〜2〇Xl0、oms/cm3 (⑽_ASTM)的範圍内。在 本發明的石夕晶圓可利用上述的石夕晶圓的製造方法而 製造。 如利用本發明’則可提供一種在半導體元件的製程中 能夠防止從晶圓中央部產生破裂的矽晶圓，其中該半導體 元件的製程具有與RTA相比產生極大的應力之^^八等的 熱處理步驟。 【實施方式】 以下，根據圖示對關於本發明的矽晶圓及其製造方法 的第1實施形態進行說明。 圖1所示為本實施形態的矽晶圓的製造方法之流程 圖。 本實施形態的矽晶圓的製造方法為—種對矽晶圓進 行了鏡面加工後，供給到半導體元件的製程之石夕晶圓的製 13 201040332 造方法’該半導體元件的製 1 1100°C且小於具有取鬲溫度大於等於 秒左右，^ 夕_點’處理時間從1M少到漏m 次攸1μ秒到l〇m秒之條 理步驟，該製造方法如圖丨所示2 令熱處 定步驟S4 Λ 驟82、檢查步驟S3、判 ^驟S4、具有FLA等熱處理步驟松的科製造步驟 從石夕斤Γ晶圓準備步驟S1為利用cz(直拉）法， =2單結晶，並物單結晶進行切割加工， =㈣、研削、研磨、洗淨等表面處理㈣備石夕晶圓 之乂驟:在該步驟中具有作為精加工的研磨步驟S12。 晶圓準7備步驟S1的拉起時’將矽晶圓的氧濃度 〇"又疋為 5xl〇i7〜20xl0nat〇ms/cm3 (〇id AsTM)。 土圖1所示的應力设定步驟S2是依據半導體元件的製 驟S5中的FLA等急速升溫冷卻熱處理步驟S52，設 J在晶圓表面層所產生的應力和對應該應力所要求的晶圓 背面表面狀態，其中，半導體元件的製造步驟s5是作為 供給晶圓準備步驟S1所準備的矽晶圓之後期步驟，而且， 熱處理條件的具體條件，是形成使供給鏡面加工了的矽晶 圓的熱處理，為在最高溫度大於等於n〇(rc且小於等於矽 的溶點，處理時間從1 μ秒到1 秒左右之條件下的急速 升溫冷卻熱處理步驟S52，並在該熱處理步驟S52下，設 定可抑制產生破裂的晶圓背面中央部的狀態。該晶圓背面 的狀怨具體地說’是使在前述熱處理步驟S52中形成石夕晶 14 201040332 圓產生破裂的原因之1〇μιη以上的傷，在圖6所示的晶圓 中央部分Wc處利用後述的條件進行排除。晶圓中央部分 Wc如圖6所示，為從前述矽晶圓w的背面Wr的中心最 外周部Wo沿著晶圓徑方向朝外的距離j·之區域，該距離r 對圖ό中以符號R表示的晶圓半徑尺寸之比被設定在〇〜 2/3以内的範圍中。
❹ 這裏’矽晶圓可適用直徑尺寸為300mm以上至 450mm左右的石夕晶圓。 另外’在本實施形態中，在元件製造步驟S5中作為 對象的熱處理步驟S52，可在這樣的條件下進行，亦即， 在向圖3所示的源極/汲極擴散區域Mex打入雜質後的退 火處理中’同時實現使打入的雜質電氣活性化，以及除去 因雜質的打入所產生的結晶缺陷。 所說的電氣活性化是指，從圖5之（a)所示那樣， 利用離子打入而注入的雜質通常只是在Si結晶中隨機存 在而呈電氣惰性的低電氣傳導度之狀態，藉由利用退火而 付與熱能量，從而形成如圖5之（b)所示那樣，雜質移動 到結晶格子點的位置並電氣活性化而使電氣傳導度提高之 狀態。 所說的除去因雜質的打入所產生的結晶缺陷是指，從 圖5之（a)所示那樣，當打入雜質時，本來以原子規則 排歹〗的單結晶石夕具有因打入的能量而使原子的規則排列混 亂的格子缺陷之狀態，藉由利用退火而賦予熱能量，從而 开v成如圖5之（b)所示那樣，石夕原子再次進行排列，而形 15 201040332 成不存在作為產生漏泄電 前者的雜質的活性化為使^、、、°晶缺陷之狀態。 的原子間(格子間)稍稍移動:二達以的格子點為止 活性化所花費的時間也短，;^可，移動距離短， 的高溫。亦即，高溫且時峰值溫度超過麵 與此相對’後者的Si單結晶 ==為 了 !原== 為了除去結晶缺陷需要低溫長二㈣，所以， 這樣，作為用於同時控制時間常量不同的現象之埶處 ==_條件苛刻，在優先雜=== :件的情況下，為了將雜質擴散抑制在最小 / ㈣，絲纽結晶缺_除去不充 OSFET的漏泄電流增多。另—方面，在優先除去結 晶缺陷而增長處理時間的情況下，雖然缺陷被襟正而結晶 性恢復’但雜質擴散變得嚴重，容易引起短通道效果。 亦即’熱處理步驟S52為了同時滿足這樣的2個相反 的作用’且形成具有高雜質密度和淺擴散深度之極淺接合 M e X，要求對時間常量列的2個熱現象進行控制，所以， 在，條件下’與f知的RTA相比，晶圓破裂產生頻次變得 極同，需要设疋與§亥熱處理條件相對應的晶圓狀態。 另外，當晶圓應力設定步驟S2中的背面應力狀態如 後述的實施例那樣，與處理溫度（峰值溫度）大於等於 1100°C且小於等於矽熔點，處理時間從1μ秒到1〇〇m秒左 16 201040332 右之處理條件相對應，在各個情況下使從晶圓表面供給到 内部的加熱能量為每單位面積20〜30J/cm2，較佳為22〜 24〜26J/cm2時’以在流入這樣的能量的晶圓表面附近所產 生的最大應力S (MPa)，和在晶圓背面中心部分所存在的 傷的大小C (μιη)之積的值SxC滿足
SxCS3500 (MPa.pm)…⑷ 的形態，設定前述傷的大小。
亦即，在直位300mm晶圓的情況下，分別如後述那 樣，當與表1對應，加熱能量（處理溫度）為2〇J/cm2時， 設定為40〜50μιη左右的傷在從中心向徑方向的距離對晶 圓半徑尺寸為10/300以内的範圍中不存在之狀態，6〇〜 7〇μιη左右的傷在從中心向徑方向的距離對晶圓半徑尺寸 為120/300以内的範圍中不存在之狀態，115〜12_左右 的傷在從巾心向徑方向的距崎晶圓半徑尺寸為而3〇〇 以内的範圍中不存在之狀態，當與表2對應，加熱能量（處 理溫度）為MJ/cm2時，設定為4〇〜5一左右的傷在從中 ^向從方向的距轉晶圓半徑尺寸為聰3⑻㈣的範圍 不存在之狀態，6G〜7G，左右的傷在從中心向徑方向 =離對晶圓半徑尺寸為i湖⑻以内的範财不存在之 門I尸115 125μΐη左右的傷在從中心向徑方向的距離對晶 声寸為12G/3GG以内的範圍+不存在之狀態，當與 仙ί應，加熱能量（處理溫度）為雇V時，設定為 μηι左右的傷在從中心向徑方向的距離對晶圓半徑 寸為120/300以内的範圍中不存在之狀態，6〇〜7〇，左 17 201040332 =It 方向的距離對晶圓半徑尺寸為 傷在從中’115〜125哗左右的 内的範15中不;°纟距離對30圓半徑尺寸為120/300以 理溫产）A ,在2之狀態’當與表4對應，加熱能量（處 理，皿度）為26J/Cm2時 = 心向徑方向的距雜料日π L 左右的坛在從中 中不存在之：能:尺寸為12_〇以内的範圍 的距離左右的傷在從中心向徑方向 狀能，尺寸為 以_範圍中不存在之 圓^尺ϋ Mm左右的傷在從巾心向徑方向的距離對晶 二寸為130/300以内的範圍中不存在之狀態。 曰在力’、、、犯里（處理溫度）為20J/cm2的情況下，當對 晶圓。表面溫度本身進行測定時，树為刪。(：左右而較 1100 C低但產生的内部應力與傷的大小及有無之關係本 身亚不依據晶®表面溫度狀態’與上述說明並無變化，所 以，即使溫度狀態低，產生的内部應力的最大值也較95Mpa 大之熱處理條件屬於本專利申請案的範圍。該產生的内部 應力的最大值可看作在晶圓中央部分產生。 而且，在產生的應力為壓縮應力的情況下，因為不產 生晶圓破裂，所以，晶圓邊緣部的應力設定可都除外。
圖1所示的檢查步驟S3用於檢查在矽晶圓端面及背 面所存在的傷，是在從前述矽晶圓背面的中心朝晶圓徑方 向外侧的距離r和晶圓徑尺寸r之比為〇〜2/3的範圍中， 檢查大小2μιη以上的LPD是否在1〇個以下。具體地說， 可利用藉由面檢機（KLA —Tencor製SP—1等）或CCD 18 201040332 該面檢機利用雷
备足排除符合前述 ’而將不滿足上述 照相機的圖像檢查法等檢查方法，其中， 射光。
述梦E 圓徑J (A)的傷這一基準之晶圓判定為合格， 基準的晶圓判定為不合格。 在判定步驟S4判定為不合格的情況下，藉由返回晶 圓準備步驟Si的研磨步驟Sl2，並除去晶圓背面、端面的 傷直至灰復到上述的基準，從而再次進入到檢查步驟幻、 判定步驟S4。 在判定步驟S4判定為合格的情況下，將矽晶圓供給 到元件製造步驟S5。 在該元件製造步驟S5中，可進行用於將以45nm節點 (hp65)形成的元件作入到矽晶圓中的必要處理，並具有 FLA等熱處理步驟S52。 在圖1所示的熱處理步驟S52中，利用圖7所示的熱 處理裝置進行閃光燈退火。該FLA裝置以微秒〜毫秒級照 射，可升溫到1350〇C左右。該熱處理裝置為利用氤氣閃光 燈發出的閃光而進行矽晶圓等的基板的熱處理之裝置。 該熱處理裝置由透光板61、底板62及一對側板63、 64構成’且在其内部具有用於收納半導體晶圓（矽晶圓） w並進行熱處理的室部65。構成室部65上部的透光板61 由例如石英等具有紅外線透過性的材料構成’作為使光源 19 201040332 5且戶向室部6 5内之室窗而發揮作用。而 A r ) 7、&板62上，立起設置有貫通後述的 基座（娜epoi·) 73及加熱板74並麟
的下面對其進行騎的支軸7G。 V^Ba® W 而且，在構成室部65的側板64上，形 半導體晶® w驗人及搬出之㈣部66。開&:= 用以轴67為中心進行轉動的閘闊68而開關 曰鬥 W在開口部66打開的狀態下’利用未圖示的搬運 置而搬入到室部65内。而且，#在室部65内進 晶圓W的熱處理時，利用閘閥68而閉鎖開口部。 一 室部65設置在光源5的下方。光源5包括多個 本實施形態中為27個）氙氣閃光燈69 (以下只稱作「 光燈69」）和反射鏡71。多個閃光燈69為分別具有長圓; 形狀的棒狀燈，且以各個長邊方向沿著水平方向的开^離: 彼此平行地排列設置。反射鏡71在多個閃光燈的 以覆蓋它們全體的形態而配置。 該氤氣閃光燈69包括：玻璃管，其在内部封入& 氣並在其兩端部設置與電容器相連接的陽極及陰極；觸$ 電極’其纏繞在該玻璃管的外面局部上。氙氣燈為電氣^ 緣體，所以在通常的狀態下，玻璃管内不通電。但^軋1 在觸發電極上施加高電壓並破壞了絕緣時，電容器 田 蓄的電氣會瞬時流過玻璃管内，此時的焦耳熱會使 熱而放出光。在該氙氣閃光燈69中，預先積蓄的靜 轉換為0.1毫秒至10毫秒這種極短的光脈衝，所二 20 201040332 點燈的光源相比，具有可得到照射極強的光之特徵。 在光源5和透光板61之間設置有光擴散板72。該光 擴散板72是使用在作為紅外線透過材料的石英玻璃的表 面上施加光擴散加工之光擴散板。 、 從閃光燈69所放射的光的一部分直接透過光擴散板 72及透光板61，射向室部65内。而且，從閃光燈69所放 Ο Ο 射的光的另一部分一度由反射器71進行反射，並透過光擴 散板72及透光板61而射向室部65内。 在室部65内設置有加熱板74和基座乃。基座乃黏 貼在加熱板74的上面。利用加熱板74及基座乃構成保持 裝置，該保持裝置在室部65内將半導體晶圓…以大致水 平姿勢進行保持。 加熱板74用於對半導體晶圓w進行預備加熱（輔助 加熱）。該加熱板74由氮化鋁構成，並具有在其内部收納 加熱器和用於控制該加熱器的感測器之構成。另一方面， 基座73將半導體晶圓w進行定位並保持，且使來自加熱 板74的熱能量擴散而將半導體晶圓w均勻地進行預備加 熱。作為s亥基座73的材質，是採用氮化鋁或石英等熱傳導 率比較小的材質。關於基座73的詳細情況將在後面^說 明。 基座73及加熱板74形成利用電動機4〇的驅動，而 在半導體晶1 W的駄/㈣位置與半導體晶圓w的熱户 理位置之間進行升降之構成。 处 亦即，加熱板74經由筒狀體41而與移動板42相連 21 201040332 結^該移動板42可由在室部65的底板62上所垂吊支撐的 引^構件43被引導並進行升降。而且，在引導構件43的 下端部固定有固定板44，且在該固定板44的中央部設置 有使滾珠螺絲45旋轉驅動的電動機4〇。而且，該滾珠螺 絲45與螺母48進行螺合，該螺母48與移動板42經由連 結構件46、47而進行連結。因此，基座73及加熱板％ 可利用電動機40的驅動，而在半導體晶圓玫的搬入/搬出 位置和半導體晶圓W的熱處理位置之間進行升降。 半導體晶圓w的搬入/搬出位置為基座73及加熱板 下降的位置，並可將使用未圖示的搬運自動裝置而從開 口部66搬入的半導體晶圓w載置在支持銷川上，或者將 載置在支持銷70上的半導體晶圓w從開口部的搬出。在 邊狀恶下，支持銷7〇的上端通過基座73及加熱板％上所 形成的貫通孔，並由基座73的表面向上方突出。 一另一方面，為了對半導體晶圓w進行熱處理，圖中 所示的半導體晶圓w的熱處理位置為基座73及加熱板74 上升到支持銷70上端的上方之位置。在基座73及加熱板 74從搬入/搬出位置上升到熱處理位置的步驟中，載置在 支持銷7G上的半導體晶圓W由基座73收取，且由基座 73的表面支持該半導體晶圓w的下面並上升，且在二近 室部65内的透光板61的位置保持水平姿勢。反之，在美 座73及加熱板74從熱處理位置下降到搬入/搬出位置的$ 驟中’由基座73所支持的半導體晶圓〜被過渡到支持銷 22 201040332 在支持半導體晶圓w的基座73及加熱板74上升到 熱處理位置的狀態下，透光板61位於基座73及加熱板74 所保持的半導體晶圓w和光源5之間。此時的基座乃和 光源5之間的距離，可藉由控制電動機4 q的旋轉量而調整 為任意的值。 而且，在室部65的底板62和移動板42之間，以包 ，筒狀體41的周圍之形態，而設置有驗以氣密狀態維持 〇 至部65的伸縮自如的蛇腹77。當基座73及加熱板74上 升到熱處理位置時，蛇腹77收縮，當基座73及加熱板％ 下降到搬入/搬出位置時，蛇腹77伸長而將室部65内的環 境和外部環境遮斷。 在室部65的開口部66和相反側的侧板63上，形成 有與開關閥80接通連接的導入路78。該導入路78向室部 65内導入處理所需要的氣體，例如惰性的氮氣。另一方 面，在侧板64的開口部66上，形成有與開關閥81接通連 接的排出路79。該排出路79用於排出室部65内的氣體， 疋經由開關閥81而與未圖示的排氣裝置相連接。 接著’對利用該熱處理裝置的FLA熱處理動作進行說 明。在該熱處理裝置中形成處理對象的半導體晶圓w為離 子注入後的半導體晶圓。 在該熱處理震置中’在基座73及加熱板74配置在半 導體晶圓W的搬入/搬出位置之狀態下，利用未圖示的搬 運自動裝置並經由開口部66而搬入半導體晶圓w，且載 置在支持銷70上。如半導體晶圓w的搬入完成，則利用 23 201040332 ----- X--- =_開口部66。然後，利用電動機4G的驅動而使 二^ ,加熱板74上升到圖7所示的半導體晶圓W的熱 处王立’且將半導體晶圓w保持水平姿勢。而且，打開 開關^及關㈣而在室部65内形成氮氣的氣流。 這晨在基座73及加熱板74上升的步驟中，基座73 接收支持銷7G上所載置的半導體晶圓w。此時，在半導 體曰曰圓，Wk支持鎖7G轉移到基座73後的數秒間，在基座 73和半導體晶圓w之間挾入薄空氣層，並利用該空氣層 而^成半導體晶圓W從基座73觸浮起的狀態。在這種 狀I、下因某些原因（例如微妙的傾斜）而使半導體晶圓 W在凹部97崎行移動，且晶圓端部由錐形面％而彈回 ^現，反紐秒鐘。然後，不久上述空氣層、;肖失，而使半 導體晶圓W在基座73的凹部97内穩定地保持。亦即，稍 稍浮起的半導體晶圓W由錐形面95而定位，即使不設置 特別的定位銷等也保持在凹部97的最下位置亦即載置面 =上。載置面99的直徑較半導體晶圓w的直徑稍大，通 常半導體晶圓W在載置面99上偏心並被定位/保持，所以 在其周端部的一點與錐形面95相接觸的狀態下被穩定地 保持。 基座73及加熱板74利用加熱板74中所内置的加熱 器的作用’預先加熱到規定溫度。因此，在基座73及加熱 板74上升到半導體晶圓w的熱處理位置之狀態下，半導 體晶圓w藉由與處於加熱狀態的基座73接觸而被預備加 熱，使半導體晶圓w的溫度依次上升。 24 201040332 在該狀態下，半導體晶圓w由基 然後，在半導體晶圓w的溫度上升時，利用】續加熱。 感測器，常時監視半導體晶圓w的表面溫度a圖示的溫度 加熱溫度T1。 到達預備 該預備加熱溫度T1為例如2〇〇〇c〜 度。即使將半導體晶圓W加埶到兮鞀声a#左右的溫 T卜打入到半導議w 加熱溫度 Ο ❾ 不久，當半導體晶圓W的表面溫度到達月 度η時，使閃光燈69點燈而進行閃光燈加熱 加熱步驟中的閃光燈69的點燈時間為0 1 X >’五 左右的時間。 少至10毫秒 這樣，在閃光燈69中，預先所積蓄的靜 樣轉換為極短光脈衝，所以可照射極強的閃光。匕里& 利用這種閃光燈加熱，半導體晶圓W的表 間到達溫度T2。該溫度丁2為i_〇c〜11〇〇〇c二: 體晶圓W的離子活性化處理所必需的溫度。藉^使^ 晶圓w的表面升溫到這種處理溫度T2 : 體晶圓W中的離子活性化。 丁入到丰導 此時，半導體晶圓W的表面溫度在01毫秒 到處理溫度Τ2，所以半導體晶圓w =的離子活性化在短時間内完成。因此，打人 fw中的離子不會擴散，能夠防止打人到半導體a圓;; =離子的分佈圖遲緩之現象的產生。離子活性化ς必需 、日、間與離子的擴散所必需的時間相比極短，所以即使是 25 201040332 0.1毫秒至10毫秒左右的不產生擴散的短時間，離子活性 化也完成。 ^而且，在使閃光燈69點燈而將半導體晶圓W加熱之 前，使用加熱板74而將半導體晶圓w的表面溫度加熱到 200°C至600°C左右的預備加熱溫度γι，所以，可利用閃 光燈69而使半導體晶圓w迅速地升溫到i_〇c至11〇〇〇c 左右的處理溫度T2。 在閃光燈加熱步驟結束後，基座73及加熱板74利用 電動機40的驅動而下降到圖7所示的半導體晶圓w的搬 入/搬出裝置，且使由閘閥68閉鎖的開口部66打開。由於 基座73及加熱板74下降，而使半導體晶圓w從基座73 被過渡到支持銷70。然後，在支持銷7〇上所載置的半導 體晶圓W利用未圖示的搬運自動裝置而被搬出。如以上所 述’完成一系列的熱處理動作。 本實施形態的矽晶圓可利用判定步驟S4,只將被判定 為合格的矽晶圓供給到元件製造步驟S5，所以’雖然應力 產生或破裂產生的原理難以弄清，但在利用上述那種fla 裝置的採用FLA等的掃描雷射照射型熱處理步驟S52中， 能夠提供可防止產生破裂的矽晶圓。 藉此’可使利用高加熱溫度所打入的雜質充分地活性 化而降低電阻，同時利用短加熱時間而抑制雜質的不必要 的擴放’且避免活性化的雜質的失活（deactivation )，即使 在能夠實現圖4所示那樣的箱形的雜質分佈圖之熱處理 中，也可抑制破裂的產生。 26 201040332 同吟’在固熔氧濃度0i、氧析出物的大小/密度控制、 作為添加物的碳濃度、氮濃度、作為磷收氣劑的鱗（P) 濃度的控制等這些習知的為了抑制/防止滑動轉位的伸展 而可進打的方法巾，對無法應對的那種相當於FLA的，達 到產生破f!的程度之條件嚴格的熱處理，可提 破裂的矽晶圓。 產生 而且，在研磨步驟S12中，藉由使石夕晶圓背面的研磨 〇 標準^於等於Ιμηι且小於等於3μιη，從而即使在判定步驟 S4判定為不合格的石夕晶圓或在晶圓準備步驟^中導入了 傷的情況下，也可除去該|，排除其影響，在LSa步驟 防止產生晶圓破裂。 另外，如圖8所示，在晶圓的表面”11上設置有作為 平坦面的主面W23及在周邊部上所形成的表面側倒角^ W24。而且，在背面Wr上設置有作為平坦面的主面π” 及在周邊部上所形成的背面侧倒角部W28。表面側倒角部 W24使從其周邊端部^^朝晶圓半徑方向内側之方向的^ Ο 度A卜較從背面側倒角部W28的周邊端部^^朝晶圓半 ，方向内侧之方向的寬度A2狹窄。表面側倒角部W24的 見度A1為50μπι至200μιη的範圍較佳。而且，背面侧倒 角W28的克度Α2為200μιη至300μπι的範圍較佳。 而且，表面側倒角部W24具有對表面Wu的主面W23 傾斜的第一傾斜面wii，背面側倒角部W28具有對背面 Wr的主面W27傾斜的第二傾斜面Wl2。第一傾斜面 的傾斜角度Θ1為10。至50。的範圍較佳，第二傾斜面wu 27 201040332 的傾斜角度Θ2為10°至奶。从〜 較佳。 的乾圍較佳，另外，為Θ1$Θ2 在第一傾斜面W11和 m設置有將它幻進行連接的第-曲二 外周部翻上設置有將邊端部wt之間，於背面最 -曲面W13的*座主 行連接的第二曲面W14。第 圍較佳，第-曲面wtf R1的範圍為8〇μιη至250μιη的範 生。纽時的傷產 的狀態進行設定以外，藉由在這種晶 產生破裂认，、τ在條件苛刻的FLA中進—步地防止 浐㈣下择：:於本發明的矽晶圓及其製造方法的第2實 施形怨，根據圖示進行說明。 士 示為本實施形態中的晶圓製造方法之流程圖， 二二：不的* 1實施形態的不同點是關於磊晶層成 、、5 :的構成要素附以相同的符號並省略其說明。 士目只施形悲'中’如圖2所示，在晶圓準備步驟S1 中/、有猫晶成膜步驟S11及其後的研磨步驟sl3。 一石在圖2所不的磊晶成膜步驟Sll中，是在晶圓表面進 4丁 =曰曰層成膜，例如形成p/p—型。這意味著在p—型晶圓 上k積P-11的蠢晶層之晶圓。在這裏，所說的石朋⑻濃 28 201040332 度為P—型是相當於電阻率〇.1〜1〇〇Qcm的濃度，所說的 p型是相當於電阻率〇.1Ωοιη〜1〇〇Ω(；ιη的濃度。 本實施形態中的磊晶成膜步驟S11可在研磨步驟S12 之後利用氣相成長裝置而進行，此時重要的也是防止在處 理中產生傷。 [實施例] 以下對關於本發明的實施例進行說明。 <實驗例1> 從氧濃度 Oi 被提高到 6xl〇17atoms/cm3 (Old-ASTM) 的直徑300mm的矽單結晶塊，利用切割、兩面研磨（DSp) 而準備（100)晶圓。 在該矽晶圓的背面’根據維氏壓痕法，利用金剛石壓 件而以不同的負重導入形成傷（Crack)的維氏壓痕，並在 母1片晶圓準備1處。 該傷的導入位置在晶圓背面是從中心附近到背面外 邊部（〜3mm) ’並將該位置在表1〜表4中表示為距離。 從導入的傷（維氏壓痕）所產生的傷的尺寸利用光學 顯微鏡進行測定’其大小如表1所示。在傷導入後利用可 宅秒退火的FLA ( Flash lamp anneal，閃光燈退火）爐，以 不同的Xe燈照射能量條件進行退火處理，實施晶圓破裂 测試。初期晶圓溫度為500°C。結果如表i〜表4所示。表 中的加熱能量與對各照射條件進行光吸收計算及有限要素 叶异所得到之晶圓表層附近的最高到達溫度相對應。 29 201040332 〔表1〕
傷狀態 FLA條件 傷導入位置 相距最外周 的距離（mm) 導入的傷的 大小C (μηι) 加熱能量（處 理溫度） 最大應力s Mpa SxC MPa-μΓη 破裂測試結 果 0-10 45.5 -76.4 -3476.2 〇 20-30 41.8 16.3 681.34 〇 35-45 47.8 20J/cm2 52.9 2528.62 〇 50-60 46.2 73.3 3386.46 〇 140-150 41.9 99 4148.1 X 0-10 65.3 -76.4 -4988.92 〇 20-30 67.3 16.3 1096.99 〇 35-45 68.9 20J/cm2 52.9 3644.81 X 50-60 64.2 73.3 4705.86 X 140-150 66.6 99 6593.4 X 0-10 121.9 -76.4 -9313.16 〇 20-30 115.4 16.3 1881.02 0 35-45 120.5 20J/cm2 52.9 6374.45 X 50-60 118.2 73.3 8664.06 X 140-150 121.6 99 12038.4 X 〔表2〕 傷狀態 FLA條件 傷導入位置 相距最外周 的距離（mm) 導入的傷的 大小C (μηι) 加熱能量（處 理溫度） 最大應力S Mpa SxC MPa-μχη 破裂測試結 果 0-10 45.5 -81.7 -3717.35 〇 20-30 41.8 22J/cm2 21.43 895.774 〇 35-45 47.8 61.03 2917.234 〇 50-60 46.2 82.6 3816.12 X 140-150 41.9 108.9 4562.91 X 0-10 65.3 22JW -81.7 -5335.01 〇 20-30 67.3 21.43 1442.239 〇 30 201040332
35-45 68.9 61.03 4204.967 X 50-60 64.2 82.6 5302.92 X 140-150 66.6 108.9 7252.74 X 0-10 121.9 22J/cm2 -81.7 -9959.23 〇 20-30 115.4 21.43 2473.022 〇 35-45 120.5 61.03 7354.115 X 50-60 118.2 82.6 9763.32 X 140-150 121.6 108.9 13242.24 X
〔表3〕
傷狀態 FLA條件 傷導入位置 相距最外周 的距離（mm) 導入的傷的 大小C (μιη) 加熱能量（處 理溫度） 最大應力s Mpa SxC MPa-μιη 破裂測試結 果 0-10 45.5 24J/cm2 -87 -3958.5 〇 20-30 41.8 26.6 1111.88 〇 35-45 47.8 69 3298.2 X 50-60 46.2 91.7 4236.54 X 140-150 41.9 118.4 4960.96 X 0-10 65.3 24J/cm2 -87 -5681.1 〇 20-30 67.3 26.6 1790.18 〇 35-45 68.9 69 4754.1 X 50-60 64.2 91.7 5887.14 X 140-150 66.6 118.4 7885.44 X 0-10 121.9 24J/cm2 -87 -10605.3 〇 20-30 115.4 26.6 3069.64 〇 35-45 120.5 69 8314.5 X 50-60 118.2 91.7 10838.94 X 140-150 121.6 118.4 14397.44 X 31 201040332 〔表4〕
32 201040332 „免從上述式（A)的條件偏離而導入傷。 ㈣加"處理中’ #在搬運步驟或熱處理步驟等 中操作日日圓時有導入的彦卜 m 專 镑祕㈣I 0此，藉由在除去傷的兩面 :面驟以後，不對半徑比2/3以内 作，W_、FLA處財的破裂的危險性。 〈實驗例2> 同线對肖面LPD的她和破裂產生率的關係進行 測定。
< ’’、、對在晶时面所存麵裂痕或傷進行測定的裝 可利用雷射光散亂式粒子計數器⑽丨或sp2等：KLA
Tencor社制）而作為LPD進行檢測。本實驗例是對背面 LPD數不同的则麵晶圓，利帛fla爐而實施破裂刺試 之例子。破裂產生率是處理各水準⑽片晶圓時的破裂產 生率。 其結果如表5所示。 [表5] *** " FLA熱處理條件（破裂產生率） 背面LPD個數（2μιη " ~~~' ----1 以上） (相距晶圓中心2R/3 20J/cm2 22J/cm2 24J/cm2 的範圍） U〜5個 0% 0% 0% ¢)〜iU個 0% 0% 0% ii個〜2U個 0% ------- 0% 1% ZU個〜jU個 0% ^ — 1% 3% ---- 由該結果可知，藉由以LPD的個數為基準，可作為具 33 201040332 有破裂耐性的晶圓的基準而實施檢查步驟。 本發明是關於-種適用於被施加產生高内部應力的 熱處理之㈣圓㈣晶圓製造方法。如湘本發明的石夕晶 圓製造方法，則可提供—種即餘_ FLA退火處理的毫 秒退火下也具有破裂而寸性之晶圓。 【圖式簡單說明】 施形=:關於本發明的简的製造方法之第1實 施形=圖為關於本—製造方法之第2實 圖3所示為MOSFET的概略剖面圖。 質分質濃度和接合深度的關係中的箱形的雜 原子Si的^ 面圖圖6所不為關於本發明㈣晶圓的第1實施形態之平 圖7所示為FLA裝置的概略圖。 圖。圖8所示為關於本發明的石夕晶圓的邊緣部之擴大剖面 個數面的傷的個姊大小㈣以上的咖 【主要元件符號說明】 5 :光源 34 201040332 電動機 筒狀體 移動板 引導構件 固定板 滾珠螺絲 47 :連結構件 螺母 Ο 透光板 底板 64 :侧板 室部 開口部 轴 閘閥 氙氣閃光燈 支持鎖 反射鏡 光擴散板 基座 加熱板. 蛇腹 導入路 排出路 201040332 80、81 :開關閥 95 :錐形面 97 :凹部 99 :載置面 Al、A2 :寬度 SI、S2、S2A、S3、S4、S5、Sll、S12、S13、S52 : 步驟 W :發晶圓 Wu :表面
Wut :表面最外周部 Wr :背面
Wrt :背面最外周部
Wo :中心
Wt :周邊端部 W11 :第一傾斜面 W12 :第二傾斜面 W13 :第一曲面 W14 :第二曲面 W23 :主面 W24 :表面側倒角部 W27 :主面 W28 :背面侧倒角部 36

Claims (1)

  1. 201040332 七、申請專利範圍： 1.一種矽晶圓的製造方法，包括： 晶圓準備步驟，切割矽單結晶塊，並對前 矽晶圓進行表面處理； °』了的 1、應力設定步驟，設定在前述晶圓準備步驟中所準備的 刖述矽晶圓上施加的應力S (Mpa); Ο
    、檢查步驟，檢查在前述矽晶圓的表面或背面上所存在 的傷， 判定步驟，判定在前述檢查步驟中所檢查的矽晶圓 =足下述式（A)的基準，並將滿足鲜㈣晶圓作為 β格，將不滿足基準的矽晶圓作為不合格， 應力Sx傷的大小Cg35〇〇 … C:在砍晶圓表面或背面上所存在的傷的大小（㈣。 其中Ζ如巾睛專利範圍第1項所述㈣晶圓的製造方法， 當前述應力S依存於熱處理時， 則述熱處理的處理條件為，處理溫度大於等於測。C 造方法，2補第1項或第2項所述細晶圓的製 當判明喊檢查步驟中某石夕晶圓背面上 以上的光點缺陷（LPD)小料於 a大小一 驟尹’判定前私晶_足上述（A)的鱗别逑利疋步 《如申請專利範圍第〗項至第3項中的任—項所述的 37 201040332 矽晶圓的製造方法，其中， 將在前述判定步驟中判定為不滿足上述（A)的基準 之石夕晶圓，在前述晶圓準備步驟中再次進行表面處理。 5. 如申請專利範圍第1項至第4項中的任一項所述的 矽晶圓的製造方法，其中， 將前述矽晶圓的氧濃度Oi設定為5χ1017〜 2〇xl017atoms/cm3 (Old-ASTM)。 6. —種矽晶圓，利用申請專利範圍第1項至第5項中 的任一項所述之矽晶圓的製造方法所製造。
    38
TW099108918A 2009-03-25 2010-03-25 矽晶圓及其製造方法 TWI412639B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009074947A JP5407473B2 (ja) 2009-03-25 2009-03-25 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201040332A true TW201040332A (en) 2010-11-16
TWI412639B TWI412639B (zh) 2013-10-21

Family

ID=42780550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108918A TWI412639B (zh) 2009-03-25 2010-03-25 矽晶圓及其製造方法

Country Status (6)

Country Link
US (1) US8765492B2 (zh)
JP (1) JP5407473B2 (zh)
KR (1) KR101272711B1 (zh)
CN (1) CN102362017B (zh)
TW (1) TWI412639B (zh)
WO (1) WO2010109853A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497094B (zh) * 2010-11-26 2015-08-21 Hynix Semiconductor Inc 半導體裝置及其測試方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606852B2 (ja) * 2010-09-27 2014-10-15 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
TWI510682B (zh) * 2011-01-28 2015-12-01 Sino American Silicon Prod Inc 晶棒表面奈米化製程、晶圓製造方法及其晶圓
JP6056749B2 (ja) * 2013-12-25 2017-01-11 信越半導体株式会社 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法
CN103972126A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 预防硅片破片的方法
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
JP6472577B2 (ja) 2015-12-30 2019-02-20 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 熱処理システムにおける基板破損検出
CN106256477A (zh) * 2016-08-31 2016-12-28 安徽芯瑞达电子科技有限公司 暗部判断法激光切割方法
DE102018203945B4 (de) * 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
JP7351273B2 (ja) * 2020-08-25 2023-09-27 株式会社Sumco 半導体ウェーハの割れの発生率低減方法
US20230220507A1 (en) * 2022-01-10 2023-07-13 Hydro Extrusion USA, LLC Systems and methods for automatic spray quenching

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022844A1 (en) * 1995-01-27 1996-08-01 Trustees Of Boston University Acoustic coaxing methods and apparatus
JP4525871B2 (ja) * 1999-05-07 2010-08-18 株式会社ニューフレアテクノロジー ウエハ熱処理装置及びそれを用いたウエハの熱処理方法
EP1542269B1 (en) 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4869544B2 (ja) * 2003-04-14 2012-02-08 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JPWO2006003812A1 (ja) 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
KR100798585B1 (ko) * 2004-06-30 2008-01-28 가부시키가이샤 섬코 실리콘 웨이퍼의 제조 방법 및 이 방법에 의해 제조된실리콘 웨이퍼
JP2006045007A (ja) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
US7102141B2 (en) 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2009023851A (ja) * 2007-07-17 2009-02-05 Sumco Corp シリコン単結晶製造用原料の製造方法およびシリコン単結晶の製造方法
JP2008098640A (ja) 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP5012721B2 (ja) * 2008-08-04 2012-08-29 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハ
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497094B (zh) * 2010-11-26 2015-08-21 Hynix Semiconductor Inc 半導體裝置及其測試方法
US9170302B2 (en) 2010-11-26 2015-10-27 SK Hynix Inc. Semiconductor apparatus and test method thereof

Also Published As

Publication number Publication date
JP5407473B2 (ja) 2014-02-05
KR20110132419A (ko) 2011-12-07
KR101272711B1 (ko) 2013-06-10
TWI412639B (zh) 2013-10-21
CN102362017A (zh) 2012-02-22
JP2010228929A (ja) 2010-10-14
US8765492B2 (en) 2014-07-01
CN102362017B (zh) 2014-06-11
US20120012983A1 (en) 2012-01-19
WO2010109853A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
TW201040332A (en) Silicon wafer and method for manufacturing thereof
TWI374202B (en) Monokristalline halbleiterscheibe mit defektreduzierten bereichen und verfahren zu ihrer herstellung
JP6425950B2 (ja) 半導体製造方法および半導体製造装置
TW201448046A (zh) 用於減少光點缺陷及表面粗糙度之絕緣體上半導體晶圓的製造方法
TWI614810B (zh) 熱處理方法及熱處理裝置
US7981780B2 (en) Method and apparatus for processing semiconductor wafer after impurity implantation
KR102538971B1 (ko) 열처리 방법 및 열처리 장치
KR102395731B1 (ko) 열처리 방법 및 열처리 장치
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
TWI535901B (zh) 矽晶圓及其製造方法
JP5214347B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP6814855B2 (ja) 熱処理方法
KR100777198B1 (ko) 실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치
US8193071B2 (en) Method for manufacturing semiconductor device
US20080268660A1 (en) Method of manufacturing semiconductor device
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP2011061015A (ja) 熱処理方法および熱処理装置
JP2011159680A (ja) 熱処理方法および熱処理装置