TW201034069A - Methods for selective reverse mask planarization and interconnect structures formed thereby - Google Patents

Methods for selective reverse mask planarization and interconnect structures formed thereby Download PDF

Info

Publication number
TW201034069A
TW201034069A TW098137075A TW98137075A TW201034069A TW 201034069 A TW201034069 A TW 201034069A TW 098137075 A TW098137075 A TW 098137075A TW 98137075 A TW98137075 A TW 98137075A TW 201034069 A TW201034069 A TW 201034069A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
top surface
conductive features
features
Prior art date
Application number
TW098137075A
Other languages
English (en)
Inventor
Zhong-Xiang He
Anthony K Stamper
Eric J White
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201034069A publication Critical patent/TW201034069A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201034069 六、發明說明： 【發明所屬之技術領域】 本發明一般係關於半導體裝置製造，尤其係關於半導 體裝置製造期間介電材料層平坦化的方法以及由該平坦 化方法所形成之結構。 【先前技術】 積體電路晶片的製造一般牵涉到由不同類型材料構 〇 成的一系列層之沈積與圖案化，在半導體工業當中，化學 機械拋光法(Chemical mechanical polishing，CMP)是一種 在製造期間常用的光滑化、平坦化以及/或從晶圓去除層之 技術。若要執行CMP製程’則在要抛光的表面與彈性拋 光塾之間放置濕研磨和腐餘漿。拋光塾與表面接觸並且拋 光墊與晶圓相對彼此旋轉，利用材料去除讓晶圓上的接觸 表面光滑與平坦（即是變平）°CMP系統通常包含一拋光 頭，壓住旋轉中的晶圓抵住彈性拋光塾。CMP製程將酸 或驗流體溶液作為泥漿載體的化學去除效果與懸浮在載 體内泥漿的研磨材料所提供之機械去除效果做結合。 CMP製程需要改良式方法與結構，尤其是半導體裝 置製作當中用來將材料層平坦化的CMP製程，以及尤其 是在製造後段製程(Back-end-of-line，BE0L)内連線結構當 中用來將中間層介電層平坦化的CMP製程。 【發明内容】 4 201034069 在本發明的一個具體實施例内，提供一種平坦化方 法，其包含在一基板上形成複數個導電特徵；在該等導電 特徵的一頂端表面上以及該等導電特徵之間該基板的一 頂端表面上沈積一第一介電層；以及從該等導電特徵至少 其中之一的該頂端表面上選擇性去除該第一介電層的一 第一部分，而不去除位於該等導電特徵之間該第一介電層 的一第二部分。該平坦化方法進一步包含在該等導電特徵 至少其中之一的該頂端表面上以及該介電層的該第二部 Φ 分之一頂端表面上形成一第二介電層❶然後將該第二介電 層的一頂端表面平坦化。 參 在本發明的另一具體實施例内，一内連線結構包含一 第-介電層，其具有-頂端表面；—第二介電層，其直接 位於該第-介電層的該頂端表面上；複數個導電特徵盆 位於該第—介電層内；以及-_停止層，其位於該導Ϊ 特徵至少其中之—的該頂端表面上。該等導電特徵之每一 者都，有實質上與該第—介電層的該頂端表面共平面之 -頂端表面。該軸停止層位_料電特徵至少 一的該頂端表面與該第二介電層之間。 、 【實施方式】 請參閱圖1並且根據本發明的一具 24的頂端表面22上亩貝糊在基板 12、14、16、一上直接支撐複數個相對小寬度特徵10、 20。基板24可_ 18和—個相對大寬度特徵 路製造當中的任何一 =術者所知道用於積體電 7 σ適基板。例如：基板24可為進行金 5 201034069 屬化的中間層介電(Interlayer dielectric，ILD)層或後段製 程(BEOL)内連線結構内的穿孔階層，並且可包含本技藝之 一般技術者所瞭解的線路及/或接柱填充孔(未顯示）。 特徵10、12、14、16、18、20可為be〇L内連線結 構的線路’而这些結構可為本技藝之一般技術者所瞭解。 特徵10、12、14、16、18、20可由導電材料構成，像是 銘或銘與其他像是石夕或銅這些材料的合金。底部抗反射塗 ❹ 佈(Bottom antireflective coating，BARC)層 26 覆蓋每一特 徵10、12、14、16、18、20之一頂端表面，並且在每一 實例當中都由BARC層26將介電材料的蝕刻停止層28 與頂端表面分離。蝕刻停止層28可由介電材料構成，像 是氮化矽(Silicon nitride，SisN4)。用於降低預期光微影製 程反射係數的BARC層26由有機或無機材料構成，這些 材料的特徵為具有比特徵1〇、12、14、16、18、20的導 電材料還要低的反射係數。BARC層26的共用無機材料 包s但不受限於像是二氧化鈦(Titanium dioxide，Ti02)和 氧化鉻的金屬氧化物以及像是氮化鈦(Titanium nitride，
TiN)的金屬氮化物。barC層26和蝕刻停止層28可套用 於物理氣相沈積(Physical vapor dep〇siti〇n，PVD)、化學氣 相沈積(Chemical vapor deposition，CVD)或其他傳統沈積 技術。蝕刻停止層28沈積到生成層足夠作為後續介電蝕 刻處理的有效蝕刻停止層之厚度，如下所述。一般而言， BARC層26和敍刻停止層28明顯比特徵10、12、14、16、 18、20的高度還薄’並且只套用在特徵1〇121416、 6 201034069 18、20的頂端表面。 在一個具體實施例内’特徵1〇、12、14、16、18、20 内含的一導電材料層以及BARC層26和蝕刻停止層28 内介電材料的重疊層以適當順序一系列沈積在基板24的 頂端表面22上》然後使用傳統光微影與減法蝕刻製程賦 予這些系列沈積的導電與介電層圖案。製程中光微影部分 係在沈積層上施加感光光阻(未顯示）、將光阻暴露在照射 (例如光線、X光或電子束)的圖案之下並將潛伏傳輪的圖 案顯影，來定義光阻内的開口露出導電材料與介電材料層
要從頂端表面22去除的部分。導電材料層的光罩部分與 特徵10、12、14、16、18、20的預期位置一致。光阻内 的開口具有選取的線路寬度，提供不同寬度給特徵1〇、 12、14、16、18、2〇以及相鄰特徵之間選取的線路間隔。 特徵10 12 14 16 &義低密度圖案，其内含相 路間隔的多個特徵。 个田J琢 β製程的減法姓刻部分牽涉到非等向性乾關製程，像 ^^^#^J(Reactive ion etching，RIB),! , =光阻⑽圖案轉移至導電㈣齡騎 軸㈣㈣減糊 岭止於基板24内含的組成材料。 的钱刻劑化學去除對構成基板 2〇代表減紐刻製程期間由有圖 =18、 電材料層殘留部分。特& 1Q 〃 《斤覆蓋之導 符徵10、12、14、16具有最小的線 7 201034069 路寬度，像是最小線路寬度，特徵2〇具有最大線路寬度 並且特徵18具有中間線路寬度。钱刻之後，利用灰化法 或溶劑剝離法去除光阻。 於一替代具體實施例，蝕刻停止層28可跟隨減法蝕 刻製程的結論而非在減法蝕刻製程執行之前，一致沈積在 特徵10、12、14、16、18、20的頂端表面上。 ® 介電層30形成於頂端表面22的露出部分上，並且通 過特徵10、12、14、16、18、20。介電層30内含的介電 材料~T由例如像疋一氧化石夕(SiiiC011 dioxide，Si〇2)的發氧 化物或疋用兩後度電漿化學氣相沈積(High density plasma chemical vapor deposition ’ HDPCVD)製程所沈積的氟矽酸 鹽玻璃(Fluorosilicate glass ’ FSG)所構成。HDPCVD 製程 使用包含矽甲烷（Silane，別仏）、氧（〇xygen，〇2)和氬 (Argon’Ar)的混合物來沈積二氧化矽。因為增加濺鍍組件 _ 至電漿沈積製程當中，可在沈積期間用優於傳統CVD製 程的方式控制HDPCVD製程來促進間隙填充。一般而言， 相較於傳統CVD介電層，由HDPCVD沈積的介電層擁有 優異的密度、抗濕性以及平坦化特性。相較於傳統CVD 製程’ HDPCVD製程的特徵在於頂端表面22與特徵1〇、 12、14、16、18、20的表面形狀上降低的共形程度(即是 非共^性）。介電層30當相對於垂直表面時，非共形程度 相虽问，其具有位於基板24和特徵1〇、12、14、16、18、 2〇的水平表面上之顯著較大的介電材料厚度。 8 201034069 部分介電層30填充特徵l〇、12、14、16、18、2〇之 間的間隙’以定義BE〇L内連線結構的金屬化水平。沈積 在1徵10、12、14、16、18、20的頂端表面上之介電唐 3〇其他^分由BARC層26和蝕刻停止層28與這些頂端 表面相隔。因為表面开)狀的天性，介電層30内的介電材 料包含特徵1G、12、14、16之間具有中空凹陷31形狀的 不規則處。介電材料的部分32、34位於特徵18、2〇的頂 端表面上。相對於頂端表面22測量起來，介電層3〇的厚 ® 度稍微大於特徵iO、12、14、16、18、20的高度，在一 個具體實施例内，介電層30的厚度大約等於特徵1〇12、 14、16、18、20 高度的 11〇〇/0。 蝕刻停止層28的存在讓厚度減少，並且免除較厚介 電層的化學機械平坦化期間所應用之傳統反轉光罩介電 往回蝕刻製程中既有之RIE變化性。相較於介電層3〇内 含的介電材料，银刻停止層28内含的介電材料具有良好 的蝕刻選擇性。 ❹ 選擇特徵10、12、14、16、18、20的線路與間隔(Lines and spaces ’ L/S)配置規則，以幫助後續介電層30的平坦 化。尤其是’特徵10、12、14、16、18、20的間隔可選 擇為最小間隔四(4)倍或以上，吾人相信這樣可減少相鄰特 徵10、12、14、16、18、20之間間隙内介電層3〇中產生 空洞。此外，特徵1〇、12、14、16、18、20的最大寬度 可選擇為特徵10、12、14、16、18、20高度的至少兩(2) 倍’這樣幫助介電層30於沈積期間之平坦化。 9 201034069
在某些具體實施例内，特徵10、12、14、16、18、20 的高度為4 /mi或更高。相較於包含化學機械平坦化或單 獨具有傳統化學機械平坦化的傳統反轉平坦化製程，此處 所述的選擇性反轉平坦化製程特別適用於這類高特徵。這 些傳統平坦化方式產生具有高度lgm或以下的特徵的可 接受之穿孔高度變化性。不過，這些傳統平坦化方式的穿 孔尚度變化性隨著特徵高度增加而上升。這些傳統平坦化 方式無法提供高度超過的較高特徵可接受之穿孔高 度變化’尤其是高度高於4gm的特徵。 t反轉光罩層36由施加在介電層30上並且使用傳統光 =影製程製作时械光光崎形成，湘旋轉塗敷處理 ，上該光阻，織在軟烘料預先烘域理料加敎使 ，並且促進部分固化。在光郷製程當中， 光罩雜_射下、曝光之後赌並且顯影 中疋域，作為反轉料層…在光微影當 案’然後在光阻上成像。若例如 生…、射圖 照射之下的區域在光阻顯料 w級’則暴露在 除，而不受照㈣學^穩定而加快去 持原狀。 ^千穩疋，在光阻顯影時維
固系1匕之I 深入延伸至介電層3；； ^ 具有 弋邛刀32、34的所在位 201034069 ’覆蓋特徵18、2G _端表面。開口 ％、4q的寬 度比介電層30的_部分32 剩：介電層3〇。反轉光罩層％為用於製作特徵 、16、18、2G圖案的光罩之實質反轉影像。
裝程=類非等向性乾侧製程，將反轉光罩層％内開口 觀制所露出的介紐料部分32、34部分地去除。該乾 絲—種侧舰學，其絲賴絲刻停止層 料有選擇能力的介電層3G之介電材料(即是以較高 餘刻率），並停止在侧停止層28上。在_灰化法或溶 =剝離法去除光阻之後，使⑽統清潔製程清潔頂端表面 。因為㈣停止層28存在，所以反轉光罩製程將開口 3等8於:^ 請參閱圖3，其中相同參考編號代表圖2内相同特徵 並且在後續製造階段上，介電層42 —致沈積在介電層3〇 上並且通過特徵10、12、14、16、18、2〇。構成介電層 42的介電材料可由例如像是Si〇2的矽氧化物或是用電漿 加強式化學氣相沈積（Plasma enhanced chemicai 丫叩沉 deposition，PECVD)製程所一致沈積的FS(}所構成。介電 層42在垂直與水平表面上都高度共形（即是大約相同厚 度，例如在平均厚度的±2-10%内）。在—個具體實施例内， Π 201034069 =3〇:二由相同介電材料構成。相對於頂端表面22 的測篁’介電層42的厚度小於特徵1〇、12、14、16、18、 42的_表面44具有—個波浪起伏或 波紋的表面輪廓，上有突出物46、48、5G、52 層30中部分32、34的未制剩餘部分重合。在一個具體 實施例内’介電層42的厚度大體上等於特徵ig、12、14、 16、18、20高度的5〇%。一般而言，介電層42比介電層
30薄’在某些具體實施例内，介電層42的厚度大體上為 介電層30厚度的一半或更少。 、凊參閱圖4 ’其中相同參考編號代表圖3内相同特徵 並且在後續製造階段上，導人較佳為化學機職光(CMp) 製程的-拋光操作將介電層42拋光直到頂端表面44實質 上平坦與平整。隨著介電層42的頂端表面44拋光，CMP 製程去除突出物46、48、50、52。例如：CMP製程可去 除介電層42的厚度等於導電特徵1〇、12、14、16、18 ' ❹ =高度的25%。維持在CMP製程之後，使用緩衝蝕刻劑 清除頂端表面44上的殘留泥漿。在前導的製造階段上使 用反轉光罩層36以部分地去除介電層42的部分32、34， 改善CMP製程的表面一致性。拋光之後，介電層3〇定義 一個中間金屬介電(lnetrmetal dielectric，IMD)層，其中内
嵌特徵10、12、14、16、18、20，並且介電層42定義ILD 層的至少一部分厚度(若非一完整厚度）。 請參閱圖5，其中相同參考編號代表圖4内相同特徵 並且在後續製造階段上，介電層54沈積在介電層42的平 12 201034069 坦化頂端表面44上。介電層54内的介電材料可由例如 Si〇2或由PECVD製程所沈積的FSG所構成。在一個具體 實施例内，介電層54由與介電層30、42兩者或之一相同 的介電材料構成。介電層54代表中間層介電的剩餘厚度 結合介電層30、42的剩餘厚度，用於後續製造階段來接 觸特徵10、12、14、16、18、20並且可能支撐一額外中 間層介電。介電層54以及介電層42的殘留厚度在頂端表 面44平坦化之後定義了 ILD層，其中接柱填充孔(未顯示） ❿ 被形成來接觸特徵10、12、14、16、18、20。介電層54 選擇性為提供足夠層厚度給ILD層的介電層42。 在傳統反轉光罩平坦化製程當中’中間層介電的完整 厚度通過導電特徵而被初始沈積。針對4/mi高銘銅(AlCu) 線路的傳統反轉光罩平坦化製程之一範例，可施加7#111厚 的Si〇2層’使用反轉光罩RIE去除4μιη厚的Si〇2層，然 後使用CMP製程去除4μηι厚的Si〇2層。使用介電沈積厚 度的5%標稱變化性、反轉光罩RIE的已去除介電厚度的 25%以及CMP製程的已去除厚度的40%，則變化的和方 根值〇*〇(^11111391^6，1^8)等於±1.2从111。因此，針對高度 4Pm的特徵’生成中間層介電層的最終厚度可在± 1.2μιη 之間變化，產生接觸特徵1〇、12、14、16、18、20的穿 孔面度之顯著變化。 在本發明的具體實施例内，IMD和ILD的介電材料 沈積在製程當中於不同接合上分成多個不同層。本發明選 擇反轉光罩平坦化製程中所使用之介電層3〇、42的個別 13 201034069 厚度總和顯著小於傳統反轉光罩平坦化製程中所施加與 蝕刻的中間層介電之厚度。針對4/im高A1Cu線路的選擇 性反轉光罩平坦化製程之一範例，可施加4μιη厚的Si〇2 層作為介電層30,使用反轉光罩層36去除反射於部分2 32、34的4μιη厚Si〇2層並停止在钱刻停止層28上，施 加另一 4/im厚的Si〇2層作為介電層42，然後使用CMP 製程去除4μιη厚的Si〇2層。運用介電沈積與cmp製程相 同的標稱變化性，使用選擇性反轉光罩平坦化的變化之 ⑩ RSS等於±0.5阿。蝕刻停止層28的存在消除了反轉光罩 RIE所產生的實體層厚度變化性。相較於傳統反轉光罩平 坦化製程所產生的中間層介電，降低中間層介電厚度變化 的能力也減少接觸特徵1〇、12、14、16、18、2〇的穿孔 高度變化性。 請參閱圖6，其中相同參考編號代表圖丨内相同特徵 並且根據一替代具體實施例，若在反轉光罩蝕刻製程期間 BARC層20的材料可提供蝕刻停止功能，則可從初始結 構中省略蝕刻停止層28。因此，在施加反轉光罩層36並 且利用蝕刻部分去除介電層3〇的部分32、34之前，一開 始只由BARC層26覆蓋特徵10、12、14、16、18、20 的頂端表面。另外，蝕刻停止層28可提供底部防反射塗 佈層的功能，如此可從層堆疊當中省略26。 清參閱圖7’其中相同參考編號代表圖6内相同特 徵，並且在後續製造階段上，使用非等向性乾蝕刻製程將 透過反轉光罩層36内開口 38、40所露出的介電層30之 201034069 4 > 32、34去除。乾蝕刻製程類似於結合圖2製造階段 所執行的製程，而非使用BARC層26作為一蝕刻停止層。 繼續於圖3的製造階段中處理，如上所述，並且產生如圖 8内所示的内連線結構。
蜻參閱圖9，其中相同參考編號代表圖i内相同特徵 並且根據一替代具體實施例，在基板24的頂端表面22上 形成介電層62並且通過特徵10、12、14、16、18、2()。 :電層62可由例如像是Si〇2的矽氧化物或是用pECVD 製程共形地沈積的FSG所構成。特徵1〇、12、14、16、 18、20之間的間隙由部分介電層62填充，並且特徵忉、 =、14、16、18、20的頂端表面上由介電層62的其他部 刀覆蓋’其由BARC層26和蝕刻停止層28與這些頂端 :相隔。介電層62的表碌耻有—不規縣面形狀， ，包含在特徵1〇、12、14、16、18、2〇與特徵1〇12、 14、16、18、20頂端表面上介電材料的部 乃、76、77 間之凹陷 64、65、66、67、68、69 7〇、 對於頂端表面22測量起來，介電層62的 相 徵^……^⑼的高度’在厚^稍微大於特 内，介電層62的厚度大約是特徵1G、— t體實施例 20 高度的 125%。 18、 層 位 開 在介電層62上形成類似於反轉光罩層3 8〇。反轉光罩層8〇包含具有錄介電層62^反f，罩 置之孔洞或開口 82、83、84、85、86、刀 2-77 87的特徵圖衆 α 82-87的寬度比個別部分72-77的寬声稍办 莱。 15 201034069 請參閱圖1G’其t姻參考職代表圖9内相同特 徵，並且在後續製造階段上，使用像是RIE製程這類非等 向性乾钱刻製程，將反轉光罩層36内開口 82_87所 的介電層62之部分72·77去除。該乾⑽丨製程依賴 ❹ f刻劑化學，其絲對構成_停止層28的材料有選擇 能力之介電層62中介電材料(即是以較高㈣率），並停止 在姓刻停止層28的構成材料上。乾⑽製程部分地 =電層62的部分72_77之每一者。光阻接著利用灰化法 或溶劑_法去除，並且制傳統清潔製程清潔頂端表面 22。因為侧停止層28存在，所以反轉光|製程將開口 82-87所露出部分72_77时電材料的厚度去除至 於特徵10、12、14、16、18、20之高度。 請參閱圖1卜其中相同參考編號代表圖1〇内相 徵並且在後續製造階段上’類似於介電層幻（圖3) 層88沈積在介電層62上並且通過特徵1〇、ΐ2、ΐ4、μ、 18、20。構成介電層88的介電材料可由像是沿〇2的矽 化物或是用PECVD製程所沈積的FSG所構成。在一個 體實施例内’介電層62和88由相同介電材料構成。相對 於頂端表面22的測量，介電層88的厚度小於特徵ι〇、ΐ2、 14、16、18、20的高度。介電層88的頂端表面9〇具有一 個波浪起伏或波紋的表面外觀，上有突出物9i、9L 94、95、96、97、98、99 ’這與介電層3〇中部分72 7; 的剩餘部分重合。在-個具體實施例内’介電層们的 度大體上等於特徵H)、12、14、16、18、2()高度約5q%。 16 201034069 請參閱圖12 ’其中相同參考編號代表圖u内相同特 徵並且在後續製造階段上，導入較佳為CMP製程的一抛 光操作，以拋光介電層88直到頂端表面90大體上平坦與 平整。隨著頂端表面90凹陷後，CMP製程去除突出結構 91-99。例如：CMP製程可去除介電層88的厚度等於導電 特徵10、12、14、16、18、20高度的25%。維持在CMP 製程之後，使用緩衝蝕刻劑清除頂端表面9〇上的殘留泥 ❹ 漿。拋光之後，介電層62定義一個IMD層，其中内嵌特 徵10、12、14、16、18、20，並且介電層88定義ILD層 的至少一部分(若非全部）〇 —般而言，介電層88比介電層 62薄。在某些指定的具體實施例内，介電層88的厚度大 約是介電層62厚度的一半或更小。 明參閱圖13，其中相同參考編號代表圖12内相同特 徵並且在後續製造階段上’類似於介電層54的介電層1〇〇 ❹沈積在平坦化頂端表面9〇上。介電層100内的介電材料 可由例如Si〇2或由PECVD製程沈積的FSG所構成。介 電層100可由與層62、88之一或兩者相同的介電材料構 成。介電層100代表後續製造階段中要使用的中間層介電 之剩餘厚度。介電層1〇〇以及介電層88的殘留厚度於頂 端表面90平坦化之後定義一 ILD層，其中接柱填充孔(未
顯不)被形成來接觸特徵1〇、12、14、16、18、20。將IMD 和1LD的沈積分成多個介電層62、88、100以及使用蝕刻 停止層28的此力具有優點，如上面關於圖u的具體實 施例之解釋。介電層1〇〇選擇性為提供足夠層厚度給ild 201034069 層的介電層88。 請參閱圖14，其中相同參考編號代表圖13内相同特 徵並且根據一替代具體實施例内後續製造階段，若在反轉 光罩蝕刻製程期間BARC層26的材料可提供蝕刻停止功 能’則可省略蝕刻停止層28。尤其是，在施加反轉光罩層 80之前，一開始只由BARC層26覆蓋特徵1〇、12、14、 16、18、20的頂端表面。另外，蝕刻停止層28可提供底
❹ °卩防反射塗佈層的功能，如此可從層堆養當中省略BARC 層26 〇 請參閱@ 15，其中相同參考編號代表圖14内相同特 徵’並且在賴製造階段上，使时等向 透過反轉光罩⑽内開口⑽所露出的介電層62之部 为72-77去除。乾蝕刻製程類似於結合圖1〇製造階段與 圖^製把⑮段所執行的製程，而非使用BARC層26作為
。繼續於圖u的製造階段中處理，如上所 L以產生16内所不的内連線結構。 ' τ於積體電路晶片製造。製造商可 =原料晶11形式(也就是作為具有多重未縣晶片的單一 ί圓)在:者為 ί:或曰已封5形式散佈生成心體電路晶 載體，且有—日日片安裝在單晶#封裝内（像是塑膠 载體，具有導線固定至主機板或其他 晶片封裝内（像是具有表面互 =細夕 陶曼載體）。在任意案例中，Ϊ _ 3之—或兩者的 日日片則與其他晶片、分散電 201034069 路元件及/或其他錢處縣置整合 末端產品可為包含 器、舰其他輪入敦置和中央處理器的進“=： 此處所參考像是「垂直「 非限制，以用於建立參考框_ “ ·語僅為範例而 堂总么叙主道麻被』$框架此處使用的術語「水平」 疋義為與半導體基板之傳統平面平行 三維空間方位。該術語「番吉处主& + g其實際 直角之方向。像是「上面」、「3表;的水平成 「侧壁」内)、「上」、「下」、「ίί」、「=」側邊」(如 笪你扭相—墓炎如4 超過」、「低於」以及「不足」 等都疋義為與該水平平面有關。應瞭解在 明精神與範缚的前提之下，可運用許多盆 =明。亦應瞭解’本發明的特徵於圖示内不必= 例緣製。更進一步，關於「所構成」、「包含」、「按:·;: 瘳 =」、「有」或其變化的範圍都用於實施方式或中上 圍，這些詞的用法類似於「包括」一詞。 專利範 元件吾#提到像是層、區域或基板位於另一 ^古ΐ 」時，其可為直接位於其他元件上或 存在有中間元件。相較之下，當提到元件在另—元件 ，之上」或「直接上面」時，則並無中間元件存在。五人 ，可了解到，當提到元件「已附加」、「已連接」或「^耦 元件時，其可為直接連接_合到 =中間，件。相較之下’當提到元件「直接附加」= 接連接」或「直接輕合」到另-元件時，則並無中間元件 19 201034069 存在 ❹ 參 在此已經用一特定製造階段及步驟的順序來說明結 構的製造，不過應瞭解其順序可與所說明的不同。例如： 二或多個製造步驟的順序可相對於所示順序來交換。再 者，二或多個製造步驟可同時進行或部分同時進行。此 外，許多製造步驟可省略並且加入其他製造步驟。應瞭解 所有這些變更都在本發明的範疇内。亦應瞭解，本發明的 特徵於圖示内不必按照比例繪製。 此處所使用的術語僅為說明特定具體實施例之用，並 非用於限制本發明。如此處所使用，除非上下文有明確指 :否則單數型態「一」和「該」也包含複數型態。吾人 ί進一步瞭解’說明書中使用的「包含」及/或「包括」指 3陳述的特徵、整數、步驟、操作、元件、及/或組件的 ’但疋不排除還有—或多個其他特徵、整數、步驟、 操作、凡件、組件、及/或群組的存在或增加。 項加^的ΐ構、材料、動作以及所有裝置或步驟的同等 結合特別的魏元件都包含絲執行 或動作。本發明的心1之該功能的任何結構、材料 要將本發為了說明與描述而呈現，但非 與精神前提下本技式巾。在残離本發明範嘴 變化。具體般技術者將瞭解許多修改以及 際庫用之Ί過選擇與說明以最佳M述本發明及實 應用之原理’並且以具有適用於特㈣途考量之各種ί 20 201034069 改的許多具體實施例讓本技藝之其他一般技術者能夠理 解本發明。 【圖式簡單說明】 併入並且構成本說明書的一部份的附圖說明本發明 的許多具體實施例，搭配上面所提供之本辞罘的一般說明 以及以下所提供之具體實施例的實施方式，用來解釋本發 明的具體實施例。
圖1-5為根據本發明一具體實施例在製程方法的連績 製造階段上部分基板之圖解剖面圖。 圖6-8為根據本發明一具體實施例在製程方法的連續 數造階段上部分基板之圖解剖面圖。 圖9-13為根據本發明一具體實施例在製程方法的連 續製造階段上部分基板之圖解剖面圖。 蘭H-16為根據本發明一替代具體實施例在製程方法 的速續製造階段上部分基板之圖解剖面圖。 【彡要元件符號說明】 24基板 26 底端抗反射塗佈層 28 蝕刻停止層 3〇介電層 31 中空凹陷 32 部分 32 小丘 1〇 特徵 χ2 特徵 μ特徵 !6舰 lS賴 20魏 22 頂端表面 21 201034069
34 部分 76 部分 34 小丘 77 部分 36 反轉光罩層 80 反轉光罩層 38 開口 82 開口 40 開口 83 開口 42 介電層 84 開口 44 頂端表面 85 開口 46 突出物 86 開口 48 突出物 87 開口 50 突出物 88 介電層 52 突出物 90 頂端表面 54 介電層 91 突出物/突出結構 62 介電層 92 突出物/突出結構 64 凹陷 93 突出物/突出結構 65 凹陷 94 突出物/突出結構 66 凹陷 95 突出物/突出結構 67 凹陷 96 突出物/突出結構 68 凹陷 97 突出物/突出結構 69 凹陷 98 突出物/突出結構 70 凹陷 99 突出物/突出結構 72 部分 100 介電層 73 部分 74 部分 75 部分 22

Claims (1)

  1. 201034069 七、申請專利範圍： 1. 一種平坦化方法，包含： 在一基板上形成複數個導電特徵； 之的一頂端表面上以及該等導電特徵間 之該基板的一頂鳊表面上沈積一第一介電層； 從該等導電特徵至少其中之—的該頂表 去除該第-介電層的-第—部分，而不 等 特徵間之該第-介電層的_第二部分； 等導電 2等：電特徵之該至少其中之一的該頂端表面上以 層的該第二部分之—頂端表面上形成一第 二介電層；以及 將該第二介電層的一頂端表面平坦化。 2. 參 3. 如申請專郷群！項之平坦化方法，其中該第—介電層 共形地沈積在導電特徵_表面上以及該等導 電特徵之間該基板的該頂端表面上。 :申第2項之平坦化方法’其中共形地沈積該 第一介電層包含： 運用一賴加強式化學餘沈積(PECVD)製程來共形地 沈積該第一介電層。 4.如㈣專利項之平坦化方法，其中該第—介電層 沈積在該等導電特徵的該頂端表面上以及該等導電特徵 間之該基板的該頂端表面上，沒有顯著的共形面。 23 201034069 5.如申請專利範圍第4項之平坦化方法其中共形地沈積該 第一介電層包含： 運用一高密度電漿化學氣相沈積(HDPCVD)製程來非共 形地沈積該第一介電層。 八 6·如申請專利範圍第1項之平坦化方法，更包含： 從該等導電特徵之該至少其中之一的該頂端表面上選 擇性去除該第-介電層的該第一部分之前，在該等導電特 Φ 徵之該至少其中之一的該頂端表面上形成一钕刻停止層。 7. 如申凊專利範圍第6項所述之平坦化方法，其中從該等導 電特徵之該至少其中之一的該頂端表面上選擇性去除該 第一介電層的該第一部分更包含： 施加具有一孔洞之一反轉光罩層，其中該孔洞對準 (registered with)該第一介電層的該第一部分以及該等導電 特徵之該至少其中之一的該頂端表面； 從該等導電特徵之該至少其中之一的該頂端表面姓刻 〇 該第一介電層的該第一部分；以及 停止於該蝕刻停止層。 8. 如申請專利範圍第i項之平坦化方法，其中該等導電特徵 之該至少其中之-的該頂端表面塗上—底部抗反射塗佈 (BARC)層，並從該等導電特徵之該至少其中之一的該頂 端表面上選擇性去除該第一介電層的該第一部分更包含： 施加具有一孔洞之一反轉光罩層，其中該孔洞對準 (registered with)該第一介電層的該第一部分以及該等導電 24 201034069 特徵之該至少其中之一的該頂端表面； 從該等導電特徵之該至少其中之一的該頂端表面選擇 性蝕刻該第一介電層的該第一部分；以及 停止於該BARC層。 9.如申請專利範圍第1項之平坦化方法，其中從該等導電特 徵之該至少其中之一的該頂端表面上選擇性去除該第一 介電層的該第一部分更包含： 施加具有一孔洞之一反轉光罩層，其中該孔洞對準 (registered with)該第一介電層的該第一部分以及該等導 特徵之該至少其中之一的該頂端表面；以及 Λ 執行一反應性離子蝕刻製程，以從該等導電特徵之該至 少其中之一的該頂端表面去除該第一介電層的該第一 分。 ❹ 如:請專利範圍第！項之平坦化方法，其中該等導 之每一者具有一高度，該第一介電層具有一厚度 ρ ，該等導電特徵的該高度，並且該第二介電層具有體^ 小於該第一介電層的該厚度。 又 η.=申請專利範圍第10項之平坦化方法，其中該第二 θ的該厚度大體上料該等導電特徵高度的—半。η 12·如申請專利範圍第】項之平坦化 與該第二介電層由相同介電材料構成/水亥第一介電層 25 201034069 13.====:坦化方法，其中平垣化該第 使用一 學機械平坦化製程將該第二介電層的該 項蠕 14· ljum的一高度 15. -種内連線結構，形成於—基板上， 端表一 r電層，位於該基板上，該第-介電層具有頂 端紗—介料的該頂 該第-介電層=:=:有-頂端表面實質上與 从第二介電層’位於該第_介電層與該科電特徵上； 山二侧停止層，位於鱗導電舰至少其巾之 ，該_亭止層配置在該等導電特徵至少 一的該頂端表面與該第二介電層之間。 夕其中之 16. 如申清專概圍第15項之喊線結構，其巾 ί之每:者具有-高度，該第-介電層具== 等於該等導電特徵的該高度，並且該第4 度小於該第-介電層_度。L具有一厚 26 201034069 電 17·如申請專利範圍第16項之内連線結構， 層的該厚度大體上等於該等導電特徵高度的」二一介 第15項之内迷緣結構，其中該崎止 19.如申請專利範圍帛15項之内連線結構， 層由一底部抗反射塗佈(BARC)材料構成。、μ ，停止 ❺ 2〇.如申請專利範圍第19項之内連線 料由一金屬氧化物或金屬氮化物構成。"^撕材 21. = 15 ，財該等導 徵之每一者都具有相對於該基板 、 於1卿的-高度。 _頂端表面測量且大 过如申請專利範圍第21項之内連線 =隔，而該間隔至少等於該最小間隔二= 徵之每—者具有—寬度，而該寬度至少等於 23. 專利範圍第15項之内連線結構，其中刻停止 層直接位於導雜徵至少其中之—的該頂端表面上。 24. 如:請專利範圍第15項之内連線結構更包含 -底部抗反㈣佈(BARC)材，配置機侧停止層 27 201034069 與該等導電特徵至少其中之一的該頂端表面之間。 25.如申請專利範圍第15項之内連線結構，其中該第一介電 層與該第二介電層由相同介電材料構成。
    28
TW098137075A 2008-11-26 2009-11-02 Methods for selective reverse mask planarization and interconnect structures formed thereby TW201034069A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/323,512 US8710661B2 (en) 2008-11-26 2008-11-26 Methods for selective reverse mask planarization and interconnect structures formed thereby

Publications (1)

Publication Number Publication Date
TW201034069A true TW201034069A (en) 2010-09-16

Family

ID=41785675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137075A TW201034069A (en) 2008-11-26 2009-11-02 Methods for selective reverse mask planarization and interconnect structures formed thereby

Country Status (3)

Country Link
US (2) US8710661B2 (zh)
TW (1) TW201034069A (zh)
WO (1) WO2010060890A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
CN103854965B (zh) * 2012-11-30 2017-03-01 中国科学院微电子研究所 平坦化处理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331117A (en) * 1992-11-12 1994-07-19 Sgs-Thomson Microelectronics, Inc. Method to improve interlevel dielectric planarization
US5827782A (en) * 1996-06-03 1998-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple etch method for optimizing Inter-Metal Dielectric (IMD) spacer layer profile
US6063702A (en) * 1997-01-27 2000-05-16 Chartered Semiconductor Manufacturing, Ltd. Global planarization method for inter level dielectric layers using IDL blocks
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
TWI246633B (en) * 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6008116A (en) * 1997-12-18 1999-12-28 Advanced Micro Devices, Inc. Selective etching for improved dielectric interlayer planarization
TW392227B (en) * 1999-01-14 2000-06-01 United Microelectronics Corp Method for applying partial reverse mask
JP3729731B2 (ja) * 2000-12-13 2005-12-21 沖電気工業株式会社 半導体素子の製造方法
US6706596B2 (en) * 2001-05-23 2004-03-16 Macronix International Co., Ltd. Method for forming flash memory cell
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US7074721B2 (en) * 2003-04-03 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thick copper self-aligned dual damascene
JP4810074B2 (ja) 2003-06-27 2011-11-09 株式会社日立製作所 超電導デバイス用多層配線の製造方法
US6812141B1 (en) * 2003-07-01 2004-11-02 Infineon Technologies Ag Recessed metal lines for protective enclosure in integrated circuits
US7132306B1 (en) * 2003-12-08 2006-11-07 Advanced Micro Devices, Inc. Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization

Also Published As

Publication number Publication date
US20140131893A1 (en) 2014-05-15
US9269666B2 (en) 2016-02-23
US8710661B2 (en) 2014-04-29
WO2010060890A1 (en) 2010-06-03
US20100127395A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US5550405A (en) Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US6083822A (en) Fabrication process for copper structures
TWI329908B (en) Dummy vias for damascene process
CN110828304B (zh) 形成半导体器件的方法及图案化半导体器件的方法
TW463216B (en) Method of manufacturing semiconductor device
US20010000034A1 (en) Damascene process with anti-reflection coating
TWI282601B (en) Apparatus and method for forming interconnects
CN107644834A (zh) 用于形成细间距特征的光刻图案
TW544850B (en) A method for forming a metal wire using a damascene process and the semiconductor device for the same
KR100424400B1 (ko) 패턴형성방법
TW201034069A (en) Methods for selective reverse mask planarization and interconnect structures formed thereby
TW406369B (en) Method for manufacturing damascene
TW507324B (en) Method for forming an electrically conductive interconnection between two semiconductor layers, and multilayer semiconductor device
CN102034733A (zh) 互连结构及其形成方法
TW200945491A (en) Method for fabricating a semiconductor device
TW200402840A (en) Method and structure of interconnection with anti-reflection coating
TW202119497A (zh) 旋塗且藉cvd法沉積之有機膜的平坦化方法
TW479323B (en) Manufacturing method of dual damascene
TWI779677B (zh) 半導體結構及其製備方法
JP2000183061A (ja) 半導体装置の製造方法
TW396578B (en) Method for forming self-aligned dual-damascene multi-level interconnects
TW200839880A (en) Etching method for semiconductor element
JP2000183067A (ja) 半導体装置の製造方法
TWI223395B (en) Manufacturing method metal interconnections
TW200931490A (en) Semiconductor structure having alignment marks and method of forming the same