TW201030511A - Resizable cache memory - Google Patents

Description

201030511 六、發明說明： 【發明所屬之技術領域】 本發明大體上係關力可重定大小之快取記憶體。 【先前技術】 . &技術二進步已導致更小且更強大的計算裝置。舉例而 • &，當則存在各種各樣的攜帶型個人計算裝置，包括無線 計算裝置，諸如攜帶型無線電話、個人數位助理⑽a)及 傳啤裝置，其小巧、輕便且易於由使用者搞帶。更具體言 參 <，諸如蜂巢式電話及網際網路協定（ιρ)電話之攜帶型無 線電話可經由無線網路傳達語音及資料封包。另外，許多、 ^等無線電話包括併入於其中之其他類型的裝置。舉例而 言，無線電話亦可包括數位靜態相機、數位視訊相機、數 位記錄器及音訊權案播放器。又，此等無線電話可處理可 執仃才曰令，包括軟體應用程式，諸如，網頁劉覽器應用程 式，其可用以存取網際網路。同樣，此等無線電話可包括 顯著的計算能力。 在以上提及的制巾之任_者巾使用的處理器通常包括 I·共取η己L體。歸因於製造問題，快取記憶體可具有一或多 個有故障位置。快取記憶體可包括冗餘記憶體位置，使得 己隐體位置有故障時（諸如，快取線之一或多個資料 位兀）Τ將有故障資料位元或快取線重新映射至冗餘位 置添加几餘位置可增加製造良率，但亦可增加設計及製 造快取記憶體之成本。 【發明内容】 144974.doc 201030511 在特疋實施例中，揭示一種系統其包括一内建式自 我測試（BIST)電路，該内建式自我測試（bist)電路經组態 以測試-快取記憶體。該系統進一步包括一非揮發性储存 裝置，該非揮發性儲存裝置包括用以儲存一或多個指示符 之電熔4陣列。每一指示符識別已由該電路偵測到 的該快取記._之-有故障位置之_相應記憶體位址。 在另-特定實施例中’一種排除對一快取記憶體之一有 故障記憶體單元的存取之方法包括：藉由-内建式自我測 試（BIST)電路測試一快取記憶體以識別對應於有故障快取 記憶體單元的一或多個記憶體位址；及在包括一電炼絲陣 列之#揮發性儲存裝置中儲存已由該⑽了電路識別的每 一纪憶體位址之一相應指示符。 在另-特定實施例中，一種電腦可讀媒體儲存處理器可 執行指令’該等處理器可執行指令在執行時使一處理器經 由一内建式自我測試（BIST)電路識別與—有故障快取記憶 體單元相關聯的-快取記憶體之一或多個記憶體位址。該 電腦可讀媒體將已由該BIST識別的每—記憶體位址之一相 應指示符儲存於包含一電熔絲陣列之一儲存媒體中。 由所揭示之實施例中之至少—者提供的一特定優點在 於’與使用揮發性或可再新儲存裝置儲存有故障記憶體單 元的記憶體位址相比，使用非揮發性儲存器（諸如，電熔 絲陣列）儲存快取記憶體之有故障記憶體單元的記憶體位 址減少了功率消耗。 在審閱整個申請案之後，本發明之其他態樣、優點及特 144974.doc -4- 201030511 徵將變得顯而易見，整個申請案包括以下部分：圖式簡單 說明、實施方式及申請專利範圍。 【實施方式】 圖1為包括一可重定大小之快取記憶體的系統之方塊 圖。系統100包括一處理器101，該處理器101包括耦接至 一快取記憶趙106及一比較電路116之一處理單元102。一 内建式自我測試（BIST)電路11〇麵接至快取記憶體1〇6且麵 接至非揮發性儲存裝置112。 决取a己憶體106包括複數個區塊，包括區塊及1〇8。 快取記憶體106將資料儲存於快取線中。快取記憶體1〇6包 括對應於每一快取線之多個位元單元，該多個位元單元用 以儲存與快取線相關聯之資料。在一特定實施例中，快取 記憶體106不包括冗餘位元單元。結果，當一位元單元有 故障時，快取記憶體1〇6之相應記憶體位置可變得不可 用因為所儲存或自該位置擷取之資料將為不可靠的。 BIST 11 〇經組態以測試快取記憶體i 〇6並定位快取記憶 體1〇6之有故障記憶體位置。舉例而言，bist ιι〇可經組 態以將測試資料寫入至快取記憶體1〇6之記憶體位置並評 姑自該等記憶體位置讀回之資料。BIST 11〇可經組態以將 快取记憶帛106之有故障記憶體位置的位址提供至非揮發 性儲存裝置112。 非揮發性儲存裝置112經組態以儲存-或多個指示符， 忒一或多個指示符識別快取記憶體1〇6之有故障位置之相 應。己隐體位址。如所說明，非揮發性儲存裝置112可包括 144974.doc 201030511 用以儲存有故障位置之指示符的一電熔絲（E_fuse)陣列。 比較電路116可經組態以接收快取記憶體i 〇 6之記憶體存 取請求的記憶體位址之至少一部分，並比較所接收之位址 與儲存於非揮發性儲存裝置112處之指示符。比較電路116 可操作以傳回一信號，該信號指示記憶體位址對應於由 BIST 110識別的快取記憶體106之有故障位置。舉例而 言’比較電路110可經組態以回應—記憶體存取請求，此 係藉由回應於偵測到與儲存於非揮發性記憶體丨丨2中的指 示符中之一者的匹配而提供未命中信號來進行的。 處理單元102可經組態以將資料存取請求傳達至快取記 憶體106並接收來自快取記憶體106之回應。舉例而言，處 理單元102可回應於「寫入」指令而提供待儲存於快取記 憶體處之位址及資料，且可接收指示在快取記憶體1〇6處 的寫入操作之成功或失敗之回覆。作為另一實例，處理單 元1 02可回應於「讀取」指令而提供待自快取記憶體i 〇6讀 取的資料之位址’且可接收包括回應於讀取請求而存取的 資料之回覆。處理單元1 〇 2可經組態以與比較電路116通 信，此係藉由提供與資料存取請求相關聯之記憶體位址及 接收記憶體位址是否對應於快取記憶體i〇6之有故障位置 的指示來進行的。在一特定說明性實施例中，處理單元 102回應於比較電路116以基於記憶體位址是否對應於快取 記憶體106之有故障位置而選擇性地使用自快取記憶體1〇6 傳回之資料。 在操作中，BIST 110測試快取記憶體ι〇6之快取線内之 144974.doc -6 - 201030511 位元單元。若BIST 110判定在一特定快取線内之一位元單 元為壞的，則BIST 110將該特定快取線之位址識別為對應 於該快取記憶體之有故障記憶體單元的記憶體位址。bist 1⑺將記憶體位址或記憶體位址之指示符發送至非揮發性 記憶體112，非揮發性記憶體丨12可藉由使電熔絲陣列内之 熔絲熔斷來記錄記憶體位址或指示符，從而產生對應於有 故障記憶體單元之記憶體位址的非揮發性之所儲存之記 錄。

在一特定說明性實施例中，當在記憶體存取請求（諸 如，「寫入」或「讀取」指令）期間待定址快取記憶體1〇6 之特定快取線時，藉由比較電路116比較非揮發性記憶體 内的所儲存之a己憶體位址與記憶體存取請求之目標位 址。比較電路U6經由輸出線114存取非揮發性記憶體 ，比較目標位址與儲存於非揮發性記憶體丨^中之記憶 體位址’且在比較得到目標位址與所儲存之記憶體位址或 所儲存之指示符中之一者的匹配時用未命中信號回應記憶 體存取請求。當比較結果為正的（亦即，識別到匹配卜則 可不執行記憶體存取請求。 在^一特钱明性實施例中，僅在「寫人」指令期間且 不在°賣取」私令期間比較非揮發性記憶體丨12内的所儲 存之記憶體位址與目標位址。若目標位址從未被寫入，則 系統100將不試圖自目標位址讀取。 在特疋實施例中，藉由不定址快取記憶體内之其指示 符儲存料揮發性記㈣112中的記憶體位址來減小快取 144974.doc 201030511 記憶體106之有效大小。結果，將快取記憶體⑽之有效大 小減小達儲存於非揮發性記憶體112中的指示符之數目。 在-特定實施例中’快取記憶體1〇6不包括冗餘快取線 或資料位元，且不將對有故障記憶體單元之記憶體位址的 記憶體存取請求重新投送至冗餘快取線或快取線之冗餘位 兀實it為，對-對應於快取記憶體之有故障記憶體單元 的記憶體位址之呼叫導致未命中。藉由消除對快取線的存 取而減二快取記憶體106之容量，該等快取線包括有故障 β It體單7G且其§己憶體位址或指示符被記錄於非揮發性記 隐體112中。消除几餘快取線之優點在於，可以其他方式 利用否則可由几餘快取線佔據的晶粒面積。此外，可藉由 不提供冗餘快取線、利用冗餘快取線所需的重新投料及 邏輯電路或需要增加的測試時間之複雜msT測試演算法來 降低製造成本。

在另特疋說明性貫施例中，系統1 〇〇經組態以使BIST 110測試快取記憶體106，作為供電序列之部分。可替代電 炼絲陣列112而使用揮發性記憶體（圖中未緣示）來儲存快取 己隐體1G6的有故障位置之指示符，儲存係、藉由儲存包括 一或多個有故障位元單元的快取線之有故障位址來進行 的。 在另特定說明性實施例中，系統1 00可經組態以評估 在特疋模式（諸如’低電壓模式）下操作之快取記憶體106。 舉例而S，系統1〇〇可用以在低電壓模式下於供電序列期 間測試快取記憶體106，且在判定存在一或多個有故障快 144974.doc 201030511 取線時對快取記憶體1〇6重定大小。 圖2為一系統2〇〇之一第二說明性實施例之方塊圖，該系 統200包括可重定大小之快取記憶體。在一說明性實施例 中，系統200之元件對應於圖1的系統100之元件。系統200 包括一快取記憶體2〇2，該快取記憶體202經由資料多工器 214及位址多工器216耦接至内建式自我測試（BIST)電路 212。BIST電路212耦接至電熔絲儲存裝置（本文令亦為 「電熔絲陣列」）218，該電熔絲儲存裝置218包括一熔絲 ® 熔斷電路219。比較電路220耦接至電熔絲陣列218且耦接 至AND(及）電路222。 快取記憶體202包括一第一區塊（區塊〇)2〇4、一第二區 塊（區塊1)206、一第三區塊（區塊2)2〇8及一第四區塊（區塊 3)210。在一特定實施例中，代表性區塊2〇4_21〇可用以使 多個快取線或「路徑」與快取記憶體2〇2之一特定索引相 關聯，諸如，η路集合關聯式（n_way set ass〇ciative)快取組 態。 • _ 位址多工器216經耦接以將自位址輸入線226選擇之位址 或由BIST電路212提供之值提供至快取記憶體2〇2。資料多 工器214經耦接以將自資料輸入線228選擇之資料或由bist 電路212提供之值提供至快取記憶體2〇2。可控制位址多工 器216及資料多工器214以分別在測試操作期間選擇來自 BIST電路212之輸入及在正常操作期間選擇來自位址輸入 線226及資料輸入線228之輸入。可經由回應於msT電路 212之控制輸入（圖中未繪示）來控制多工器214及216。 144974.doc 201030511 BIST電路212可經組態以測試快取記憶體2〇2並將快取記 L體202之有故障位置的指示符輸出至電熔絲陣列21 $。舉 例而言，BIST電路212可經組態以確證至多工器214及216 之控制k號且系統地將測試資料鍵入至快取記憶體2〇2之 έ己憶體位置中’且比較自快取記憶體搬之記憶體位置讀 出的貢料與測試資料。在一特定實施例中，BUT電路 可經組態以按諸如起動測試序列之一或多個測試序列來測 試快取記憶體202之一或多個部分或整個快取記憶體2〇2。 BIST電路2 12可經組態以提供待寫入至電熔絲陣列⑽的故 障位址之指示’且亦可將指示測試序列之成功或失敗的一 或多個輸出提供至其他裝置或系統。 在一特定實施例中，電熔絲陣列218包括非揮發性記憶 體該非揮發性記憶體經組態以儲存對應於快取記憶體 202之有故障§己憶體單元的複數個記憶體位址或快取記憶 體2〇2之相應有故障記憶體單元之記憶體位址的指示符（有 故障-己隐體位址之指示符在本文中亦被稱作「指示 符」）。舉例而言，指示符可包括對應於快取記憶體2〇2之 有故障記憶體單S的有故障位址之至少部分。作為另一 實例，指不符可包括對應於快取記憶體2〇2 體單元的記«位址。在_特定㈣針，電熔=陣= 218包括一熔絲熔斷模組219，該熔絲熔斷模組219經組態 以藉由使特定選定熔絲或複數個熔絲在電熔絲陣列21 8 内熔斷來記錄指示符’該特定選定熔絲或複數個熔絲對應 於與有故障記憶料元相„的記憶體健。經記錄之指 144974.doc 201030511 示符為非揮發性，亦即，變為電炫絲陣列218中之永久記 錄。 在一特定實施例中，比較電路220經組態以接收經由位 址輸入線226提供之記憶體位址並比較所接收之位址與儲 存於電炼絲陣列2 18處之指示符。如所說明，可執行多個 比較’且可在邏輯上組合每一比較之結果以產生指示該位 址是否匹配儲存於電熔絲陣列218處之至少一指示符的信 號。作為一具體實例，可經由多輸入N〇r(反或）邏輯電路 β 產生該信號。 在一特定實施例中，AND電路222經由輸入端225接收來 自比較電路22〇之信號並在另一輸入端223處接收一命中信 號，該命中信號指示所請求之資料是否儲存於快取記憶體 202處。當所請求之資料儲存於快取記憶體處且電熔絲陣 列218處的指示符中無一者匹配所請求之資料的位址（亦 即’快取記憶體202處的所請求之資料之位址尚未由BIST _ 電路2 12偵測為對應於有故障記憶體位置）時，AND電路 222可產生一具有邏輯高值之輸出信號224。如所說明， AND邏輯電路222可將輸出信號提供至快取記憶體2〇2且亦 • 提供為快取未命中信號224。 在操作中，BIST電路212可使用多工器214及216定址每 個別快取線或一特定快取線中之每一個別位元單元來測 試區塊（諸如，第一區塊204)中之每一快取線。舉例而言， BIST電路212可測試第一區塊2〇4内的每一快取線中之每一 位TL單且將不能正確地儲存資訊之位元單元識別為有故 144974.doc -11 - 201030511

障位元單元。當一特定快取線内之一位元單元經識別為有 故障時’與含有有故障位元單元之快取線相關聯的記憶體 位址經識別為有故障記憶體位址。舉例而言，區塊2〇4、 20ό、208及210内的快取線中之每一者可由BIST邏輯212進 行測試’且可測試快取記憶體202之快取線中之每—者内 的個別位元單元中之每一者^ BIST邏輯212亦藉由發送經 由輸出線232輸出之通過或未通過信號來輸出快取記憶體 202中的每一快取線之通過或未通過狀態之指示符。在— 特定說明性實施例中，BIST邏輯212藉由經由資料線23〇接 收資料及比較所接收之資料與測試資料來評估每一快取 線’測試資料係經由多工器214及21 6輸入至快取記憶體 202。將對應於有故障快取線的指示符發送至電熔絲陣列 218，在電熔絲陣列218處，藉由使電熔絲陣列之一或多個 選定熔絲熔斷來儲存指示符，該等選定熔斷之熔絲與對應 於有故障記憶體單元的記憶體位址相關聯。 在BIST邏輯212已完成了其對快取記憶體2〇2之所有快取 線之測試後，電熔絲陣列218含有對應於快取記憶體2〇2内 Q 之有故障記憶體單元的記憶體位址之非揮發性映射。系統 200經進一步組態以阻止對快取記憶體之有故障記憶體單 元的記龍存取請求，諸如，對與有故障記‘隨單元_ 聯的目標位址之「寫入」操作。當資料待寫入至快取記隐 體202之目標位址或自快取記憶體2()2之目標位址讀取時， 將經由位址輸入線226輸入目標位址，且將經由資料輸入 線228輸入待寫入至特定快取線内之資料。亦由比較電路 144974.doc •12· 201030511 220比較待存取的快取線之目標位址與儲存於電熔絲陣列 218中之資料。舉例而言’「寫入」指令係針對快取記憶體 202中之一特定快取線内的一特定位元單元或位元單元 群，且比較電路220比較相應快取線之位址（自位址輸入線 226接收）與電熔絲陣列218内之映射。當比較得到正結果 時（亦即’發現匹配）’比較電路220之輸出指示將不執行 「寫入」。比較電路220之輸出係經由輸入端225而輸入至 AND電路222。經由AND電路222之輸入端223輸入的

Hit_Signal指示記憶體位址是否已導致快取命中，亦即， 儲存於快取記憶體202中。當AND電路之輸出指示將不發 生「寫入」時，經由線224輸出未命中信號（Qual_miss)。 S NOR電路220之輸出指示目標位址良好時，將由資料輸 入線228提供之資料寫入至經由位址輸入線226定址之該或 該等位元單元。在一特定說明性實施例中，當開始「寫 入」指令時，若經由與電熔絲陣列218中之所儲存之有故 障記憶體位1或指示㈣比較而將待寫入至的目標位址識 別為對應於快取記憶體之有故障記憶體單元的記憶體位 址，則將不執行「寫入」指令。在一牯 」《 7 将疋說明性實施例 中，系統200包括用於以一丨式選擇—替換位址來替換有 故障記憶體㈣的邏輯（时未㈣），該方式對與系統2〇〇 互動之軟體為測試資料透明的。 比較「寫入」指令之目標位 的δ己憶體位址之映射。藉由 「寫入」指令之執行’可執 在一特定說明性實施例中， 址與儲存於電熔絲陣列218内 阻止針對有故障記憶體單元的 I44974.doc 13 201030511 行後續讀取指令，而不關注待自快取記憶體讀取之資料將 歸因於針對有故障記憶體單元的先前執行之「寫入」指令 而為不正確的。 圖3為一系統之一第三說明性實施例之方塊圖，該系統 用以評估快取記憶體並記錄對應於快取記憶體之有故障記 憶體單元的記憶體位址。系統300包括一快取記憶體3〇2、 一 BIST電路312及一電熔絲陣列318。在一特定實施例中， 系統3 0 0之組件對應於圖i的系統i 〇 〇、圖2的系統2 〇 〇或其 任何組合之組件。 快取記憶體302包括複數個區塊，諸如，代表性區塊 3〇4。標籤陣列340與區塊3〇4相關聯。標籤陣列34〇包括： 一第一標籤陣列部分342 ,其儲存區塊3〇4内的每一快取線 之位址或位址之部分；及一第二標籤陣列部分344，其包 括寬摩為一個位元的行。在一特定說明性實施例中，第一 標籤陣列部分342中的與快取記憶體3〇2之一有故障記憶體 單元相關聯的每一記憶體位址或其部分具有一相應無效性 值，該相應無效性值儲存於第二標蕺陣列部分344的相應 之寬度為一個位元的單元中。 在一特定說明性實施例中，將來自電熔絲陣列318之資 訊記錄於標籤陣列340之第二部分344中。區塊3〇4内之每 一快取線具有：一相關聯之標籤陣列元件342，其包括快

取線之一位址或一位址之邮八.B 祉< 4刀，及在第二標籤陣列部分 344内之一相關聯之狀態位元 A _ 〜m 70 具包括指不快取線是好還 是壞之有效性m在進行了BIST測試且在電㈣陣列 144974.doc •14- 201030511 3 1 8中記錄了對應於快取記憶體之有故障記憶體單元的任 何記憶體位址後’寫入儲存於第二標籤陣列部分344中之 資訊。一無效性值儲存於第二標籤陣列部分3料之相應位 元單元（本文中「狀態位元」）中’且指示相應記憶體位址 與相應快取線内之有故障位元單元相關聯。 在一特定說明性實施例中，每當存取一特定快取線時存 取標籤資訊。當遇到記憶體存取請求（r讀取」或「寫 入」）時，存取標籤陣列340，以便藉由查找儲存於寬度為 一個位元之行344中的相關聯值來判定一特定記憶體位址 之有效性（亦即，良好或有故障）。在一特定說明性實施例 中，儲存於行344中之值係基於儲存於BIST電路312中之指 示付。在一特疋說明性實施例中，寬度為一個位元之行 344包括可重設定之儲存元件，其中之每一者具有在電熔 絲陣列3 1 8中之指示相應快取線是否已有故障且將不被使 用之相應元件。在另一特定說明性實施例中，寬度為一個 位元之行3料包括可熔斷之熔絲儲存元件’其中之每一者 具有在電熔絲陣列3 1 8中之指示相應快取線是否已有故障 且將不被使用之相應元件。圖3中說明的實施例之一特定 優點為：與自電熔絲陣列318擷取資訊相比，對快取線有 效性資訊之存取較快。一額外優點為：藉由避免使用圖2 之比較電路220達成之較低功率使用。 圖4為一系統之第四說明性實施例之方塊圖該系統用 以指示對應於快取記憶體之有故障記憶體單元的記憶體位 址。系統400包括一暫存器檔案401、一有效位址產生器 144974.doc -15- 201030511

器（TLB)412及一快取記憶體 内容可定址記憶體陣列（TLB (EAG)402、一轉譯後備緩衝器 420。快取記憶體420包括—内 CAM)422及一資料陣列424。 在一特定實施例中，暫存器 至 EAG 402，EAG 409 姦 a a 暫存器檔案401將一指令位址提供

之狀態位元419可儲存與快取線426相關聯之無效性值，該 無效性值指示快取線426為壞的快取線（包括有故障位元單 元）還是為好的快取線（不具有有故障位元單元）。 在操作中，BIST(圖中未繪示）可測試快取記憶體42〇内 之每一快取線且在電熔絲陣列（圖中未繪示）中記錄快取記 憶體420中之每一壞的快取線之有故障快取線位址（或指示 符）。若（例如）快取線426包括一或多個壞的位元單元且經 判定為有故障快取線，則將指示有故障快取線的無效性值 寫入至相應狀態位元419。當「讀取」或「寫入」指令將 有故障快取線426定為目標時，讀取狀態位元4丨9以判定快 取線426為有故障快取線’將不執行「讀取」或「寫入」 指令且將傳回未命中。 圖5為一系統之一說明性實施例之方塊圖，該系統用以 指示對應於一快取記憶體之有故障記憶體單元的記憶體位 144974.doc -16- 201030511 址。系統500包括快取記憶體5〇2。快取記憶體5〇2包括複 數個區塊諸如，代表性區塊5 〇4。區塊5 〇4包括複數個快 取線且/亦包括一標蕺陣列54〇。標冑陣列54〇包括一第一標 籤陣列部分542 ’該第—標籤陣列部分542包括與相應快取 線相關聯之位址資訊。舉例而言，代表性快取線53〇具有 包括與快取線530相關聯之位址資訊的—相應標㈣列元 件548。第二標籤陣列部分M4包括關於每一快取線之有效 性或無效性之資訊。 在一特疋說明性實施例中，自電熔絲陣列（圖中未繪示） 掏取第二標籤陣列部分544中之資訊，電熔絲陣列包括經 儲存之指示符，經儲存之指示符對應於已由内建式自我測 試（BIST)邏輯（圖中未繪示）識別的快取記憶體之圖中未繪 不有故障記憶體單元之記憶體位址。舉例而言，若bis丁邏 輯對快取線530執行測試且判定快取線53〇為壞的，則將與 快取記憶體之有故障記憶體單元相關聯的記憶體位址之指 示符儲存至電溶絲陣列中，且將無效值寫人於相應位元單 几550中。在一特定說明性實施例中’第二標藏陣列部分 544之寬度為一個位元。 在另一實施例中，第二標籤陣列部分544包括一行電熔 、、糸元件▲判疋與電溶絲元件相關聯之快取線不再可使用 夺亦即，具有比可用冗餘位元多的有故障位元單元，可 使電熔絲兀件熔斷。舉例而言，在快取記憶體5〇2針對每 快取線包括單1餘位元之實施例巾，當在快取線中識 別到兩個或兩個以上有故障位元單元時，可使電熔絲元件 144974,d〇c •17· 201030511 溶斷。在另一特定說明性實施例中，快取記憶體502不包 括几餘位it，且當將相應快取線中之任__資料位元識別為 有故障時，使電⑽元件㈣。快取記憶體抓之大小（例 如’好的快取線之數目）可減小達第二標籤陣列部分中 的經熔斷之電熔絲元件之數目。 在操作期間，區塊504中的快取線中之每一者具有：第 -標籤陣列部分542内之一相應位址項，該位址項包括快 取線之位址資訊；及第二標籤陣列部分Μ内之—相應無 效性項，該無效性項指示快取線之有效性或無效性。當遇 到對快取線530之記憶體存取請求時，可使用第一標籤陣 列單το 548定位快取線53G，且可自第二標籤陣列單元㈣ 判疋快取線530之有效性或無效性。#自第二標籤陣列單 兀550判定快取線53G含有壞的位元單元則將傳回未命中 且將不執行命令。 圖6為一方法之一特定說明性實施例之流程圖，該方法 為”平估决取5己憶體及記錄對應於快取記憶體之有故障記憶 體單元的記憶體位址。在區塊6G2處，經由内建式自我： 試（BIST)電路識別快取記憶體之—或多個有故障記憶體位 元單元。移至區塊604,將與快取記憶體之有故障記憶體 單元相關聯的記憶體位址或有故障記憶體單&的指示㈣ 存於包括電㈣陣列之非揮發性儲存裝置中。繼續進行至 決策區塊606’當冑故障快取記憶體位址之數目冑於非揮 發性儲存裝置之料容量時，方法㈣進行謂快取記憶 體識別為不可使用的區塊6〇8，且方法終止於⑵。舉例而 J44974.doc 201030511 言，在儲存於圖2之電熔絲陣列21 8處的有故障記憶體位址 之數目等於電熔絲陣列21 8之總的可用元件數目時，可將 快取記憶體202識別為不可使用。在另一特定說明性實施 例（圖中未繪示）中，當已使用所有電熔絲元件且判定另一 快取線已有故障時’可將快取記憶體202識別為不可使 用。在另一特定說明性實施例（圖中未繪示）中，基於有故 障快取線之數目或基於可使用快取線之數目判定快取記憶 體為不可使用的。 返回至區塊606，當經識別的有故障快取線之數目不超 過非揮發性媒體之儲存容量時，在61〇處，記憶體存取請 求之目標位址與所儲存之識別符（諸如，有故障記憶體位 址或其部分）的比較產生一比較結果。舉例而言，當將 「寫入」命令定址至特定記憶體位址時，比較該特定記憶 體位址與電熔絲陣列中的所儲存之指示符，且輸出比較結 果。 視情況，在區塊612處，與區塊610之執行與儲存於非揮 發性儲存裝置中之記憶體位址的比較並行地執行包括區塊 61〇之記憶體存取請求的指令。移至區塊614，視情況，延 遲指令之結果’直至提供了在區塊61〇處的比較之結果為 止。 繼續進行至決策區塊616 ’進行區塊610之記憶體存取請 求是否係針對所儲存之記憶體位址或其指示符中之一者的 判定°若記憶體存取請求並不針對對應於快取記憶體之有 故障記憶體單元的記憶體位址中之一者，則繼續進行至區 144974.doc -19· 201030511 塊626，提交在區塊612處執行的指令之結果，朮 刀p丨’接受 該結果。舉例而言，當指令包括「寫入」命令時，執 記憶體存取請求之目標位址的「寫入」，且古、土认 乃床結朿於 622 〇 在區塊616處，若區塊610之記憶體存取請求係針對储^ 於非揮發性儲存媒體中的記憶體位址中之一去，+ ^ 則万法繼 續進行至區塊618 ’且排除對該記憶體位址之存 %。繼續 進行至區塊620，用「未命中」信號回應該指今 7久5匕憶艘 操作請求。方法結束於622。 由圖1至圖6中呈現之系統及方法所提供之優點可包括藉 由避免對有故障記憶體位址之「寫入」存取及/或「1 取」存取而得到之時間效率。在一特定說明性實施例中， 另一優點為：冗餘快取線不包括於快取記憶體中。消除冗 餘快取線可減小快取記憶體之實體大小。在一特定說明性 實施例中，當判定在一快取記憶體内的有故障記憶體單元 之數目超過預定臨限數時，判定快取記憶體為不可使用 的。 電熔絲儲存器可提供儲存有故障記憶體位址之能量效率 技術，因為一旦被寫入，則不需要額外能量來維持或再新 儲存於電熔絲陣列中之資訊。因此，與經由揮發性儲存媒 體或可再新儲存媒體之儲存相比，減少了功率需求。 熟習此項技術者將進一步瞭解，結合本文所揭示之實施 例所描述之各種說明性邏輯區塊、組態、模組、電路及演 算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為 144974.doc •20· 201030511 了清楚地說明硬體與軟體之此可互換性，各種說明性組 件、區塊、組態、模組、電路及步驟已在上文大體按其功 能性加以了描述。將此功能性實施為硬體還是軟體視特定 應用及強加於整個系統上之設計約束而定。熟習此項技術 者可以變化的方式針對每一特定應用實施所描述之功能 性，但此等實施決策不應被解釋為會造成對本發明之範疇 的脫離。 結合本文中所揭示之實施例所描述之方法或演算法的步 ❹冑可直接體現於硬體中、由處理器執行之軟體模組中或兩 者之組合中。軟體模組可駐留於隨機存取記憶體（ram)、 快閃記憶體、唯讀記憶體（R0M)、可程式化唯讀記憶體 (PROM)、可抹除可程式化唯讀記憶體（epr〇m) '電可抹 除可程式化唯讀記憶體（EEPR0M)、暫存器、硬碟、抽取 式碟片、緊密光碟唯讀記憶體（CD_R0]V1)或此項技術中已 决之任何其他形式的儲存媒體中。將一例示性儲存媒體耗 春接至處理器，使得處理器可自儲存媒體讀取資訊及將資訊 寫入至儲存媒體。在替代例中，儲存媒體可整合至處理 器。處理器及儲存媒體可駐留於特殊應用積體電路（ASIC) 中。ASIC可駐留於計算裝置或使用者終端機中。在替代例 中’處理器及儲存媒體可作為離散組件駐留於一計算裝置 或使用者終端機中。 乂供所揭示之實施例的先前描述，以使任何熟習此項技 術者能夠進行或使用所揭示之實施例。對於熟習此項技術 者而言’對此等實施例之各種修改將易於顯而易見，且在 144974.doc • 21- 201030511 不脫離本發明之範疇的情況下，本文中界定 i原理可適用 於其他實施例。因此，本發明並不欲限於本文中所展八 實施例，而應符合與如由下列申請專利範圍界定之原理及 新穎特徵相一致之最廣泛的可能範疇。 【圖式簡單說明】 圖1為包括一可重定大小之快取記憶體的系統之一第一 說明性實施例之方塊圖； 圖2為包括一可重定大小之快取記憶體的系統之一第二 說明性實施例之方塊圖； 圖3為包括一可重定大小之快取記憶體的系統之一第三 說明性實施例之方塊圖； 圖4為包括一可重定大小之快取記憶體的系統之一第四 說明性實施例之方塊圖； 圖5為一系統之一說明性實施例之方塊圖，該系統用以 指示對應於一快取記憶體之有故障記憶體單元的記憶體位 址；及 圖ό為一方法之一特定說明性實施例之流程圖，該方法 為評估快取記憶體且記錄對應於快取記憶體之有故障記憶 體單元的記憶體位址。 【主要元件符號說明】 100 系統 101 處理器 102 處理單元 104 區塊 144974.doc -22- 201030511 106 快取記憶體 108 區塊 110 内建式自我測試（BIST)電路 112 非揮發性儲存裝置 114 輸出線 • 116 比較電路 200 系統 202 快取記憶體 參 204 第一區塊 206 第二區塊 208 第三區塊 210 第四區塊 212 BIST電路/BIST邏輯 214 資料多工器 216 位址多工器 218 電熔絲陣列 219 溶絲溶斷模組 220 比較電路 . 222 AND電路 223 輸入端 224 輸出信號/快取未命中信號/線 225 輸入端 226 位址輸入線 228 資料輸入線 144974.doc -23- 201030511 230 資料線 232 輸出線 300 系統 302 快取記憶體 304 區塊 312 BIST電路 318 電熔絲陣列 340 標籤陣列 342 第一標籤陣列部分 344 第二標籤陣列部分 400 系統 401 暫存器檔案 402 有效位址產生器（EAG) 404 標籤部分 406 虛擬記憶體位址 411 内容可定址記憶體標籤部分 412 轉譯後備緩衝器（TLB) 418 標籤位址 419 狀態位元 420 快取記憶體 422 内容可定址記憶體陣列（TLB CAM) 424 資料陣列 426 快取線 500 系統 144974.doc -24- 201030511 502 快取記憶體 504 區塊 530 快取線 540 標籤陣列 542 第一標籤陣列部分 - 544 第二標籤陣列部分 548 第一標籤陣列單元 550 ❿ 第二標籤陣列單元 144974.doc -25-

Claims (1)

1. 201030511 七、申請專利範圍： 1 · 一種系統，其包含： 一内建式自我測試（BIST)電路，其經組態以測試一快 取5己憶體；及 * 一非揮發性儲存裝置，其包含用以儲存一或多個指示 符之電熔絲陣列，其中每一指示符識別已由該BIST電 路债測到的該快取記憶體之_有故障位置之__相應記憶 體位址。 ❹ 月长項1之系統，其進一步包含耗接至該非揮發性儲 存裝置之一比較電路，該比較電路用以比較儲存於該非 揮發性健存裝置中之該—或多個指示符與—記憶體存取 請求’且在该圮憶體存取請求係針對該快取記憶體之一 有故障位置的一特定記憶體位址時，回應於由該比較產 生之—匹配而產生一失敗信號。 3. 如凊求項2之系統，其中該比較電路藉由回應於該匹配 參 而^供一未命中信號來回應該記憶體存取請求。 4. 如6月求項2之系統，其中該記憶體存取請求為一寫入請 求。 * 如叫求項1之系統’其中該系統經組態以減小與該快取 。己隐體相關聯的一有效快取記憶體大小，此係藉由排除 對由儲存於該非揮發性儲存裝置十之該相應指示符識別 的》亥块取s己憶體之一相應有故障位置之每一記憶體位址 的存取來進行的。 青求項1之系統’其中每一指示符係藉由使該電熔絲 144974.doc 201030511 陣列内之一或多個相應熔絲熔斷而儲存於該電熔絲陣列 中。 如4求項6之系統，其進〆步包含-熔絲炫斷模組，該 8. 溶絲溶斷模組經組態以使該一或多個相應溶絲溶斷。 如哨求項1之系統’其進一步包含一標籤陣列，該標籤 陣列經組態以儲存對應於該快取記憶體之有故障位置的 °玄或多個指示符中之每一者之一標籤指示符。 9. 如凊求項1之系统，其中該快取記憶體進一步包括冗餘 位元單元。 10. 11. 如請求項1之系統’其中每一指示符包括該快取記憶體 之該有故障位置之該相應記憶體位址的至少一部分。 一種排除對一快取記憶體之一有故障記憶體單元的存取 之方法’該方法包含： 藉由—内建式自我測試（BIST)電路測試一快取記憶體 以識別對應於有故障快取記憶體單元的一或多個記憶體 位址；及 在包含一電熔絲陣列之一非揮發性儲存裝置中儲存由 該BIST電路識別的一或多個記憶體位址中之每一者之一 相應指示符。 12·如凊求項π之方法，其進—步包含： 執行一第一記憶體位址與由該等相應所儲存之指示符 識別的該等記憶體位址中之每一者的一比較，其中該第 一記憶體位址與一記憶體存取請求相關聯；及 當該比較指示該一或多個記憶體位址包括該第一記憶 144974.doc -2- 201030511 13. 體位址時，·止該記憶體存取請求之執行。 如請求項12之方法，其進_ 多個記憶體位址包括該第一 ^號回應該記憶體存取請求 步包含在該比較指示該一或 記憶體位址時，用一未命中 14. 如請求項12之方法， 執行—指令之一部分 求。 其進一步包含與執行該比較並行地 ，其中該指令包括該記憶體存取請 15. ^求項14之方法’其進_步包含延遲提交該指令之結 直至執行該比較為止。 Si項U之Ϊ法’其進一步包含在儲存於該非揮發性 :己二置中的指不符之一計數超過—臨限值時將該快取 冗憶體識別為不可使用。 之方法’其進—步包含在儲存於該非揮發性 、中的指讀之—計數超過與該非揮發性儲存裝 二聯之一容量時將該快取記憶體識別為不可使用。 • σ凊求項11之方法，其進一步包含： —將-無效性值鍵人至具有—相應所儲存之指示符的每 5己憶體位址之—相應標籤陣列位元單元中；及 效：：Γ記憶體位址之該標籤陣列位元單元含有該無 請求之執行。 4體位狀―記憶體存取 可讀錯存媒體，其儲存在執行時使-處理器進 仃乂下動作的處理器可執行指令·· 經由一内建式自我測試（BIST)電路識別與—有故障記 144974.doc 201030511 憶體單元相關聯的一快取記憶體之一或多個記憶體位 址；及 將已由該BIST識別的每一記憶體位址之一相應指示符 儲存於包含一電熔絲陣列之一儲存媒體中。 20.如請求項19之電腦可讀媒體，其進一步包含額外指令， 該等額外指令在執行時使該處理器排除對與該相應所儲 存之指示符相關聯的一第一記憶體位址之存取。 144974.doc -4 ·