TW201025579A - Semiconductor element and method of manufacturing the same - Google Patents

Description

201025579 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體元件與製造方法。 - 【先前技術】 通常，非揮發性記憶體具有甚至在切斷電源之情況下不丟失 儲存資料之優點。它們使用於儲存個人電腦（Pc)基本輸入輸出 系統（BIOS)、置頂盒、打印機、網路伺服器等之中的資料。近來， 它們還使用於數位照相機及可攜式電話。 © 在這些非揮發性記憶體之中，可使用電可抹除可程式化唯讀 §己憶體（Electrically Erasable Programmable Read-Only，Memory eeprom)型，_記賊置。這麵職置具魏體或逐個扇區 電去除記憶晶胞之中資料的功能。透過在汲極之中產生通道熱電 子以激發浮置閘極之中的電子用以增加閥值電壓可實現此功能， 由此程式化-資料晶胞。相反，快閃裝置之抹除作業在一源極/ 基板與-浮置閘極之間產生高電壓’透過發射在浮置閘極之中積〇 累的電子以減少一晶胞電晶體之閥值電壓。 隨著進些年朝向高整合驗迷發展，產生減少晶胞尺寸之強 大壓力。然而’浮置閘極型晶胞需要高電壓用以抹除—晶胞並 且-在製程，例如随道定義之中確保—餘量具有_，使得幾乎 不可能進-步減少尺寸。由於此，已經制騎代浮置閘極· 型晶胞的非揮發型記憶元件之研究。 201025579 【發明内容】 因此’鐾於以上的問題’本發明之實施例關於一種半導體元 牛及八裝&方纟此種半導航件具有—晶胞結構該晶胞結構 能夠有效減少舰帥元叙耗《。本發明之實施麵 L種半導體7L件，在此半導體元件之中，透過在凹槽之中形成 己隐閘極料防護崎_極之厚度喊少能凹 深度差不多。

❿ 一種半導體it件可包含有-半導體基板，—第—氧化層圖 案，第-氧化層圖案形成於半導體基板之上，以及一第一多晶石夕 圖案’其形成於第—氧化層圖案之上，其中半導體基板、第一氧 化層圖案以及[多晶相案定義—凹槽，此凹槽形成於第一氧 化層圖案與第-多晶義案之兩側面。—第二多晶㈣案可形成 於凹槽之中第—氧化層圖案之上以及第—多晶侧案之侧壁。一 第二氧化層_、—第二氮化層圖案、以及-第三氧化層圖案可 插入於第-多晶糊案與第二多晶雜案之間並且更插入於第 一多晶矽圖案與凹槽之間。 根據本發明之實酬，—種半導體元件之製造方法可包含： 形成一第一氧化層於一半導體基板之上；形成一第一多晶矽層於 第一氧化層之上；透過蝕刻第一多晶矽、第一氧化層、以及半導 體基板’形成-第-氧化層圖案、一第―多晶侧案、以及半導 體基板之-凹槽；順次堆4—第二氧化層、—第—氮化層、以及 201025579 -第三氧化層於具有凹槽及第_多晶㈣案之半導體基板之一表 面之上，形成—第二多晶㈣於第三氧化層之上；形成-第二多 晶石夕圖案、形成多_層於哺之健之上；去除形成於兩侧壁 的第二多晶㈣案之-個；以及透過獅性地去除第三氧化層、 第-氮化層、以及第二氧化層’形成插人於第—多晶棚案與第 二多晶妙圖案之間以及第二多晶㈣案與凹槽之間的—第二氧化 層圖案、-第二氮化層圖案、以及一第三氧化層圖案。 【實施方式】 以下’將結合圖式部份詳細描述本發明之實施例之半導體元 件與製造方法。「第1圖」至「第8 s」係為本㈣之實施例的半 導體元件之製造方法之橫截面圖。 透過在-半導體基板10之上开》成一元件絕緣膜可定義一活性 區。透過向半導體基板1G作用—離子注人製程可形成一井區。 如「第1 ®」所τ -第-氧化層2Qa可形成於半導體基板 10之上…第-多晶石夕層30a可形成於第一氧化層2〇a之上。第 -氧化層2〇a可透過向半導體基板1G應用一方法形成，該方法包 含有例如熱處理製程、-化學氣相沉積(Chemical Vap〇r Dep〇siti〇n， CVD)製程、以及原子層 /冗積（At〇mic LayerDep〇siti〇n，从〇) 如「第2圖」所不’ -第-光阻抗餘圖案91可形成於第一多 晶石夕層30a之上。透過使用第-光阻抗侧案91作為一光罩触刻 201025579 第-多晶㈣30a及第-氧化層咖，可形成—第—氧化層圖案 20與第-氧化層圖案20之上的第一多晶石夕圖案3〇。在钱刻過程 之中，透過侧由第-多晶案3G暴露的第—氧化層圖案如 及半導體基板ίο u可形成於半導體基板ω之上且形成 -預定深度。也就舰，凹槽15可形成於第—多晶翔案如之 兩侧，自半導體基板1G之職面形成有一預定深度。 一尖端部份11可形成於半導體基板1〇之上形成的凹槽15之 底部之上且朝向半導體基板1G之内部形成。凹槽Μ可妒成為一 500埃⑻至麵埃⑻之深度。透過凹槽15保奴高度; 第一多晶石夕圖案3〇可形成為15⑽埃⑼至2500埃（□)之深

進一步而言’ 一稍後在凹槽15之中的第一多晶石夕圖案30之 讎上形成的記憶_可形成為具有—透過凹槽Η保證之内产， 以及一相距第一氧化層圖案2〇與第一多晶石夕圖案扣之侧壁^ 埃（口）至埃⑼之深度。在此種結構之中，第-多晶石夕 圖案30功能上作為一選擇閘極。 如第3圖」所示，透過在形成有第—氧化層圖案 多祕圖案30的料财板1GU表面觀堆p第第 也'-第-氣化心、以及_第三氣输 ， ⑽…。第二氧化層41a可形成 ;:: 埃（□)之深度。 佚叫至！丨 201025579 透過向第-氡化層作用一化學氣相沉積（CVD)製程及一原 子層/儿積（ALD)製程之—可形成第—氮化層似。第一瓦化層 42a可形成為—10埃（□)至100埃（□)之深度。 透過向第一氮化層作用一化學氣相沉積（CVD)製程及一原 子層沉積（ALD)製程之一可形成第三氧化層咖。第二及第三氧 化層41a、43a可形成為1〇埃⑼至1〇〇埃⑼之深度。第二 氧化層41a、第-氮化層42a、以及第三氧化層43a可沿凹槽15 之内壁形成’並且覆蓋第-氧化層酿2G及第—多晶案3()。❿ 隨後’如「第4圖」所示，一第二多晶石夕層5〇a可形成於第 三氧化層43a之上。如「第5圖」所示，透過各向異性蚀刻第二 多晶石夕層50a’一第二多晶石夕圖案5〇可在第一多晶石夕圖案％之兩 側壁形成為第三氧化層咖之上的―間隔物之形狀。 第二多晶石夕圖案50可形成於凹槽15之上形成的第三氧化層 43a之上，且透過相對突出於凹槽ls之外用作半導體基板1〇之側 壁、第一氧化層圖案20之侧壁、以及第一多晶㈣案％之侧壁© 的防護。因此’第二多晶石夕圖案50可具有自凹槽15之上的第三 氧化層43a至第-多晶石夕圖案3〇之頂表面定義的高度。第二多晶 矽圖案50可具有一 2500埃（□)至35〇〇埃（□)之高度。 隨後’如「第6圖」所示，可形成一第二光阻抗蝕圖案92， 其覆蓋第-多晶石夕圖案30之兩侧壁形成的第二多晶石夕圖案之. 一個°第二光阻抗_案92可覆蓋第一多晶石夕圖案3〇之頂表面 8 201025579 之-部份。在相鄰之晶胞之中’第二光阻抗姓圖案92可形成於彼 此相面對的第-多晶卵案3G之内部的第二多晶石夕圖案％之上。 隨後，可使用第二光阻抗_㈣作為一光罩餘刻暴露的第 二多晶石夕圖案5G。紐’可去除第二光阻抗_案％。隨後，透 過在第-多晶石夕圖案30與第二多晶石夕圖案5〇之上形成且各向異 性侧-介電層’ -_間隔物可形成於第—多晶卵案3〇與第 二多晶矽圖案50之每一個的一侧面。 如「第7圖」所示，透過去除第二氧化層化、第一氣化層 42a、以及第三氧化層43a’ -具有-第二氧化層圖案41、一第一 氮化層圖案42、以及-第二氧化層圖案43的氧-氮-氧（〇N〇)圖 案40可形成於第二多晶矽圖案之下。 結果，第一氧化層圖案20形成於半導體基板1〇之上且第— 多晶矽圖案30形成於第一氧化層圖案20之上。第二氧化層圖案 41、第一氮化層圖案42、以及第三氧化層圖案43可形成於第一多 晶梦圖案30與第一氧化層圖案20之一側面、半導體基板1〇之凹 槽15之中的側壁之上、以及凹槽15之中的底部之一部份之上。 -第二多晶_案50可在第-多晶發圖案3G之側壁形成於第三 氧化層圖案43之上。 因此’氧_氮-氧（ΟΝΟ)圖案40可形成於第一多晶石夕圖案％ 與第二多晶石夕圖案50之間、以及第二多晶石夕圖案5〇與半導體基 板10之間。第一氧化層圖案20郷成於第一多晶石夕圖案3〇與半 201025579 導體基板1〇之間’以使得第一多晶石夕圖案30用作-選擇閘極且 第二多晶石夕圖案5 〇用作一記憶問極。 透過去除第二多晶石夕圖案％與氧·氣_氣圖案恥 之一部份’可暴露第一多晶石夕圖案3〇之頂表面與第一多晶石夕圖案 3曰0之-侧面。進一步而言，由於凹槽15之側面具有去除的第二多 曰曰石夕圖案50 ’可暴露第—多晶石夕圖案3〇之兩侧面，因此可暴露凹 槽15之侧面及底部。 如「第8圖」所示，透過將雜質注入於半導體基板10之中，❹ 其中半導體基板10透過第一多晶石夕圖案3〇及第二多晶石夕圖案 暴露可形成一第一掺雜區81及一第二摻雜區幻。第一播雜區 81可為透過相鄰之晶胞共同作業之區域。第一推雜區81可透過向 靠近第二多晶石夕圖案5〇的半導體基板1〇作用一離子注入製程形 成。 第二摻雜區82可透過向靠近於第-多晶石夕圖案30的半導體 基板10之凹槽15作用—離子注人製程形成。第二摻雜區82可形© 成於凹槽15之側面及底部且可透過_傾斜離子注人製程形成。 由於尖端部份Η透過凹槽15形成於第二多晶矽圖案5〇之下 的半導體基板1G之底部’因此能夠增強該部份之中的電場。因此， 能夠透過較^電力執行减化及抹除作業，减得有妓善非揮 發性記憶體之中的耗電量。 第一多晶矽圖案30之下形成的熱載子可在尖端部份u具有 201025579

瘳過向金屬層作用熱處理可執行形成一石夕化物之製程。 更高的電場，並且在第—氮化層圖案42捕獲電子 式化及抹除健之巾可更有效產生_子。因此 至作為記軸極的第二多晶_案50之電虔。 根據本發明之實施例，透過在凹槽之中形成記賴極，可能 2功能上作為防護的選湖極之厚度減少為凹槽之深度。由此獲 得良好的製程餘量，並且元件之特性通常較均勻。透過使用自對 準方法形成記憶閘極，能夠獲得元件之良好可靠性。 雖然本發明以前述之實施例揭露如上，然其並_以限定本 發明。在不脫離本發明之精神和範圍内，所為之更動與濶飾，均 _屬本發明之專梅護範圍之内。關於本發騎界定之倾範圍請 參照所附之申請專利範圍。 【圖式簡單說明】 第1圖至第8圖係為本發明之實施例的一記憶元件之製造方 法之橫截面圖。 【主要元件符號說明】 半導體基板 尖端部份 11 201025579 15 凹槽 20 第一氧化層圖案 20a 第一氧化層 30 第一多晶矽圖案 30a 第一多晶矽層 40 氧-氮-氧圖案 40a 氧-氮-氧層 41 第二氧化層圖案 41a 第二氧化層 42 第一氮化層圖案 42a 第一氮化層 43 第三氧化層圖案 43a 第三氧化層 50 第二多晶矽圖案 50a 第二多晶矽層 81 第一摻雜區 82 第二摻雜區 91 第一光阻抗钮圖案 92 第二光阻抗姑圖案

12

Claims (1)

1. 201025579 七、申請專利範圍： 1. 一種半導體元件，係包含有： 一半導體基板； 一第一氧化層圖案，係形成於該半導體基板之上； 一第一多晶矽圖案，係形成於該第一氧化層圖案之上，其 中該半導體基板、該第一氧化層圖案以及該第一多晶矽圖案定 ❾ 義一凹槽’該凹槽形成於該第一氧化層圖案與該第一多晶矽圖 案之兩侧面； 一第二多晶矽圖案，係形成於該凹槽之中的該第一氧化層 圖案之上以及該第一多晶石夕圖案之該侧壁；以及 -第二氧化層圖案、-第二氮化層圖案、以及_第三氧化 層圖案’係插人於該第—多晶㈣案與該第二多晶梦圈案之 間並且更插入於該第二多晶石夕圖案與該凹槽之間。 ❹2.如請求項第1項所述之半導體元件，包含有-第-摻雜區，係 形成於該㈣之誠狀巾的辭導·板之上，錢形成於 該第一多晶石夕圖案之一侧面。 如明求項第1項所述之半導體元件，包含有—第二摻雜區，係 《於該凹槽之中的該第—多晶㈣案之該側面及該底部之 上。 《如請求項第丨猶述之半導體元件，其愤凹槽之該底部之該 邊緣形成於該第二多晶石夕圖案之下。 13 201025579 5·如請求項第4項所述之半導體元件，其中該凹槽之該深度係位 於500埃（Α)至1〇00埃（Α)之間。 6. —種半導體元件之製造方法，係包含： 形成一第一氧化層於一半導體基板之上； 形成一第一多晶矽層於該第一氧化層之上； 透過飯刻該第-多晶石夕、該第一氧化層、以及該半導體基 板形成一第一氧化層圓案、一第一多晶石夕圖案、以及該半導 體基板之一凹槽； _ 项-人堆疊-第—氧化層、—第—氮化層、以及—第三氧化 層於具有該凹槽及該第一多晶石夕圖案之該半導體基板之一表 面之上； 开> 成一第二多晶矽層於該第三氧化層之上； 开/成第一夕s曰石夕圖案、开；成該多晶石夕層於該凹槽之侧壁 之上； 去除形成於兩侧壁的該第二多晶石夕圖案之一個；以及 ❹ 透過選擇性地絲鮮三氧化層、該第一氮化層 、以及該 第二氧化層’形成插人於該第—多晶案與該第二多晶石夕圖 案之間以及該第二多晶石夕圖案與該凹槽之間的一第二氧化層 7圖案、-第二氮化層_、以及―第三氧化層_。 如請求項第6項所述之半導體元件之製造方法包含形成一第 摻雜區於該第二多晶石夕圖案之一側的該半導體基板之該凹 14 201025579 槽之該底部之上。 8. 如請求項第7項所述之半導體元件之製造方法，其中使用一離 子注入製程形成該第一摻雜區。 9. 如請求項第7項所述之半導體元件之製造方法’包含形成一第 二捧雜區於該第一多晶矽圖案之一側的該凹槽之該侧面及該 底部之上。

   10.如請求項第9 項所述之半導體元件之製造方法，其中使用 子注入製程形成該第二摻雜區 15