TW201023334A - Compact semiconductor package with integrated bypass capacitor and method - Google Patents

Compact semiconductor package with integrated bypass capacitor and method Download PDF

Info

Publication number
TW201023334A
TW201023334A TW098141759A TW98141759A TW201023334A TW 201023334 A TW201023334 A TW 201023334A TW 098141759 A TW098141759 A TW 098141759A TW 98141759 A TW98141759 A TW 98141759A TW 201023334 A TW201023334 A TW 201023334A
Authority
TW
Taiwan
Prior art keywords
stacked
semiconductor package
area
board
semiconductor
Prior art date
Application number
TW098141759A
Other languages
English (en)
Other versions
TWI382520B (zh
Inventor
Francois Hebert
Kai Liu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/330,381 external-priority patent/US8062932B2/en
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201023334A publication Critical patent/TW201023334A/zh
Application granted granted Critical
Publication of TWI382520B publication Critical patent/TWI382520B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

201023334
[0001] 本發明涉及電子系統封裝領域。更確切地說，本發明用 於半導體晶片的物理級封裝》 [先前技術] [0002] 由於具有高集成密度、相當低的靜態漏電流以及不斷提 升的功率容量，功率金屬氧化物半導體場效應管仍然廣 泛應用於開關電源和變頻器等電力電子學領域。而且功
率金屬氧化物半導體場效應管還具有許多非常重要的特 點’比如：不斷增加的集成度、&益減小的封裝尺寸以 及隨之而來的消費者市場上對於.傲熱不‘斷提高的要求。 下面列舉一些美國申請12/326, 0,65中提到的相關原有技 術： “1)卜6<:1^£1'”技術（美國專利6,624, 522，美國專利 7, 285, 866和美國專利申請公開2007/0284722 ); } , . , , j
名為“含有漏極夾片的半封^”^美國專利 6, 777, 800 ; …:？ 'Υ -. 、β I * 相同受讓人的名為“具有互聯屋:寫&的半導體封裝”的 美國申請1 1/799, 467 ; 名為“帶有直連引線的積體電路晶片封裝”的美國專利 6, 249, 041 ; 名為“功率器件的自定心電極”的美國專利4,935,803 相同受讓人的名為“具有互聯橋板的半導體封裝”的美 國專利申請公開20080087992 ; 相同受讓人的名為“用於半導體設備封裝的導電夹片” 098141759 表單編號Α0101 第4頁/共37頁 0983412359-0 201023334 i ' ： :曝 的具國專利申請號12/130, 663 ; ,ri,- '“..”你 1相Ni受讓人熱龄客务· κ帶露式陣列的頂部曝光夾片 美國專利申請號12/237953 ;
在2008年5月18-22日，於佛羅里達州奥蘭多市舉行的第 20屆關於功率半導體設備&積體電路的國際研討會的IEEE 會議論文集的第315-318頁，T. Hashimoto等人發表了 一篇名為“帶有貼裝電容的用於穩壓器中減小的寄生電 感的系統級封裝”的論文，該論文提出了一種用於穩壓 器（VR)的貼裝輸入電容的先進的系統級封裝（SiP)。 為了便於敍述，下文中將該論文簡稱為“IEEE論文”。 第1圖來自於IEEE論文，一個含有寄生電感（Lsl-Ls6) 的單相穩壓電路以及一個系統級封裝（SiP)，此封裝帶 有高邊和低邊金屬氧化物半導體場效應管和一個驅動積 體電路。相應地，第1A圖和第1B圖分別為在印刷電路板 (PCB)上的系統級封裝（SiP)的橫截面示意圖。
：. ί·： I
在第1Α圖所示的系統級封褒HiP)令，入電容貼裝於 印刷電路板上，金屬氧化物半等體場效應管通過銅引腳 連接到引線框上。由於從輸入愈容到系統級封裝之間存 在寄生電感（第1圖中的Lsl和Ls6)，由此算出系統級封 裝的寄生電感為0.87nH。在第1B圖所示的貼裝輸入電容 的先進的系統級封裝中，由於從輸入電容到系統級封裝 之間存在一個微型回路，因此寄生電感減小了 50%以上（ 從0. 87nH減小至0. 39nH)。金屬氧化物半導體場效應管 的上層電極（即高邊金屬氧化物半導體場效應管的漏極 與低邊金屬氧化物半導體場效應管的源極）通過貼裝輸 入電容的銅引腳連接在引線框上。高邊和低邊金屬氧化 098141759 表單編號A0101 第5頁/共37頁 0983412359-0 201023334 b物半導體場錄、應管貼装在同一個引線框上，引線框連接 5在輸:出電'感上。將高繁化物_•礬體讀效應管晶片 翻轉，以使其漏極朝上，便於連接到輸入電容的正極端 子上。第1B圖所示的先進的系統級封裝的另一優點在於 ，其貼裝電容的等效事聯電阻（ESR )較低，有利於降低 諧振電流帶來的電容損失。 因此，IEEE論文中所述的封裝概念，是基於標準底部漏 極金屬氧化物半導艤場效應管晶片的倒裝晶片方法。銅 引腳用於將金屬氧化物半導雖場效應管晶片的頂部連接 到引線框上。就IEEE論文中提供的照片來看，儘管關於 輸入電容Cin是如何貼裝在:系纖級對裝的頂部上的結構細 節較為有限，叙是並沒有證襄可..以證，明^系統級封裝在用 於增大輸入電容頂部散熱的擻型接镝孔^的頂部曝光 。另-結論是除了輸入電容Cin的末端之外，麵論文 中所述的糸統級封裝一氧化㈣ 場效應管晶片的上方，並^麵罐^曝光。 因此’鐾於以上所述的原有麵，、在降低系統㈣裝 寄生電感與電阻、降低其等效㈣電阻（: )、以及減少其域齡的同時，仍料分需要進一 減小帶有整合輪人電容功率何統級封裝的 寸。 【發明内容】 [0003] 098141759 器的緊密半導體封 本發明提出了-種帶有整合料電容 裝。此緊密半導體封裝包括： -個帶有數個終端弓丨線的電路襯底，用於外部電接線; 數個底面連接在電路概底上面的半導趙0片. 表單編號A0101 第6頁/共37頁 曰’ 201023334 —^ ΰ. Ά突赴$ ❹ ❹ 數個间度~>自適應的痛板，用於將每個半導體晶片的 頂邹撈驗連接和互嫌£魏_^在三維成型的同 時，適應頂部接觸區和電路襯底之間的高度差，於是形 成頂部接觸區與終端引線之間的電接線； 第-個高度-自適應的互聯板結構具有—個第—平頂區 域’第二個高度-自適應的互聯板結構具有—個第二平 頂區域，此區域與第一平頂區域—樣高； 一個帶有兩個末端電容器端子的旁路電容器，堆積在兩 個互聯板結構上，並通過第—平頂區域和第二平頂區域 連接在互聯板結構上。 所述的兩個末端電容器端子，可則4於移》4的對面末 端處，可P是緯繞結構，或僅.容器的底面上 作為-種實質結構變化的形式，高度—自適應的互聯板 分為： 第-低熱阻緊密互聯板’ 晶月的頂部接觸 區同電路襯底連接和互聯。rsCK*:f t nf; * 第一低熱阻堆積式互聯板的聯板都堆積、互聯 在選定的緊密互聯板上’以便增加緊密半導體封裝的有 效頂端散熱，並/或優化與旁路電容器的連接。 此結構可以細化為，緊湊半導體的封裝含有一種成型封 裝劑，用於密封半導體封裝的大部分，只曝光平頂區域 的頂部。或者，也可選用成型封裝劑密封半導體封裝的 *大部分，只曝光旁路電容器的頂部，以保持有效的頂端 散熱。 098141759 此結構可以改進為，至少一個堆積式互聯板的頂部，在 表單編號A0101 第7頁/共37頁 09834 201023334 其連接緊密互聯板的相ji位置處含有一個週邊突出部。 .·；" ： ,. 夾此突餘部最大限度地秸無:了堆積欢觅聯板衡頟乘瀨，用 於為下面的緊密互聯板散熱，而不受其他區域的限制。 同樣道理，每個緊密互聯板的形狀和尺寸都不依賴於它 對應的堆積式互聯板的頂面積，以使它們在半導體晶片 上相應的連接面積達到最大，這就降低了它們的關聯擴 散電阻。可以通過部分刻蝕堆積式互聯板的底面，製造 週邊突出部。也可以通過三維成型一個堆積式互聯板， 製造週邊突出部" 另一典型實施例是，緊密互聯板或堆積式互聯板包含數 個鎖扣環，這些鎖扣環同周圍的數個終端引線互相嚙合 ，以使半導體晶片在半導體封裝過程中的旋轉蠕動最小 另一典型實施例是，電路襯底可以是一個帶有導電晶片 座的引線框，以便連接半導體晶片。或者，電路襯底也 可以是一個帶有數個散熱孔的迭片電路，以便增強底部 散熱。
另一典型實施例是，半導體晶片和旁路電容器都是功率 轉換電路輸出級的組成元件，其中半導體晶片包含一個 源極位於底部的高邊（BSHS)金屬氧化物半導體場效應 管和一個低邊（LS)金屬氧化物半導體場效應管。 本發明提出了另一種可選的帶有整合旁路電容器的緊密 半導體封裝，它包括： 一個帶有第一終端引線的電路襯底，以便外部電接線； 第一高度一自適應的互聯板，以便與半導體晶片的頂部 接觸區連接，形成用於外部電接線的第二終端引線，在 098141759 表單編號A0101 第8頁/共37頁 0983412359-0 201023334 維威型的同時，適應頂部接觸區和第二終端引線之間 '互縑衆差。-私).广 .τ爾解κ 一斗 第一高度一自適應互聯板的第一互聯板結構具有一個第 平頂區域，第二南度一自適應互聯板的第二互聯板結 構具有一個第二平頂區域，此區域與第一平頂區域一樣 南。 ， 一個帶有兩個末端電容器端子的旁路電容器，堆積在兩 個互聯板結構上，並通過第一平頂區域和第二平頂區域 連接在互聯板結構上。 ❹
098141759 本發明提出了一種半導體封裝方法，此钟裝含有一個旁 路電容器，以及數個同高度自i.療應菸密互聯板和高 度一自適應的堆積式互聯板相·互連半導租晶片。该 種方法包括： · · a) 製備一個帶有數個終端引線的電路裸底，以便外部電 接線; b) 製備半導體晶片，並貼緣#; C)在半導體晶片和電路襯#區，製備並貼裝 數個緊密互聯板，以便在请和終端引線之間的 電接線； d) 在所選的數個緊密互聯板上，製備並貼裝數個堆積式 互聯板，同時確保第一堆積式互聯板具有一個第一平頂 區域，第二堆積式互聯板具有一個第二平頂區域，且與 第一平頂區域相持平； e) 在封裝過程中’使密封劑成型； f) 除去頂部成型密封劑’使得第一平頂區域和第二平頂 區域的頂面完全裸露； 表單編號A0101 第9頁/共37頁 0983412359-0 201023334 氣傷末端麵兩個終端電容端子的旁路電容器，在兩 堆積式互_結構上分爾第—平魏娜第二乎 頂區域，堆積並達接旁路電容器。 封裝方法的另—種方案是，上述的e)和f)可以用以下 替代： )在第+頂區域和第二平頂區域的頂面上沉積一層可 分離的掩膜； f)在封裝過程中’使密封劑成型，然後除去可分離的掩 膜’使得第一平頂區域和第二乎頂展域的頂面完全裸露 〇 封裝方法的另一種方案是，‘辑輕):”外和g)可以用 以下替代： e) 製備末端帶有兩個終端電容端子的ϋ電容器，在兩 個堆積式互聯板的緒構上，通過第一平頂區域和第一平 頂區域’堆積並連接旁路電容器； f) 在封裝過程中’使密封琳成墙 g) 任選，除去頂部成型密今命ή 棱得第一平頂區域年 二平頂區域的頂面竞全裸露〜。Π Ό 第 對於本領域的技術人員而言，本發明及其數個實施例將 在說明書的以下内容中詳細闡述。 【實施方式】 [0004] 098141759 本文所含的上述及以下說明和附圖，僅僅關注一個或多 個本發明當前的最佳實施例，並對一些典型的可選 方法與/或可選的實施例加以說明。因此，本‘說明和 僅用作解釋說明，並不能以此局限本發明的範園。附圖 域的技術人員可以輕鬆識別各種變化、修改以及 ^ 表單編號Α0101 第10頁/共37頁 換·。
098341J 201023334 變化>3>裱孜和替換應被認為屬於本發明的保護範圍 〇、具麵_^ •'nr 呛積^. 曰圖表不本發明的_個含有半導體晶片—52Ga和半導體 52〇b的第—部分半導體封裝500。第一部分的半導 體封裝500包括： 電路襯底，即本圖中的引線框5〇2，含有數個終端引 線5〇6a和5G6b，以便外部電接線； 曰體a曰片52〇a和半導體晶片二52〇b的底面分別通過 ❿ 也可片座504a和晶片座二5〇4b連接在引線框5〇2上。 β選擇，在一個晶片座上同時容納兩個半導體晶片 52〇a和52〇b ; , ·、 個低熱阻、低電阻的緊密互聯板一:& :用於將半導 體晶片f52〇a的頂部接觸t和引▲梃並互聯，在 -維成型的同時’適頂部接觸區和㈣框之間的高度 於是形成半導體晶片一520a頂部接觸區與終端引線 "a之間的電接線；！ni.^e:tud 同樣地，一個低熱阻、低痛杨板二526b，用 :將半導體晶片二“的翩·和引線框5〇2連接並 雜在二維成型的同時’適應頂部接觸區和引線框之 的高度差，於是形成半導體晶片一520b頂部接觸區與 終端弓丨線506b之間的電接線； 低熱阻的堆積式互聯板一530a，通過粘合劑528a或 種相似的材料’堆積並連接在緊密互聯板526a上，以 3加》卩分半導體封裝的有效頂端散熱。同樣地·，一個 氐熱阻的雄積式互聯板二53〇b，通過粘合劑528b或一種 相似的材料’堆積並連接在緊密互聯板526b上，以便增 098141759 表單編號A0101 第11頁/共37頁 ΛΠ1Π1 _ 0983412359-0 201023334 加部分半導體封裝的為减顏端散熱。應虞注意到，堆積 式互聯板一53〇a^_|^^一平頂，區孩，34a，堆.式互 聯板二530b具有一個第二平頂區域534b，它同第一平頂 區域534a—樣高。還應當注意到，堆積式互聯板一53〇a 的頂部具有一個底面部分刻蝕的週邊突出部532a，532a 位於緊密互聯板一526a上方，而且堆積式互聯板二530b 的頂部具有一個底面部分刻蝕的週邊突出部532b，532b 位於緊密互聯板二526b上方《此設計也可變為，通過堆 積式互聯板的三維成型，產生週邊突出部。正如美國申 請12/326, 065中所述，緊密互聯板和堆積式互聯板，同 帶有週邊突出部的堆積式互聯板相亙連揍:，这種連接會 使用於散熱的平頂區域裸露地:面艚達刮:最大，而不受來 自於下面緊密互聯板的其他度域的限制:_f:仓們的相互連 接還會使晶片一終端引線之間的電阻和晶片一外界環境 之間的熱阻都達到最，J、，同時增加頂端晶片電極的數量 ' 靈 | . ，並提升高度較低的板的性愈”與木:發用钠一個實施例 η — ·： 一致，成型密封劑535覆蓋〗了1#分半導體封裝的除了第一 和第二平頂區域534a和卜大部分區域。經由此 例’半導體晶片一520a可以是一個低邊（LS)金屬氧化 物半導體場效應管，半導體晶片二52〇b可以是一個高邊 (HS)金屬氧化物半導體場效應管。 第3A圖至第3D圖表示本發明的另外四個部分半導艘封裝 600、700、800和900 ’其中每一個都含有位於引線框上 的兩個半導體晶片。第3A圖中的部分半導體封震6〇〇在引 線框602上封裝了半導體晶片一 620a和半導想晶片二 620b。緊密互聯板一626a和堆積式互聯板_63〇a，用於 098141759 表單編號A0101 第12頁/共37頁 nM, 201023334 將半導體晶片一62α物的頂部接觸區的大部分區域和引線 框β 0 2的終蟪凝’衡關互連接趣來9。緊密互聯板一 626b和堆積式互聯板二630b，用於將半導體晶片 的頂部接觸區的大部分區域和引線框602的終端弓丨線6〇6f 、606g以及606h相互連接起來。另外，還有—個額外的 互聯板626c，用於將半導體晶片一62〇a的頂部接觸區的 小部分區域和引線框602的終端引線606a相互連接起來。 例如，頂部接觸區的小部分區域如果是金屬氧化物半導 Ο 體場效應管半導體晶片的頂部柵極接點，那麼這時額外 的互聯板626c就是一個栅痛;夹片《連接線6221)用於將半 導體晶片二62純的頂部接觸興小部.分·引線框6〇2 的引線60δβ相互連接起來。滤當:注意利，式互聯板 一630a:秦有一個第一乎頂聯板二 630b具有一個第二平儐區域634b，634b與第一平頂區域 6 3 4a —樣高。
第3 B圖中的部分半導體封D鄉|邊！|) 2上封裝了半 導體晶片一72〇a和半導'體緊密互聯板一 726a和堆積式亙聯板一 730a$角¥將半導髏晶片一 72〇& 的頂部接觸區的大部分區域和引線框702的終端引線7〇6b 相互連接起來。緊密互聯板二726b和堆積式互聯板二 730b，用於將半導體晶片二720b的頂部接觸區的大部分 區域和引線框702的終端引線706f、706g以及706h相互 連接起來。另外，連接線一722a用於將半導體晶片一 720a的頂部接觸區的小部分區域和引線框7〇2的引線 7〇6a相互連接起來，連接線二722b用於將半導體晶片二 720b的頂部接觸區的小部分區域和引線框7〇2的引線 098141759 表單編號A0101 第13頁/共37頁 0983412359-0 201023334 706e相互連接起來。應當注意勒堆積式互聯板^_73〇3 具有一俯第一平頂區域^勤寒调_«互聯板备刺:0 b具有 一個第二平頂區域734b，734b與第一平頂區域734a —樣 高。還應當注意到，堆積式互聯板一730a具有一個底面 部分刻蚀的週邊突出部732a，堆積式互聯板二73〇b也具 有一個底面部分刻蝕的週邊突出部732b，它們同連接線 一 722a和連接線二722b具有相同特性。 第3C圖中的部分半導體封裝800在引線框802上封裝了半 導體晶片一820a和半導體晶片二820b。緊密互聯板一 826a和堆積式互聯板一财如，用於將率導體晶片一82〇a 的頂部接觸區的大部分區域乾:引線框的:终端引線8〇 6b 相互連接緊密互聯板聯板二 830b，:釋於將半導體晶片區的大部分 區域和引線框802的終端引線806f、8Hg以及806h相互 連接起來。另外，連接線一822a用於將半導體晶片一 8 2 0 a的頂部接觸區的小部分練雇:g 〇 2的引線 806a相互連接起來，連接叙鉍,石搿於將半導體晶 8 2 0 b的頂部接觸區的小部务邊k φ,引線框8 0 2的引線 806e相互連接起來。應當注意到，堆積式互聯板一83〇a 具有一個第一平頂區域834a，堆積式互聯板二83〇b具有 一個第二平頂區域834b ’ 834b與第一平頂區域⑽“一樣 高。第二，堆積式互聯板一830a和堆積式互聯板830]〇分 別具有頂面壓窩831a和831b，用於鎖住在緊密互聯板一 826a和緊密互聯板二826b上的底部壓窩（圖中沒有畫出 )，以便減小相關的粘著應力，增強相關的粘著劑流動 。另外’美國申請12/326, 065中所述的錨定孔、梳狀物 098141759 表單編號Α010Ϊ 第14頁/共37頁 0983412359-0 201023334 和由戶之間平面外的導電;^喊度較低的結構的其他特 性也可以加入到饪互勝板第三，堆 積式互聯板二83Gb具有-個鎖扣環829b，829b的位置和 尺寸取決於，堆積式互聯板二83〇b與緊密互聯板二826b 的連接，要使得鎖扣環同周圍的終端引線和⑼k互 相嚙合，以便半導體晶片二82〇b和緊密互聯板二82讣在 部为半導體封襄議的封裝過程中產生的旋轉_動最小。 堆積式互聯板一830a有一個類似的鎖扣環829a。第四， ❹ 堆積式互聯板一 830a和堆積式互聯板二83〇b的頂部區域 疋特製的，它們分別略小於緊密互聯板一826&和緊密互 聯板二826b的頂部區域，以致於_產.生1 一系列R長帶828a 和828b。在接下來密封帶有滅型密蝉剤的部分半導體封 裝800時’這些狹長帶828a和828:b將用於增強成型密封 劑在部分半導髅封裝800上的粘著力。 第3D圖中的部分半導體封裝900在引線框9〇2上封裝了半 導體晶片一920a和半導體蟲敕“#漢!密互聯板— ❹ 926a和堆積式互聯板一93^二：湯#_導體晶片 ·Γ\ξ,ζ* ^ ^ ~~92〇3 的頂部接觸區的大部分區902的終端5丨線9〇6b 相互連接起來。緊密互聯板二926b和堆積式互聯被〜 930b，用於將半導體晶片二920b的頂部接觸區的大部八 區域和引線框902的終端引線906f、906g以及扣叫相 連接起來。另外，連接線一922a用於將半導體晶片〜 920a的頂部接觸區的小部分區域和引線框902的弓丨& 906a相互連接起來，連接線二922b用於將半導趙晶片 920b的頂部接觸區的小部分區域和引線框902的^ & 906e相互連接起來。應當注意到，堆積式互聯板〜 y 3〇a 098141759 表單編號A0101 09834123! 第15頁/共37頁 201023334
具有一個第一平頂區域934a，堆積式互靡板二930b具有 右聯杯個第二平廉-區域934b、934b·輿燦綠雜域934a令樣 高。另外，堆積式互聯板二930b具有一個鎖扣環929b， 929b的位置和尺寸取決於，當堆積式互聯板二930b連接 在緊密互聯板二926b上時’要使得鎖扣環同周圍的終端 引線906f和906g互相嚙合，以便半導體晶片二920b和緊 始'互聯板二926b在部分半導想封裝900的封裝過程中產生 的旋轉蠕動最小。堆積式互聯板一930a有一個類似的鎖 扣環929a。 第4A圖和第4B圖表示本發明的帶有成型封裝劑1〇3〇的緊 密半導體封裝1000a的完整谭，中.，部分半導體 封裝10 0 Q:縣Ir通過將成型^辦^之前所述 的任意一個部分半導體封圖’、棄fA圖至第3D圖 )上注塑成型’然後除去成型密封劑1030的頂部，直到 它們對應的堆積式互聯板的第一平頂區域l〇34a和第二平 頂區域1034b裸露出來’這樣尤能保森樣政的頂部散熱。 基礎引線框1002的各種終迤每'卜秘1训6含、1006f、l〇〇6g 和1006h也必定通過成型密、封_1*〇31)裸露出來，便於進 行外部電接線。旁路電容器1050的末端帶有兩個末端電 容端子1050a和1050b ’然後將旁路電容器1〇5〇堆積並連 接在兩個平頂區域1034a和1034b上。它的末端電容端子 1 050a和1050b纏繞在電容器的末端，然而也可以將它們 放置在底邊上。本發明的一個最佳實施例是將一個外形 緊湊的表面組裝器件（SMD)類型的電容用作旁路電容 1050。這樣一來，旁路電容器1050就緊密連接在半導體 封裝1000a上，互聯寄生阻抗（電感和等效串聯電阻（ 098141759 表單編號A0101 第16頁/共37頁 09834 201023334 ❹ ❹ ESf〇 )也隨之降低。 第5圖表_^發?明的另一酸 寸 導體封裝innw。甘占 劑1〇3〇的緊密半 本發明之料㈣部㈣裝㈣備可以通過將 第扣圖）的兩個恤域:裝（第_、第3Α圖至 )上的表面組裝器件（SMD):1Q34b(本圖中不可見 聯起來。將類型的電容器low堆積並互 然後除去成型密封㈣30的頂^正在進订的封裝卜 的頂面裸露出來。與第4二部’直到旁路電容器咖 ，旁路電容器非常穩：π導體封裝職相 ，半導體封裝_具有更钱入半導想封裝_中 頂端散熱卻相對100 〇a要差 =領域的技術人〜，應該明在實施 肚* 緊密旁路電容的緊密半導體封 裝時’將堆積式互_封裝進去，但這並不是必須的。 果沒有堆積式 互聯板630a和’，那麼变__一個緊密互聯板 626a和626b都有-個平些平頂區域分別與第 -平頂區域634a和第二平頂區域634b類似，每個高度都 相同’以便緊密連接在旁路電容器上。而且，在本發明 範疇内，為了方便外部電接線，用一個具有數個終端引 線的迭片電路作為電路概底，而不是用引線框。但是， 為了保證有效的底部散熱，迭片電路應該含有數個導熱 通孔。此外，每個半導體晶片62〇a和620b的方向都是襯 底向下，或倒置在覆晶結構中。為了更大限度地發揮本 發明的優勢，下面列舉幾項關於選擇材料屬性方面的原
但是有效的
:>W 比 098141759 表單編號A0101 第17頁/共37頁 0983412359-0 201023334 則： Ά i/: 電路襯底應導熱、導密互聯板應^^堆-r 積式互聯板應導熱或既導熱又導電。 參見第3A圖、第4A圖和第4B圖，本發明半導體封裝 1000a的封裝方法包括： a) 製備'個帶有各種終端引線606a、606b、606f、 606g和606h的引線框602 ’用於外部電接線。例如，為 了滿足行業標準，實現線腳向外，應使用行業標準的j)FN 引線框。將粘著劑塗覆在引線框壓模墊和數個終端引線 上。製作粘著劑可以..用焊膏、導電和/或導熱的環氧樹脂 © 等’這樣它就能夠抵禦高温·或絷-外線η b) 在引線框602的引線框壓模墊·上安虻兩個半導體晶片 _ - 620a和620b。更確切地說片固定工藝 ’將半導體晶片620a和620b通過焊錫禪接在引線框6〇2 上。半導趙晶片620a和620b上應使用可焊接的頂部金屬 。比如’金属氧化物半導體場效1索:管^ 的頂部源極和 - 栅極的烊盤上裸露的金屬㊆用('無岭沉積上Η Au。 c) 在半導體晶片620a和接觸區分別安裝緊 Ο 密互聯板626a和626b，引線框602用於在頂部接觸區和 各種終端引線606a、606b、606f、606g和606h之間的 電接線。更確切地說，可以通過焊接晶片完成安裝，同 樣地，緊密互聯板三626c可以同時安裝在半導體晶片一 620a的另一個頂部接觸區以及終端引線6〇63上。粘著劑 塗覆在緊密互聯板626a和626b上。 098141759 d)在緊密互聯板626a和626b上分別安裝堆積式互聯板 630a和630b。更確切地說，可以通過焊接完成安裝。也 表單編號A0101 第18頁/共37頁 ^ 0983412359-0 201023334 可以選用導電、導熱的環氧樹脂完成安裝。處，理此封裝 ，皱齩動各種藉聲類〒以便在堆積式查麟接健碗、63〇b 和緊岔互聯板626a、626b之間形成緊密穩固的連接。封 裝處理過程可以使用高溫、紫外線等，讓焊錫膏回流或 讓環氧樹脂固化。重要的是，各種相關的半導體晶片的 厚度、板的厚度以及粘著劑的厚度取決於要使第二平頂 區域634b與第一平頂區域63栳高度一致。 e)在封裝過程中，使成型密封劑1030成型。 ❹ ί)除去成型密封劑丨03〇的頂部，直到堆積式互聯板 630a和630b的兩個平頂篆域裸露出來》更確切地說，可 ；;.||·ί f f %. ： -:11¾ '; lillfg ',；|ί ll\ 以通過機械研磨除去成塑 g)通過兩個平頂區域，在^聯募63〇3和 630b上堆積並連接旁路電 如上所述，用於製備第5圖所示的緊密半導體封裝i〇〇〇b 的上述步驟e)和f)玎以用以下方法代替： ❹ 在封裝過程中，在兩個平頂:區1域M®®Ml)34b上堆積並 連接表面組裝器件警阻器1〇5〇，使成 型密封劑1030成型，然後封劑1030的頂部， 直到旁路電容器1〇5〇的頂面裸露出來為止。 提出了一種帶有緊密炙聯板、堆積式互聯板以及整合旁 路電容器的緊密半導雜封裝’用於封裝半導體晶片，可 以同時降低晶片一終端的電阻、晶片一外界環境的熱阻 以及旁路電容器的立聯寄生阻抗°對於本領域的技術人 員應該能夠掌握，所述的各種實施例只要通過簡單的改 動，就能用於許多其他的應用。儘管上述說明包含許多 098141759 特例，但是這些特例僅用於對本發明現有的數個最佳實 表單編號A0101 第19頁/共37頁 0983412359-0 201023334 施例作解釋說明，不能據此局限本發明的範圍^例如， 本潑瑚的半導體封裝系·麵肝于，本文㈣驗續热針 化物半導體場效應營晶片’而且更加適用於範圍很廣的 半導體晶片的封裝，如絕緣栅雙極電晶體以及由、 Μ 1 和㈣製備的晶片。又例如，本發明還可擴展 用於製造堆積式互聯板的多層。 Φ 通過上述說明和附圖’提出了數個關於特殊結構的實施 例。本領域的技術人員如能將本發明應用到數個其他特 殊領域中去，那將是令人欣喜的。無需過多的實驗，本 領域的技術人員就應能掌握這些嘴施例。因此，從本專 利檔出發，本發明的範圍释:.限1；^:虹逃^明中的典 型實施例’而是由申請專利中系明。-基於申請專 利範圍書中的内容和範圍，何修正，都 將被認為屬於本發明的保護範疇。 儘管本發明的内容已經通過上述優選實施例作了詳細介 紹，但應當認識到上述的對本發明的 ϋρ». _ ❹ 限制。在本領域技術人員土·紐h容後，對於本發 |" Τ'ΰ 明的多種修改和替代都將;^〖^氣的。因此，本發明 的保護範圍應由所附的申請專利範圍來限定。 【圖式簡單說明】 [0005] 第1圖為一個IEEE論文中原有技術的單相穩壓器電路’含 有一個配有高邊和低邊金屬氧化物半導體場效應管以及 驅動積體電路的系統級封裝； 第1A圖和第1B圖為IEEE論文中原有技術的印刷電路板上 的系統級封裝的兩個對應的橫截面示意圖； 第2圖為本發明的第一部分的半導體封裝，在一個引線框 098141759 表單編號A0101 第20頁/共37頁 0983412359-0 201023334 上含有兩個半導體晶片； / 3 A圖至幕3D醫為本發明的四餹勘半導體缺裝· ’在一個引線框上，每個封裝都包含兩個半導體晶片； 第4A圖至第4B圖為本發明的一種完整的帶有成型密封劑 的緊密半導體封裝； 第5圖表示本發明的一種可選的帶有成型密封劑的緊密半 導體封裝。 【主要元件符號說明】 [0006] ❹ PCB 印刷電路板 500、600、700、800、900、1D00 部分半導體封裝
502、602、T02、802、‘引線,権;厂 504a 晶片座一 504b 晶片座二 506a506b、606a 、606b、606e、606f、606g、 606h、706a、706'b、'.7:06e、70Qf、706g—、7〇6h、 806a、806b〉、8*06.e、、9〇6a、 丨〇6e 、 l〇〇6f 、 906b、906·、906f、 1 006g ' 1006h 終端引線·……贼 520a、620a、720a、82 0a、920a 半導體晶片一 520b、620b、720b、820b、920b 半導體晶片二 526a 低熱阻、低電阻的緊密互聯板一 526b 低熱阻、低電阻的緊密互聯板二 528a ' 528b 粘合劑 530a 低熱阻的堆積式互聯板一 530b 低熱阻的堆積式互聯板二 098141759 532a 、 532b 、 732a 、 732b 表單编號A0101 第21頁/共37頁 底面部分刻兹的週邊突出 0983412359-0 、626c 緊密互聯板 堆積式互聯板 、922a 連接'線r 、922b 連轉二 、926a 緊衝>互聯板〆、 、826b ' 、930a 堆積式互聯板一 、930b 堆積式互聯板二 狹;長帶 So . 、929a、929匕；-鎖，參環 . ；；；：；'_ -, 11 * 頂面壓窩n_l丨 201023334 处.性部 ..， ' 634# *r734a ' 9^4ε^ν#||^4β 域 534b、634b、734b、834b、934b、1034b 區域 535、1030 成型密封劑 622b 連接線 626a ' 626b 630a、630b 722a 、 822a 722b、822b 726a、826a 726b、826b 730a、830a 730b 、 830b 828a 、 828b 829a、829b 831a、831b 1000a ' 1 000b 緊密半導體封裝 1002 基礎引線框 1050 旁路電容器 1050a ' 1050b 末端電容端子 一平頂區.:哼掩6丑 第二平頂 098141759 表單編號A0101 第22頁/共37頁 0983412359-0

Claims (1)

  1. 201023334 七、申讀專利範圍： ：帶有♦路電容器的f省半·拳1:其特^徵在於 ，該半導體封裝包括： 一個帶有數個終端引線的電路襯底，用於外部電接線； 數個底面連接在電路襯底上面的半導體晶片； 數個高度一自適應的互聯板，用於將每個半導體晶片的 頂部接觸區連接和互聯至電路襯底上，在三維成型的同時 ，適應頂部接觸區和電路襯底之間的高度差，於是形成頂 部接觸區與終端引線之間的電接線；
    第一個高度一自適應的互聯板結構具有一個第一平頂區域 ，第二個高度一自適應的互聯板結構具有一個第二平頂區 域，此區域與第一平頂區域一後高； 一個帶有兩個末端電容器端子的旁路電容器，堆積在兩 個互聯板結構上，並通過第一平頂區域和第二平頂區域連 接在互聯板結構上； 其中，旁路電容器緊密整合在单導體封裝内，降低了互聯 寄生阻抗。 …：s·… ' v.i: I 11 Π 一種帶有整合旁路電容的緊#丰導艟封裝，其特徵在於， 該半導體封裝包括： 一個帶有數個終端引線的電路襯底，用於外部電接線； 數個底面連接在電路襯底上面的半導體晶片； 第一高度一自適應的互聯板，用於將所述的半導體晶片的 頂部接觸區連接和互聯至所述的電路襯底上，在三維成型 的同時，適應頂部接觸區和電路襯底之間的高度差，於是 形成所述的頂部接觸區與所述的終端引線之間的電接線； 098141759 表單編號A0101 第23頁/共37頁 0983412359-0 201023334 ^ 4'V% 、崎二高度-自適應賴嫌·，，用於連接新、述的半物則 的頂部接觸區，形成數個終端弓卜線，用於外部電接線，並 在三維成型的同時，適應之間的高度差， 所述的第-高度-自適應的五聯板的第一部分還包括—個 第一平頂區域，其第二部分還包#㈣和第+頂區域— 樣高的第二平頂區域； 以及-個帶有兩個末端電容端子衫路電容堆積在兩 個互聯板部分上，並通過第，乎損區域和第二平頂區域連 接在互聯板上；
    降低了互聯 其中’旁路電赛器緊密整 寄生阻抗。 如申請專利範固第1項中所威 '备率掌發餐裝’其特徵 在於，其中所述的數偭高度一自適應的互聯板還包括： 第一低熱阻、低電阻的...緊密互聯板’用於連接和互聯所述 ；i J 的半導體晶片的頂部接觸區ί輿辦:述弟電銘^底； 和第二低熱阻的堆積式互命板舞—個第’一堆積式互聯板都 堆積並連接在所選的緊密立4聯献上、，以便增加緊密半導體 封裝的有效散熱。 4 .如申請專利範圍第1項中所述的緊密半導體封裝，其特徵 在於，還包括一種成型密封劑，用於密封半導體封裝中的 大部分區域，除了旁路電容器的頂面以外，以便保持有效 的頂部散熱。 5.如申請專利範圍第1項中所述的緊密半導體封裝，其特徵 在於，還包括一種成型密封劑，用於密封半導艎封裝中的 大部分區域，除了第一平頂區域和第二平頂區域以外。 098141759 表單蹁號Α0101 第24頁/共37頁 201023334 6,’.如申請專利範圍第3項中所述的緊密半導體封裝，其特徵 …在於，還包、括一箱成型密封劑，用論密封泮導體封裝中的 大部分區域，除了會路電容器的頂面以外，以便保持有效 的項部散熱。 .如申請專利範圍第3項中所述的緊密半導體封裝，其特徵 在於’還包括一種成型密封劑，用於密封半導體封裝中的
    大邹分區域，除了第—平頂區域和第二平頂區域以外。 如申請專利範圍第3項中所述的緊密半導體封裝，其特徵 在於，其中至少/個堆積式互聯板的頂部還含有一個在緊 密互聯板上的週邊突出部，此突出部使得所述的至少一個 堆積式互聯板的頂面區域達^下面的緊密互 聯板散熱，而不受其他區域降限巧？4:背 如申請專利範圍第”中，其特徵 在於，其中所述的系少一個堆積式互聯板週邊在其低邊被 部分刻蝕，以生成適邊突出部。 I || I 1〇 .如申請專利範圍第8項中所述為潫I彙畢導®b裴，其特徵 ：：.··. S;·*·.,. 在於，其中所述的袁少參武三維成型，以生 . ；： (I ml 成週邊突出部。 、一 11 .如申請專利範圍第8項中所述的緊密半導體封裝，其特徵 在於’其中每個所述的選定的緊密互聯板的形狀和尺寸都 不依賴於它對應的堆積式互聯板的頂面積，以使它們在半 導體晶片上相應的連接面積達到最大，這就降低了它們的 關聯擴散電阻。 12.如申請專利範圍第1項中所述的緊密半導體封裝，其特徵 在於，其中所述的至少一個高度-自適應的緊密互聯板還 包含數個鎖扣環，這些鎖扣環同周圍的數個終端弓丨線互相 098141759 表單編號A0101 第25頁/共37頁 0983412359-0 201023334 广响合飞使半導體晶片在半導體封I過程中的旋轉緯動最 • , 4 ' ,Λχ '、 13 14 15 16 17 18 098141759 如申請專利範圍第1項中所述的緊密半導體封褒，其特徵 在於，其中所述的至少-個_式互聯板還包含數個鎖扣 環，這些鎖扣環同周園的數個終端弓丨線互相嚙合，以使半 導體晶片在半導體封裝過程中的旋轉蠕動最小。 如申請專利範圍第i項中所述的緊密半導體封裝，其特徵 在於，其中至少-個堆積式互聯板還含有數個平面外的導 電橋’用於雜連賴述_定_個緊密互聯板。 如申請專利範圍第i項中所逑的緊密半導雜封裝其特徵 在於，其中所述的電路崎是，♦有翁廢範本的引線 框，用於連接若干半導體晶片 ， — ^請專利範圍第1項中所逮的緊.料 在於，其中所述的電路襯# β 片電路，用於择‘含有數個終端引線的迭 片電路用於增加底部敢熱。 如申請專㈣叫項切_柄 在？中所述的半導體量括一個高二 :n::r應管和-編屬氧化物半導體= #致應管和所述的旁路電容器構成了一個功 率轉換電路。 固功 如申叫專#】範圍第3項中所述的緊密半導體封 在於，其巾料料料晶㈣數㈣包 ^ 氧化物半導趙場效㈣和—個低邊金屬氧== 應管，這兩個場欵應營鈿张m 奶牛導體场效 率轉換電路。所逃的旁路電容器構成了-個功 如申請專利範園第】8射所述的緊密 表單編號Α0Ι0Ι 姐玎衣，具特徵 系邙頁/共37頁 -十 ❹ 0983412359-0 19 201023334 20 . 21 . ❹ ❹ 22 098141759 自巾誠的崎金屬氧⑽半導料效應管為底部 金魏輪半導_魏，_ ^申請專利額第18項中所述的緊密半導體封裝，其特徵 於還包括種成型密封劑，用於密封半導體封裝中的 大部分區域’除了第_平頂區域和第二平頂區域以外。 一種帶有旁路電容器及與數個高度_自適應的緊密互聯板 和高度-自適應的堆積式互聯板相互連接的數個半導體晶 片的半導體封裝方法’其特徵在於，此方法包括： a)製備-個帶有數個終端引線的電路襯底，以便外部電 接線； b) 製備半導雖晶片，並貼琴^戈絡機^土^ c) 在所述的科體晶片和;路襯底，部接觸區 ，製備並貼裝數個緊密互麟棱，以便在所述,的頂部接觸區 和所述的終端引線之間的電接線； 且與第 d)在所選的數個緊密互聯板上，製備並貼裝數個堆積式 互聯板v 同時確保愚個第一平頂區 域，第二堆積式互聯板具區域， w 平頂區域相持平； Office e)製備一個末端帶有兩個終端電容端子的旁路電容器 通過第一平頂區域和第二 器。 在兩個堆積式互聯板的結構上， 平頂區域，堆積並連接旁路電容 其特徵在 .如申請專利範圍第21項所述的半導體封裝方法， 於，所述的方法d)之後還包括以下步驟： dl)在封裝過程中，使密封劑成型； d2)除去頂部成型密封劑，使得第一 區域的頂面完全裸露。 表單编號A0101 第27頁/共37頁 0983412359-0 201023334 23 .如申請專利範項所述的半1體封裝方法，其特徵在 ''…於，—所述的法還|船： ^ ϋ,Μ 叫密U r… f) 在所述的旁路電容器的頂面上放置一層可分離的掩膜 9 g) 在封裝過程中，使密封劑成型； h) 在封裝過程中，除去上述可分離的掩膜，使旁路電容 器的頂面裸露，以保持有效的頂部散熱。 24.如申請專利範圍第21項所述的半導體封裝方法，其特徵在 於，所述的電路襯底是一個引線框，還包括在引線框壓範 本和引線框引線上塗覆粘著劑。 25 .如申請專利範圍第21項所述的半導體封裝方法，其特徵在 於，其中製備和貼裝數個堆積式互聯板還包括： dl)在所選的數個所述的緊密互聯板上塗覆一層粘著劑， 用於連接堆積式互聯板和緊密互聯板； d2)處理封裝過程，並啟動粘著劑，以便在堆積式互聯板 和所選的緊密互聯板之間形成緊密穩固的連接。 ❹ 098141759 表單編號A0101 第28頁/共37頁 0983412359-0
TW098141759A 2008-12-08 2009-12-07 帶有整合旁路電容器的緊密半導體封裝及其方法 TWI382520B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/330,381 US8062932B2 (en) 2008-12-01 2008-12-08 Compact semiconductor package with integrated bypass capacitor and method

Publications (2)

Publication Number Publication Date
TW201023334A true TW201023334A (en) 2010-06-16
TWI382520B TWI382520B (zh) 2013-01-11

Family

ID=42479065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141759A TWI382520B (zh) 2008-12-08 2009-12-07 帶有整合旁路電容器的緊密半導體封裝及其方法

Country Status (2)

Country Link
CN (1) CN101752358B (zh)
TW (1) TWI382520B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269330B1 (en) * 2011-04-22 2012-09-18 Cyntec Co., Ltd. MOSFET pair with stack capacitor and manufacturing method thereof
US9119313B2 (en) * 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
CN107680946B (zh) * 2013-11-27 2020-04-10 万国半导体股份有限公司 一种多芯片叠层的封装结构及其封装方法
DE102014104013A1 (de) * 2014-03-24 2015-09-24 Infineon Technologies Austria Ag Leistungshalbleiterbauteil
CN104157634B (zh) * 2014-07-25 2017-04-26 西安交通大学 一种分裂电容中间布局的低寄生电感GaN功率集成模块
US10147703B2 (en) * 2017-03-24 2018-12-04 Infineon Technologies Ag Semiconductor package for multiphase circuitry device
CN107958880A (zh) * 2017-11-02 2018-04-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及其封装方法及电子产品
CN108511429A (zh) * 2018-05-02 2018-09-07 欣旺达电子股份有限公司 提高igbt模块散热性能的结构
CN109494195A (zh) * 2018-11-14 2019-03-19 深圳市瓦智能科技有限公司 具有双面导热散热结构的半导体元件
CN110400786B (zh) * 2019-07-17 2021-04-20 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639515B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 Ｍｏｓｆｅｔの実装構造の製造方法
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
JP4804497B2 (ja) * 2008-03-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN101752358A (zh) 2010-06-23
CN101752358B (zh) 2012-07-04
TWI382520B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
TW201023334A (en) Compact semiconductor package with integrated bypass capacitor and method
JP6707583B2 (ja) 半導体装置
TW544902B (en) Semiconductor device and manufacture the same
TWI262539B (en) Circuit device and manufacturing method thereof
TW200841442A (en) Stacked packing module
TW201023309A (en) Top-side cooled semiconductor package with stacked interconnection plates and method
US20120138946A1 (en) Semiconductor device and method of manufacturing the same
TW200901433A (en) Stackable package by using internal stacking modules
TW200532756A (en) Multi-chip package
TW201624666A (zh) 半導體裝置
CN103489845B (zh) 电器件封装和制作电器件封装的方法
TW200828554A (en) Stack package having reduced electrical connection length suitable for high speed operations and method of manufacturing the same
CN110459511A (zh) 一种半导体器件叠置封装结构及其封装方法
KR20130129896A (ko) 와이어 상 필름과 구리 와이어를 갖는 얇은 멀티 칩 적층 패키지를 위한 방법 및 시스템
TW200805620A (en) Method of packaging a plurality of integrated circuit devices and semiconductor package so formed
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
TWI255047B (en) Heat dissipating semiconductor package and fabrication method thereof
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
WO2017112863A1 (en) Metal slugs for double-sided cooling of power module
WO2022088179A1 (en) High power density 3d semiconductor module packaging
TW200427023A (en) Semiconductor package
TWI302733B (en) Ic stack package having a plurality of encapsulants sharing a same substrate
TWI338927B (en) Multi-chip ball grid array package and method of manufacture
TW451455B (en) Stacked semiconductor packaging