TW201007908A - Package substrate - Google Patents

Description

201007908 兀、贫嚙說明： 【發明所屬之技術領域】 本發明係有關於—種半導體H尤指—種利於結合 半導體晶片之封裝基板結構。 【先前技術】 目刖半導體封裝技術包括打線式(Wire b〇ndi⑻及 、覆晶式（Flip Chip)兩種半導體封裝技術，其中該覆晶式 封裳件係於—表面具有電性接觸塾之封裝基板上接置一 ❹半‘組日曰片，且戎半導體晶片具有複數電極塾，藉由焊料 凸塊以電性連接至該電性接觸塾，並於該半導體晶片及封 裝基板之間形成底膠，以強化結合半導體晶片與封裝基 板，八中該封裝基板係以表面結合方式分為絕緣保護層 定義（Solder Mask Defined，SMD)及非絕緣保護層定^ (Non-Solder Mask Defined，NSMD)兩種。 請參閱第1A圖，係為習知絕緣保護層定義之封裝基 板，係於基板本體10上設有線路層1〇〇,且該線路層ι〇"·〇 具有複數電性接觸墊1〇1，於該基板本體1〇上設有防焊 層（SolderMaslOlla，並覆蓋該線路層100及電性接觸墊 1〇1，且該防谭層11a具有複數開孔110a，以對應顯露各 該電性接觸墊101之部分表面，又於該外露之電性接觸墊 101上設置導電凸塊12。 然’該絕緣保護層定義之封裝基板上的線路層1〇〇 係具有細間距的特性以製成體積薄小的半導體裂置，彳曰兮 防焊層11a之開孔li〇a過小’於外接具有焊料凸塊13〇 110853 5

201007908 B 晶片13時，需增設導電凸塊12於電性接觸墊 101表面以利於對位，如此—來不僅增加製作成本，且導 =塊12於製作時易產生位置高低不均，而影響接置該 ;; :Γ靠度。因此’為降低成本及提升接置 •義之可靠度’遂發展出—種非絕緣保護層定 - 晴㈣第IB ® ’係為f知非絕緣保護 於基板本體1。上設有線路層10。，且該線路ί ©ϋ複數電性接觸藝1G1，於該基板本體⑺上設有防 電：接觸’二:焊層llb具有複數開孔u°b’並對應各該 ，且完全外露該電性接觸墊101之上表面 ^面’該非絕緣保護層定義之封裝基板因擴大 Γ〇= 開孔⑽尺寸，以完全露出該電性接觸塾 至，雷^於5亥半導體晶片13的焊料凸塊130對位接合 至°亥電性接觸塾10 1。 ❹塾護層定義之封裝基板上的各電性接觸 =焊層Hb，而不利於細間距之設計 产::焊層]"之厚度不易控制，導致該防 觸塾ίο =防焊層llb厚度高於該電性接 U1之同度，當该半導體晶片13與電性接觸墊1〇1 ^夕，接合時’將不利半導體晶片】3接合，且易呈非水 平狀恶’而影響電性連接。 防捏2 S半導體晶片13與電性接觸墊101結合時，因 曰lib之厚度大於電性接觸墊ι〇ι之高度，使該焊料 】10853 201007908 〜古 一一填入開孔110b巾，方能電性連接至電性接觸 墊101’而造成該半導體晶片13及基板本體1〇的 小’導致底膠不易填充於半導體晶Μ 13及封‘ -間，且易產生空孔（void)現象。 、基板之 何避免習知技術中之半導體晶片接合不佳、 包！·生效不不彳土、不利於細間距等問題，實已 -決的課題。 、 剐亟欲解 【發明内容】 ® #於上述習知技術之缺失，本發明之—目 種半導體晶片結合可靠度之封裝基板結構。/、 之封裝::、二一目的係提供-種利於線路製作細間距 為達上述目的及其他目I本發⑽供 包括:基板本體，係於至少一表面上設有:裝基板 路及電性接觸塾，且該線路層具有複數線 ❹分與線路電性連接；以及p接觸塾位於置晶區中，且部 n m b 方^層’係設於介電層上，並摩 盍置晶區外之線路，且且有 丨电層上，亚覆 電性垃雜勒 $應置日日區之開口以外露該此

电性接觸墊，該電性接㈣ P H 焊層之厚度。 问度亚局於線路之高度及防 依上述之封裝基板結構，兮 線路之線路板，且部〜板本肢係可為具有内層 係可連接哕内^ …表路電性連接<電性接觸墊， 厚度，且該嗖路仞你々"路之尚度可低於該防焊層之 亥，▲路位於各該電性接觸墊之間。 110853 7 201007908 丄地之封裝基板結構復可包括半導體晶片，係電性連 接各該電性接觸塾以設於置晶區上，且該半導體晶片具有 作周面，該作用面具有複數電極塾，於各該電極塾上設有 ，料ΰ塊，使該輝料凸塊電性連接各該電性接觸塾，又於 該置晶區與半導體晶片之間設有底膠。 、 • 在匕外’於一實施態樣中，可於該電性接觸墊之上表面 =/或側表面、或局部側表面設有表面處理層；亦可於节 線路上表面及側表㈣有表面處理層；^ ❿可由錫謝咖、銀(Ag)、錄⑹、絶⑽ 所組群組之-者所構成，或亦可為有機保焊劑⑽）。 口封裝基板結構藉由防焊層形成開 路，俾电性接觸墊，並覆蓋置晶區外之線 技術，當製作線路層時之:免隔’相較於習知 間的問題’可達利於線路製作細間距之目的防=佔據空 ❹觸?之高度高於防焊層之厚度，相較於習二:由 使該半導體晶片準確電焊層-影樂， 結合可靠度之目的。連接該電性接觸塾，而達到提升 又，該電性接觸塾之高度高於防焊層 ^入半導體晶片與封裝基板間時，該底 二二底膠 間之空間，而不產生空隙，俾 真滿兩者 所產生之高熱導致空隙中 肋日日片於作動時 裂。 中之乳體膨脹’而使封裝結構爆 Π0853 8 201007908 Ιι霄苑万式】 ，式，例說明本發明之實施方 ‘瞭解本發明之其他優點及功 7明書所揭示之内容輕易地 及⑽圖，本發明提供-種封裝基板結 相太姊9反本體20以及防焊層21;於本實施例中， 路板之種類够/層線路之線路板，但有關於線 尔夕且為業界所周知，故僅象徵性給_ Α # ❹本體2〇,並非用以限制其形式，且 二生：= 術特徵，故夫圖_甘，丄 且円層線路並非本案技 .不土板本體20之内部，特此述明。 所述之基板本體20之至少一表面2 202，且該介電層2n? ^ n 該線路層200 1有複數^線路層2〇0及置晶區20卜 2_，且該電性接觸_及複數電性接觸塾 份線路則位t觸置塾曰=\於該 %置日日Q 201中之各該電性接觸 參ί I’線且路與2Ι〇Γ妾觸塾200a電性連接，該電性接觸塾2〇〇a =由=2_以電性連接該基板本體別之内層線路。此 刀與線路2_電性連接之電性接觸墊_ J接電性連接内層線路；又該線路鳩之 電性接觸墊職200a，之高度h，使該 ：塾亥 隱，·外接其他元件時，可避免損壞線路軸觸塾 上，IS? 21係設於該基板本體20之介電請 晶區測之開口 21 t外置 以外路该些電性接觸墊 ]10853 9 201007908 ZUl)a，‘ZUUa’’並且各該電性接觸墊2〇〇a，2〇〇a，之高度乜 係高於該防焊層21之厚度s，俾以便於該電性接觸墊 200a，200a’電性連接其他元件；較佳地，該線路2〇〇b之 高度d係小於該防焊層21之厚度s。 該防焊層21之開口 21 〇足以外露所有之電性接觸塾 200a’ 200a’ ’俾使各電性接觸墊2〇〇a，2〇〇a，之間並無防焊 -層21阻隔，以供製作線路層200時，無需考量防焊層21 佔據空間，俾能利於線路層2〇〇之細間距設計。 © 請蒼閱第3A至3D圖，該封裝基板結構復包括表面處 理層22，該表面處理層22係選自由錫（Sn)、鉛、銀 (Ag) '鎳（Νι)、鈀（pd)或金（Au)所組群組之一者所構 成。例如錫 / 鉛（Sn/pb)、錫/銀（Sn/Ag)、鎳/銀（Ni/Ag)、 鎳/鈀/金（Ni/Pd/Au)、銀（Ag)或金（Au)。此外，該表面處 理層22亦可為有機保焊劑（〇sp)，並無特定限制，該表面 處理層22係設於該電性接觸墊2〇〇a，2〇〇a，之上表面及側 表面，且該表面處理層22未設於該線路200b上，如第 3A圖所示；或該表面處理層22係設於該線路2_上表 面及側表面、電性接觸墊2〇〇a，200a,之上表面及側表面， 如第3B圖所示，$ $表面處理層a言免於該電性接觸塾 200a，200a’之上表面及局部側表面，如第礼圖所示·或 表面處理層22係設於該電性接觸塾200a，200a，之上表 面’如第3D圖所示。 本發明於該電性接觸塾2〇〇a，2〇〇a，上設置該表面處 理層22’以藉表面處理層22保護電性接觸塾2GGa，2〇〇a, 10 110853 201007908 · 二不叉損’或使電性接觸墊200a,200a，不受外界 ^兄的W ’俾使電性接觸塾⑽a，2QQa，電性連接 -电子：件時能保持良好之電性連接效果。 ” 程，曰4係為所述之封裝基板結構的接續製 ,+導體日日片23設於該置晶區2〇1上，該半導 2片：具有作用面㈡…作用一有複數= 該ί極㈣1上設有焊料凸塊25,俾藉由該焊 ' 以包性連接該電性接觸墊200a，200a,，且於美 ❹板本體20與半導體曰片今叫， 於基 為完整之封裝結;心片23之間形成有底膠24’俾使成 :外’该基板本體2〇之電性接觸墊2〇〇a 2〇〇a，表 恭性^完全不形成表面處理層22，逕予半導體晶片23 也性連接，以完成一封裝結構。 焊層h Μ該防 200a 20()，/ S ’俾使該焊料凸塊25連接電性接觸塾 =對位而電性連接該電性接料施，騰，；Γ該電 s , 之间度h大於該防焊層21之厚度 ^ 日片23與基板本體20之間距增大，以 24充填於半導體晶片23及基板本體別之間， 而不會產生空隙。 =線路2_之高度d小於電性接觸墊㈣a，腦， 之尚度h及防焊層21之戸由 ;度s’以防半導體晶片23碰觸 、在路200b，而避免線路層2〇〇損壞。 110853 11 201007908 .， 外命所本發明封裝基板結構藉由基板本體上形成 外路所有電性接觸墊 防焊、厂去 各電性接觸墊之間並無 + :*网，以達到利於線路製作細間距之目的；且萨由 、、隹同度大於防焊層之厚度，俾使該半導體晶片 準確电性連接電性接觸塾 ^ Β μ ^以奴间結合之可靠度、及半導 _ ^2裝基板結合所構成之封裝體之產品品質。 ▲上述貫施例係用以例示性說明本發明之原理及其功 效，二非用於限制本發明。任何熟習此項技藝之人士ς可 ©在不迷★本發明之精神及範嘴下，對上述實施例進行修 改。因此本發明之權利保護範圍，應如後述之申請專利範 圍所列。 【圖式簡單説明】 第1A及1B圖係為習知封裝基板之剖面示意圖； 第2A圖係為本發明封裝基板結構之剖面示意圖； 第2B圖係為本發明封裝基板結構之上視示意圖； 第3A至3D圖係為本發明封裝基板結構之剖面示意 圖；以及 第4圖係為本發明之封裝基板結構結合半導體晶片 之剖面不意圖。 【主要元件符號說明】 10、2〇 基板本體 100、 200 線路層 101、 200a 電性接觸墊 11a、lib、21 防焊層 Π0853 12 201007908 1i ua ' 11Ob 開孑L 12 導電凸塊 13、23 半導體晶片 130 、 25 焊料凸塊 200b 線路 201 置晶區 20a 表面 210 開口 22 表面處理層 23a 作用面 231 電極墊 24 底膠 d ' h 高度 s 厚度

Claims (1)

1. 201007908 •甲請專利範固： 1. Ο 2. 3. 4. 5. 種封裝基板結構，係包括： 基板本體，係於至少一 介電層上設有線路層；：：电層’且該 路及複數電性接觸塾，線路層具有複數線 區中，且部八電性接觸塾位於該置晶 t4刀與該線路電性連接；以及 係設於該基板本體之介電層上，並覆蓋 外之線路’且具有對應該置晶區之開口，以 外路該些電性接觸墊’各 於各該線路之高度及該防辉層之厚度问度並係同 圍第1項之封裝基板結構，其中，該基 板本體係為具有内層線路之線路板。 二圍第2項之封裝基板結構，其中，該此 接該=未電性連接該線路之電性接觸塾係連 如申請專利範圍第1項> 4 路之高度係低於:防:層之::度基板結構’其中’該線mt:'圍第1項之封裝基板結構，復包括半導 工於r連接各該電性接觸塾，以將該半導體 日日片设於該置晶區上。 組 t申請專利範圍第5項之封裝基板結構，其中，令半 有仙面，且該作用面具有㈣電轉 接》亥電極塾上設有桿料凸塊，使該焊料凸塊電性 接至各該電性接觸塾。 Π0853 14 6. 201007908 :甲明專利耗圍苐5項之封裝基板結構，復包括底 :又方、°玄基板本體之置晶區與該半導體晶片之 間0 8.=申料利_第丨項之崎基板結構，其中，該線 路位於各該電性接觸墊之間。 . 巾專心81第1項之封裝基板結構，復包括表面 ’係設於該電性接觸塾之上表面及側表面。 1 〇 如申請專利||圊筮1 圍弟1項之封裝基板結構，復包括表面 ©處理層，係設於該線路之上表面及侧表面。 m專利範圍第1項之封裝基板結構，復包括表面 ^係°又於忒電性接觸墊之上表面及局部側表 面0 • 12·^Γ利範㈣1項之縣絲結構，復包括表面 處理層’係設於該電性接難之上表面。 13. 如申請專利範圍第 Μ . ^ 10、11或12項之封裝基板結 # 屈/ ” ，該表面處理層係選自由錫（Sn)、鉛（Pb)、 ，)、錄（Nl)、,巴⑽或金(Au)所組群組之一者 所構成。 14. 如申請專利範圍第 捲甘山 10、11或12項之封裝基板結 ’八，該表面處理層係為有機保焊劑（〇sp)。 110853 15