TW200952343A - Integrated ramp, sweep fractional frequency synthesizer on an integrated circuit chip - Google Patents

Description

200952343 六、發明說明： 【發明所屬之技術領域】 此發明係關於一種在積體電路晶片上之整合性斜坡和掃 描分數頻率合成器。 此申請案主張根據35 U.S.C. §§119、120、363、365及 37 C.F.R. §1.55與§1.78在2008年5月6曰申請的美國臨時申 請案序列號第61/126,703號之權利與優先權，其係以此引 用方式併入本文中。 【先前技術】 可使用直接數位合成（DDS)技術或使用具有可變參考頻 率或可變電壓控制振盪器（VCO)分割比之一鎖相迴路（PLL) 來完成該斜坡產生函數。該DDS方法要求一高效能DAC與 平滑濾波器，其使得在要求高輸出頻率與大變化時非常難 以構造。 可使用具有一可變參考頻率之一PLL來產生更高輸出頻 率，該可變參考頻率通常係以一低頻DDS來產生，但因為 該PLL藉由20*log(N)放大藉由該DDS產生的雜波，其中n 係該彻與該參考頻率之比，故該刪設計再次變得 關鍵。 使用具有外部控制VCQ分割比之—整合性以PLL為主的 數頻率《成0的後者方法容易引人數位切換雜訊並添加 糸統的成本與複雜性。在其中與—外部斜坡控制器-起使 =分數N合成器的先前技術情況下，對於該p 率子之即時傳送。此係有問題的，因為其在該合成器二 140238.doc 200952343 行時引起數位切換雜訊，並且其亦在晶片間異動中使用更 多功率並且成本比一整合性方法更高n，該頻率的改 變速率可能受串列埠傳送速度限制，從而造成一更少平滑 斜坡。用以產生一低頻斜坡或「唧聲」信號之—已知方法 係使用一全數位技術，其使用一直接數位合成器（DDS)， 例如由Parkes(美國專利5,311，193 1994)所使用。此構想一 般藉由使用諸如Gilmore(美國專利4,965,533 1990)之一方 法而將該DDS用作針對一整數PLL之參考來延伸至高頻。 Parkes與Gilmore的低頻與高頻方法兩者依賴於—以dds為 主的解決方式，其具有問題，因為全數位程序在轉換回至 類比時可建立許多不需要的雜波信號◊而且，硬體複雜性 顯著更大。該構想進一步係限制，因為該pLL之頻寬應相 對杈窄以減低該等DDS雜波，其於斜坡開始或結束處建立 更大的線性失真。Gaskel等人（US 5,079,521 1992)所揭示 的另一方法使用一分數备成器來產生任意值之頻率。用以 於較咼載波頻率處產生一斜坡頻率之另一常用方法係基於 一咼解析度DAC使用一可程式化電壓產生器來直接驅動— VCO。此方法由於該VC〇之非線性調諧特性所致而建立校 準問題，由於控制在斜坡產生中所涉及的類比參數之困難 所致而不能真正實現線性頻率掃描並且一般不適合於大體 積半^•體製ie。g需要較大掃描或遭遇較大溫度變化時尤 其如此。此先前技術全部係以此引用方式併入本文中。 【發明内容】 依據本發明之各種態樣，提供一種新的整合性斜坡和掃 140238.doc 200952343 描分數頻率合成器，其減低外 啤低外邛組件（用以控制該斜坡頻 率之附加項）的成本。此發明提供對該dds方法之顯著改 良，該则方法在頻率操料受限，使用大量功率容易 產生雜波並且成本更高。 本發明得自以下認識：部分地，在各種態樣中一改良的 掃描分數頻率合成器可藉由在一單一積體電路晶片上之分 數頻率合成器積體電路内部添加—整合性斜坡產生器來實

現，該整合性斜坡產生器即時驅動該ΔΣ調變器之頻率設定 點並產生具有可程式化斜率(步進大小與數目)之向上及,或 向下頻率斜坡及/或針對用於重複斜坡的自動模式操作之 駐留，從而使用用以開始該斜坡之—外部觸發或一内部自 產生觸發來實現基於該程式化的斜坡資料之該頻率斜坡的 自主產生。 然而’在其他具體實施财’此發明不需要實現所有此 等目的並且此發明之中請專利範圍不應限於能夠實現此等 目的的結構或方法。 此發明的特徵係一種在積體電路晶片上之整合性斜坡和 掃描分數頻率合成器系統，纟包括一積體電路晶片，其具 有-分數頻率合成器’該分數頻率合成器具有回應於二 VCO的頻率之-分數除法器與用於快速修改該分數除法器 的除數之一調變器。在相同積體電路晶片上存在一斜坡產 生器，其係回應於一觸發信號以產生一斜坡用於掃描該分 數頻率合成器之頻率。 在杈佳具體實施例中，該斜坡產生器可包括一查詢表， 140238.doc 200952343 其含有若干不同形狀斜坡。該斜坡產生器可包括一斜坡控 制器’其含有一程式化的斜坡步進數目與步進大小並係回 應於一觸發信號以產生一斜坡形狀。該斜坡產生器可包括

一計算器電路，其用於計算一或多個不同斜坡形狀。該計 算器電路可計算指數、抛物線或其他斜坡形狀。該斜坡控 制器可包含一單一模式，其用於在每一觸發信號之後旋即 產生一單一斜坡。該斜坡控制器可包括一自動模式，其用 於在一單一觸發信號之後旋即啟用重複斜坡，並係進一步 以一駐留時間來程式化以界定一重複週期。該晶片上分數 頻率合成器可包括一迴路濾波器、用於驅動該迴路濾波器 之一電荷幫浦及一相位頻率偵測器，其回應於一參考與該 刀數除法器用於偵測在該參考與藉由該迴路濾波器驅動之 一 VCO之間的任何偏差來發展一補償信號以啟用該迴路濾 =器以該參考來會聚該vco輸出。可在該積體電路晶片上 提供-串列或平行介Φ電路用於接收晶片外命令來程式化 該斜坡控制器。該調變器可以係- deha-sigma(M)類型或 任何其他類型之分數調變器。該調變器包括：一調變器核 心，其回應於該斜坡控制器輪出之分數部分；以及一整數 延遲路徑電路’其回應於該斜坡控制器輸出之整數部分， 以使自該調變器至該分數 數除去盗的整數與分數輸出同步。 该整數延遲路徑電路可包 匕枯·一延遲電路，其回 坡控制器輸出之整數部分 刀以及一求和電路，苴用协知八 該延遲的整數部分與該調 〃用於、，且5 以係在一單彳“ H'之分數輸出。該斜坡可 乂你任早一方向上延伸之—鸽„ 之簡早斜坡。該斜坡可以係在 140238.doc • 6 - 200952343 若干方向上延伸之一複合斜坡。該斜坡可以係在至少一第 一方向與—第二一般相反方向上延伸之一複合斜坡。該觸 發信號可以係自一輸入接針產生的硬體。該觸發信號可以 係自一串列或平行介面產生的軟體^該觸發信號可以係一 自動模式掃描觸發信號。該觸發信號可以係一雙向模式掃 描觸發信號。該觸發信號可以係一單一模式掃描觸發信 號。該觸發信號可以係一雙模式觸發信號。

此發明的特徵亦係在相同晶片上之整合性分數調變器、 查口 ！ 生斜坡產生器及整合性SPI或平行介面，其中其他合 成器組件之任—者可以係在晶片上或晶片彳，其包括分數 除法态、電何幫浦、相位偵測器、迴路濾波器及立其 中右使用一主動迴路濾波器則該電荷幫浦係選用的。 【實施方式】 2下文說明的較佳具體實施例或具體實施例之外，比發 月月b夠具有其他具體實施例並能夠以各種方式實踐或實 施。因而，應明白此發明在其應用中並不限於以下說明中 所提出或圖式中所說明的構造細節與組件配置。若本文中 僅說明一具體實施例，則此發明之申社糞剎铲图尤膝 該具體實施例。此m h專利16圍不應限於 不應限制性地閱讀此發明之申請專 利範圍除非存在清楚盘右 限制或放棄。”有說服力的證據顯現—特定排除、 ^ 衩制器與斜坡電路來究 促進僅其μ 、員羊0成盗之其餘部分-起在晶片 土於該程式化的斜坡資、 ;，、用以開始該斜坡之 140238.doc 200952343 部觸發或内部自產生的觸發之頻率控制斜坡的產生。該斜 坡一旦係觸發便自動提供要求的控制字至該分數除法器以 便生產一線性或其他所需斜坡波形，此全部係與在一單一 積體曰曰片上之分數頻率合成器整合並且無DDS或即時資料 傳送之進一步協助。 在圖1中顯示在一積體電路晶片12上之一整合性斜坡和 掃描分數頻率合成器系統10。整合性斜坡和掃描分數頻率 合成器系統10包括一習知頻率合成器14，其包括一相位頻 率偵測器16、選用電荷幫浦18、迴路濾波器2〇、分數除法 ❹ 器22、調變器24&vc〇 %，其以一習知方式操作。亦可 進行其他變化，例如可程式化整數除法器27與31及包括或 排除電荷幫浦18。該PD 16、R除法器29、選用電荷幫浦 U、分數除法器22、迴路濾波器2〇、vc〇 26或該等除法 器27與3 1可在該整合性掃描器内部或外部。 在操作中，VCO 26之輸出係回授至分數除法器22，其 將該VCO頻率輸出除以某一數字，為簡化起見比如說 100即，分數除法器22具有一除數1〇〇。來自分數除法器 0 22之輸出係在該相位偵測器（pD)16中與來自參考來源μ與 選用參考除法器29之-參考信號比較4該相位頻率仙 器16偵測VCO 26輸出頻率22b低於該參考28頻率29b，則 PD 16增加自電荷幫浦18至迴路濾波器2〇的電荷並且迴路 - 濾波器20增加至VCO 26的電壓以使其輸出頻率上升。可 藉由一 〇p amp與主動濾波器來取代電荷幫浦18與迴路濾波 器2〇。另-方面，若PD 16判定vc〇 26之輸出具有高於參 140238.doc 200952343 考％號29b之—頻率22b，則pD i6引起電荷幫浦i8降低 遞送至迴路濾、波器20之電荷，其進而降低至VCO 26之電 壓並使其輸出頻率下降。因為頻率合成器14係一分數頻率 合成器，故存在諸如調變器24之某種構件以引起分數效 應:/知上，此係藉由諸如(例如卜ΔΣ調變器24或類似調 變器之調變n週期性地變更分數除法器22中之除數來完 * 《°例如，藉由除法器22來應用-除數⑽，ΔΣ調變器24 ❹彳每十個循環添加—。因而，分數除法器22在十個循環之 九個循環中使用一除數1〇〇,並在第十個循環上使用一除 數101。此引起分數輸出除數之平均輸出不再係⑽而係 100•卜此係、具有-非常粗略的分數引人之—簡化範例。 實際上，藉由該2△調變器產生的vc〇除數之序列更複雜， 以便貫現要求的頻率解析度並減低雜波輸出。 依據此發明，斜坡產生器30係添加在與該等調變器24及 介面控制器34相同的積體晶片12上。可以一斜坡控制器 ❹ 3 0a查6旬表3〇b或s十算器30c來實施斜坡產生器3〇。可使 用計算器30c來計算各種斜坡形狀，例如指數、拋物線。 可使用查詢表30b來儲存許多不同的任意斜坡形狀。在單 一模式操作中的斜坡控制器30a提供頻率步進大小與每斜 坡之步進數目。該更新速率係等於，圖丨）比較頻 率（29b，圖1)，但可不限於其。在一自動模式中，該斜坡 控制器30a提供該些輸入以及一駐留輸入。藉由斜坡控制 器3 0a連同ΑΣ調變器24如此產生的斜坡信號驅動分數除法 器22以橫跨一頻率範圍掃描，其使得該掃描分數頻率合成 140238.doc 200952343 器可用於產生（例如）針對雷達應用及針對儀器與實驗室設 備的唧聲信號。斜坡控制器3〇a可以適當步進大小、步進 數目來載入並係藉由諸如串列/平行介面（SPI)34之一介面 來驅動，其在來自一晶片外來源之線36上接收來自一主機 處理器之輸入。斜坡控制器3〇a係在線38上藉由一觸發操 作以啟用斜坡控制器3〇a生產該斜坡。 該斜坡控制器30a係以該等斜坡參數（即步進大小、步進 數目、駐留時間、在一查詢表中之斜坡點、用以計算—抛 物線或其他斜坡形狀的參數、操作模式（内部/外部觸發、 自動重複、單一步進等））自該主機直接組態，並且一旦係 開始，其便產生該ΣΔ之斜坡設定點而無其他外部干預。該

斜坡控制器30a係實施為一規則狀態機，並且無限個特S 具體實施例可導致相同功能性。在虛線方塊37中的組件係 必須整合在該晶片上的該些組件。其他可視需要地包括在 該晶片上。 在圖2中顯# -典型線性斜&。此概念並不限於任何斜 坡形狀，並且以其最一般的形式係藉由該主機處理器預載 入的數字之一查詢表鳩。&良係以下事實：該等頻率更 新係位於該積體晶片14内部，並且一旦該「斜坡」開始便 不要求即時資料傳送。在單-操作模式中，—觸發脈_ 之正向邊緣40開始一向上斜坡44’其於開始頻率f〇開始並 具有若干步進江。每一步進具有藉由於別之信號產生之一 寬度（Tref)46與藉由斜坡產生器3〇(例如斜坡控制器3〇a，宜 亦設定步進數目）命令之-高度48。該等步進之寬度私與 140238.doc -10- 200952343 咼度48亦界定斜坡44之斜率。該等步進之高度48與步進數 目王部係藉由斜坡控制器30來提供。當於頻率ff達到第n步 進50時’不再存在步進並且該系統駐留於該最後頻率心位 準直至下一觸發脈衝54之前緣52。在此範例中，斜坡56係

—向下斜坡，其以於頻率ff之第一步進58開始並繼續向 個步進返回至於頻率f〇之第江步進6〇，其中該斜坡停留直至 下一觸發脈衝64之正向邊緣62。此係單一模式操作。在自 動模式操作中，斜坡控制器30提供一駐留時間（Then)，如 在圖2中於66所指示。而且，在該自動模式中，僅存在一 個觸發脈衝42:之後不存在觸發脈衝。即，觸發脈衝“與 荨4並不發生。相反，斜坡控制器3〇a以該上升邊緣 自動開始該斜坡。在斜坡44於頻率ff達到第江步進5〇之後， 該程式化的駐留週期（Tdwell)66發生，其後該系統自動開始 «玄第—斜坡5 6而不施加任何更多的脈衝$ 4、μ。 該單一模式與自動模式操作之此說明顯示一向上斜坡 料，隨後係一向下斜坡56，隨後係另一向上斜坡⑼等等。 然而，此並非本發明之一限制，因為在操作之單一模式或 自動模式中’該等斜坡可全部係向上斜坡，全部係向下斜 坡’或其可開始為-向下斜坡’隨後係-向上斜坡，隨後 係-向下斜坡等。而且，在斜坡上升時的斜率可不必與在 斜坡下降時的斜率相等。例 >，在任—模式中，可存在一 °斜坡44，隨後係自&至f〇之一快速返回，隨後係另一 ^斜坡1後係自如。之另—快速返回，隨後係另一 β斜坡等等。或者，該系統可以一向下斜坡開始，其開 140238.doc 200952343 始於ff，結束於f〇 ’並幾乎即刻返回至ff並再次開始一向下 斜坡’並一再重複。並且，如先前所指示，代替一向上斜 坡44 ’隨後係一向下斜坡56，隨後係一向上斜坡68，該系 統可提供一向下斜坡之鏡像，隨後係一向上斜坡，隨後係 一向下斜坡等等。可將各種觸發方案用於斜坡產生器3〇, 例如該觸發信號可以係諸如在線38上發端之硬體或其可以 係（例如）透過SPI 39產生之軟體。此外，該觸發可以係單 一、雙或更複雜形式用於控制輔助模式、單向斜坡、或兩 個或兩個以上之斜坡或掃描。 斜坡參數係可透過該串列介面34充分程式 HIJ §乡 合成的斜坡係經受正常相位鎖定動力。若在使用中的迴路 頻寬比該等步進之速率寬得多，則該鎖定相對於該步進速 率將非常快並且該斜坡將具有一樓梯形狀。因為改變速率 係參考頻率，故在實踐中此情形通常不存在。若該更新速 率係高=該迴路頻寬，通常也是如此，則在接收一新頻率 步進之前，該迴路不會充分穩定。因此，在一暫態之後， 該掃描的輸出將以-較小怪定滯後跟隨該設定點並將以一 接近連續的方式來料。因此，就在該斜坡㈣發之後， 較小斜坡料性可現於該輸人處。若必要，可在 斜坡產生器30與ΑΣ調變器 箱也古本 3)以減低暫離失“之間引入一預失真數位遽波器 ，、失真。然而，因為該預失真亦取決於該 專實際的外部迴路涛、、念吳& 皮器、.且件，故一般預失真數位濾波器 之》又S十並非不重要。查、苗从技 在實踐中通常不需要此濾 波裔的存在。用以避备 避免啟動暫態問題之一簡單實踐解決方 J40238.doc 200952343 式係更早地於一更低頻率開始該斜坡（假定斜坡上升）並忽 略其之第一部分。

在單一模式中每一參考循環，ΔΣ調變器24之設定點係遞 增/遞減一斜坡步進。該開始頻率、步進大小（包括寬度與 高度）及步進數目係經由該串列介面34來程式化。然而， 應注意，通過該ΔΣ傳送函數的整數路徑與分數路徑具有不 同延遲。通常於該調變器核心之輸出處直接添加至該調變 器序列的數路徑應係人為延遲以補償透過該調變器的分 數信號路徑延遲。此係顯示於圖3中，其中調變器24包括 該調變器核心80、一延遲82及一加法器或求和電路84。來 自斜坡控制器30之輸出包括整數與分數部分兩者，如在線 86上所指示。該分數部分直接行至調變器核心8〇，其輸出 係遞送至加法器或求和器84;然而，該整數部分行至延遲 電路82，其通常可延遲該整數資訊（例如）三個循環以匹配 在調變器核心80中的延遲。接著，延遲82之輸出係與來自 調變器核心80之輸出在加法器84中組合並係提供至分數除 法器22，如先前所說明。 雖然在一些圖式中而非在其他圖式中顯示本發明之待定 特徵，但此僅係為方便起見，因為依據本發明每—特徵可 與其他特徵之者或全部組合。如本文中所使用的詞語 「包括」'「包含」、「具有」及「有」應係廣義與综合地解 譯而不限於任何實體互連。此外，本中請㈣揭示的任何 具體實施例不應係視為唯一可能的具體實施例。 此外，在針對此專利之專射請㈣執行_所呈現的 140238.doc -13- 200952343 任何修正並纽棄該申”巾所呈㈣任何請求 如所提出：不能合理預期熟習此項技術者牛 蓋所有可能等效物之一請求項， 子上涵 許多專效物在修正時會係 不可預知的並超出欲放棄何者（若存在）的合理解譯，_ 正的基本原理可能與許多等效物僅具有一膚淺的關係:二 或存在許多不能預期巾請者針對所修正的任—請求項元件 說明特定非實質替代的其他原因。 熟習此項技術者會想到其伸且雜香& . 貝〜玉J丹他具體貫施例，並且該等具體 實施例係在以下申請專利範圍之内。 【圖式簡單說明】 從上文對-較佳具體實施例的說明及附圖，熟習此項技 術者將明白其他目的、特徵及優點，其中： 圖1係依據此發明的在積體電路晶片上之整合性斜坡和 掃描分數頻率合成器的示意方塊圖； 圖2說明藉由圖1之斜坡產生器產生的一種類型之斜坡； 以及 圖3係圖1之調變器與—選用預失真數位濾波器之一具體 實施例的更詳細示意圖。 【主要元件符號說明】 10 整合性斜坡和掃描分數頻率合成器系統 12 積體電路晶片 14 頻率合成器

16 相位頻率偵測器/PD 18 選用電荷幫浦 140238.doc 200952343 20 迴路濾波器 22 分數除法器 24 調變器/ΔΣ調變器 26 27 28 29 30 30a 30b 30c 31

34 70 80 82 84

vco 整數除法器 參考來源 R除法器/選用參考除法器 斜坡產生器 斜坡控制器 查詢表 計算器 整數除法器 介面控制器/串列/平行介面（SPI) 預失真數位濾波器 調變器核心 延遲/延遲電路 加法器或求和電路 140238.doc •15·

Claims (1)

1. 200952343 七、申請專利範圍： 之整合性斜坡和掃描分數頻率 1· 一種在一積體電路晶片上之 合成器系統，其包含： 一分數除法器；

   介面電路，其回應於一 坡產生器係回應於一觸發信號以 分數頻率合成器之頻率；以及一 外部控制器以控制該斜坡產生器 與調變器。 2·如凊求項1之整合性斜坡和掃描分數頻率合成器，其中 該分數除法器係在該積體電路晶片上。 3·如請求項1之整合性斜坡和掃描分數頻率合成器，其中 該斜坡產生器包括一查詢表，其含有若干不同形 坡。 料 4. 如請求項1之整合性斜坡和掃描分數頻率合成器，其中 該斜坡產生器包括一斜坡控制器，其含有一 叭化的斜 坡步進數目與步進大小並係回應於一觸發信號以產生一 斜坡形狀。 ~ 5. 如請求項1之整合性斜坡和掃描分數頻率合成器，其 該斜坡產生器包括一計算器電路，其用於計算—' ^^夕個 不同斜坡形狀。 6·如請求項丨之整合性斜坡和掃描分數頻率合成 ° ，矣中 140238.doc 200952343 該計算器電路計算指數或抛物線斜坡形狀β 7.如請求項4之在一晶片上之整合性斜坡和掃描分數頻率 合成器系統’其中該斜坡控制器包括一單—模 八，再用 於在每一觸發信號之後旋即產生一斜坡。 8·如請求項4之在一晶片上之整合性斜坡和掃描分數頻率 合成器系統，其中該斜坡控制器包括一自動模式其用 於在一單一觸發信號之後旋即啟用重複斜坡，並係進一 步以一駐留時間來程式化以界定—重複週期。 9.如請求項丨之在一晶片上之整合性斜坡和掃描分數頻率 合成器系統，其中該晶片上分數頻率合成器亦可已整 合.甩於分割VCO回授路徑之一分數除法器；一迴路濾 波器；用於驅動該迴路濾波器之一電荷幫浦及一相位頻 ㈣測器’其用於回應參考與該分數除法S來侦測 在該參考與VCO之間的任何偏差；一 VC0’其係藉由該 迴路渡波器驅動來發展-補償信號以啟用該迴路遽波器 以該參考來會聚VCO輸出；一固定除法器，其在該回授 路徑中或在該回授路徑外部以調節vco信號用於内部或 外部使用；以及一參考路徑除法器。 10·如4求項4之在-晶上之整合性斜坡和掃描分數頻率 σ成器系統，其進一步包括在該積體電路晶片上之一串 列或平行介面電路，其用於接收晶片外命令以程式化該 斜坡控制器。 如θ來項4之在Ba片上之整合性斜坡和掃描分數頻率 合成器系統’其中該調變器包括：—調變器核心，其回 140238.doc • 2- 200952343 應於該斜坡控制器輸出之分數部分；以及—整數延 徑電路，其回應於該斜坡控制器輸出之整數部分 自該調變器至該分數除法器的整數與分數輪出同步。 •如請求項u之在-晶片上之整合性斜坡和掃描分數頻率 合成器系統’其中該整數延遲路徑電路包括：—延遲電 路，其回應於該斜坡控制器輸出之該整數部分；以及—

   求和電路’其用於組合該延遲的整數部分與該調變 心之該分數輸出。 ^ 13.如請求们之在一晶片上之整合性斜坡和掃描分數頻率 合成器系統’其中該斜坡係在—單—方向上延伸之 單斜坡。 ％ 14 t請ί項1之在一晶片上之整合性斜坡和掃描分數頻率 合成器系統，其中該斜坡係在若干方向上延伸之 斜坡。 σ 15· ^ ^求項1之在一晶片上之整合性斜坡和掃描分數頻率 _ 合成器系統，其中該斜坡係在至少一第一方向與一第二 般相反方向上延伸之一複合斜坡。 16.如β求们之在—晶片上之整合性斜坡和掃描分數 σ >盗糸統，其中該觸發信號係自一輸入接針產生的硬 如月求項1之在一晶片上之整合性斜坡和掃描分數頻率 s成器系統，其中該觸發信號係自一 SPI產生的軟體。 1 8«如諳皮ts ·ι . 喝1之在一晶片上之整合性斜坡和掃描分數頻率 合成咨系統，其中該觸發信號係一自動模式掃描觸發信 140238.doc 200952343 19. ::ίΓ之在—晶片上之整合性斜坡和掃描分數頻率 广系統，其中該觸發信號係一雙向模式掃描觸發信 20. 如請求項丨之在一晶 人成琴“ ^ 之u斜坡和掃描分數頻率 “益系統’其t該斜坡產生 立中每—網恭组丄> ^早步進模式， -母料藉由母觸發—個步進 21. —種在相同晶κ卜夕M a z娜描。 曰片上之產合性調變器、整合性 及整合性SPI或平行介面， ’、皮產生态 ，/、中其他合成器組件之/一 °以係在晶片上或在晶片外，其 荷幫浦、相位備測器、迴路遽波器及則。除去器、電 〇 140238.doc -4-