TW200939631A - Data transmission circuit capable of reducing current consumption - Google Patents

Description

200939631 六、發明說明： 【發明所屬之技術領域】 本發明一般係關於一半導體積體電路’尤其係關於一 資料傳輸電路。 【先前技術】 一個典型的半導體記憶體裝置包含複數個記憶庫，每 一個記憶庫都包含複數個記憶體單元，所以記憶體單元總 ， 數以數十萬計。階層輸入與輸出傳輪線被使用於有效傳輸： 資料至/來自構成該等複數個記憶庫的以數十萬計之記愧❹ 體單元。 該資料輸入與輸出傳輸線包含區段輸入與輸出線、區 域輸入與輸出線以及全域輸人與輸出線。在這些資料輸入 與輸出傳輸線之間’該等全域輸入與輸出線通常配置以雙 向傳輸信號。 為了達成信號雙向傳輸，在該全域輸入與輸出線之間

提供-雙向反向器。該雙向反向器將要載入的資料散佈至 該等全域輸入與輸出線》 雖然在該等全域輸入與輪出線内必須要有該雙向 向器才能達成雙向傳輸，不過該雙向反向器會導致不必 的短路(例如當-電路的電晶體至少部分開啟時會產生 流’如此造成錢直接從來_達接地），造成非所要 耗電量增加。 【發明内容】 在此說明可避免在-雙向反向㈣之短路電流，_ 4 200939631 接著降低耗電量的半導體積體電路之資料傳輸電路。根據 一態樣，一資料傳輸電路包含一控制單元，其配置成根據 一啟用信號產生控制信號；一驅動信號產生單元，其配置 成接收該等控制信號與一輸入信號來產生一驅動信號，其 中該等個別驅動信號係根據該等控制信號與該輸入信號 . 而選擇性啟動；及一驅動單元，其配置成產生一輸出信 號，其中該輸出信號的位準取決於該等驅動信號，其中該 ^ 輸出信號回饋至該控制單元。 ❹ 根據另一態樣，一資料傳輸電路包含一資料輸入與輸 出線，其具有一第一輸入與輸出端及一第二輸入與輸出 端；一第一信號傳輸單元，其包含複數個驅動裝置來驅動 位於不同邏輯位準之一輸出信號，以根據一電流輸出信號 之邏輯位準而選擇性啟動該等複數個驅動裝置，並且透過 該第一輸入與輸出端傳輸資料輸入至該第二輸入與輸出 端；及一第二信號傳輸單元，其包含複數個驅動裝置來驅 ❹ 動位於不同邏輯位準之一輸出信號，以根據一電流輸出信 . 號之邏輯位準而選擇性啟動該等複數個驅動裝置，並且透 過該第二輸入與輸出端傳輸資料輸入至該第一輸入與輸 出端。 - 底下於名為「實施方式」的段落說明這些與其他特 色、態樣以及具體實施例。 【實施方式】 第一圖為顯示根據本發明具體實施例的資料傳輸電 路之方塊圖。 200939631 根據第一圖内所示本發明具體實施例之一資料傳輸 電路150包含一信號傳輸單元100、一第一驅動器400、一 第一接收器、—第-傳輸線_、-第二傳輸線700、 一第二驅動器800及一第二接收器9〇〇。 該信號傳輸單元1〇〇可包含一第一信號傳輸單元2〇〇 及第一信號傳輸早元300，如第一圖所示本發明的具體 實施例所示》 " 該第一信號傳輪單元200配置成接收用於啟用之一第 -啟用仏號厂仙」及一第三信號「A1」，此第三信號「乂」© 從該第一傳輸線6〇〇接收而來。該第一信號傳輸單元2〇〇輸 出一第四信號「Bl」至該第二傳輸線700，並且輸出的第 四^號B1」係回饋成為該第一傳輸信號之輸入。第四信 號「Bl」j艮據該接收第一啟用信號「cm」、第三信號「ai」 和第四L號「B1」而輸出（底下有更詳細的說明）。該第一 1號，輸單元200包含複數個驅動褒置，係用於接收第三 信，「A1」並用於驅動第四信號「B1」，如此「B1」的❹ 邏輯位準與第三信號「A1」的邏輯位準係為不I此外， 該第^號傳輸單元2〇·置成當該第一啟用信號「仙」 :啟動時’根據該第四信號「則」的邏輯位準而選擇性啟* 動該第—信號傳輸單元200内含的驅動裝置。 > 一該第二信號傳輸單元300配置成接收用於啟用之一第' 第二值ctl2」及一第四信號「B1」，這些信號從該 第^線7GG接枚而來。該第二信號傳輸單元3GQ輸出該 弟二仏號Ai」至該第一傳輸線咖，並且該第三信號「ai」 200939631 係回饋成為6亥第一说傳輸單元之輪入。該第三信號「A1」 藉由該.第.一k號傳輸早元300根據所接收的第二啟用信號 「ctl2」、第四信號「B1」及第三信號「A1」之輸出。該 第二信號傳輸單元300包含複數個驅動裝置，係用於接收 第四信號「B1」並用於驅動第三信號「A1」，如此該第 • 二化號「A1」的邏輯位準與第四信號「Bi」的邏輯位準 係為不同。類似於該第一信號傳輸單元2〇〇 ,該第二信號 ❹ 傳輸單元300配置成當該第二啟用信號「ctl2」被啟動時， 根據該第三信號「A1」的邏輯位準而選擇性啟動該第二信 號傳輸單元300内含的驅動裝置。 該第一驅動器400及該第二驅動器8〇〇係配置成用於 驅動其輸入彳&號’並分別產生一第一控制信號「A」及一 第二控制信號「B」。 該第一接收器500及該第二接收器9〇〇係分别接收該 第一控制信號「A」及該第二控制信號「b」。 ❹ 第二圖為顯示第一圖内所示第一信號傳輸單元200具 體實施例之方塊圖。 請參閱第二圖，該第一信號傳輸單元2〇〇可包含一控 制單元210、一驅動信號產生單元220及一驅動單元230， - 如第二圖内本發明具體實施例所示。 如第二圖内所示’該驅動單元230的輸出信號「OUT」 係回饋至該控制單元210 ’並且該控制單元210係配置成根 據該回饋輸出信號「OUT」及該第一啟用信號「ctll」產 生控制信號「PCTL」、「/PCTL」、「NCTL」及「/NCTL」。 200939631 該驅動信逯產生單元220係配置成根據該接收的控制 信號「PCTL」、r/PCTL」、「NCTL」及「/N(：TL」而 傳輸或攔截—輪入信號「IN」，並產生驅動信號「腿」 及「IN2」。 該驅動單元230根據該接收的驅動信號「IN1」及「IN2」 而產生該輸出信號「OUT」。此時，該輸出信號r 〇υτ」 的邏輯位準係取決於該驅動信號「INI」及「IN2」的邏輯 位準。 第二圖為顯示第二圖内所示第一信號傳輸單元具體 實施例之詳細電路圖。請參閱第三圖，更詳細來說，該輸 出信號(在節點3上）係回饋及輸入至該控制單元21〇，並該 控制單元210將該輸出信號r0UT」與該第一啟用信號 「ctll」結合’以便輸出該第一控制信號「pcTL」。例如： 在第三圖内所示的具體實施例内，當該啟用信號「ctll」 被啟用’該控制單元210係配置用以輸出該第一控制信號 「PCTL」，如此當該啟用信號「ctu」被啟用時，該第一 控制信號「PCTL」具有與該輸出信號r〇UT」相同的邏 輯位準’並輸出該第二控制信號「NCTL」’如此該第二 控制信號「NCTL」具有與該輸出信號r〇UT」互補的邏 輯位準。當啟用信號「ctll」被停用時，該控制單元21〇係 配置用以停用該第一控制信號「pcTL」及該第二控制信 號「NCTL」。 第三圖内所示控制單元210的具體實施例包含一第一 控制器211及一第二控制器212。該第一控制器211係配置 200939631 用以輸出該第一控制信號「PCTL」，如此當該啟用信號 「ctll」被啟用時，該第一控制信號「PCTL」具有與該輸 出信號「OUT」相同的邏輯位準。 該第一控制器211可包含一第一反向器「IV1」、一第 一NAND閘「ND1」及一第二反向器「FV2」。該第一反向 , 器「IV1」反向該輸出信號「OUT」。該第一NAND閘「ND1」 接收該第一反向器「IV1」之輸出及及啟用信號「ctll」， ^ 並且在該第一反向器「IV1」之輸出及啟用信號「ctll」上 執行一NAND邏輯操作，以產生該第一控制信號「PCTL」。 該第二反向器「IV2」接收該第一控制信號「PCTL」並反 向該第一控制信號「PCTL」以輸出該第一控制信號「PCTL」 之互補信號「/PCTL」。 第三圖内所示本發明具體實施例的第二控制器212係 配置用以輸出該第二控制信號「NCTL」，如此當該啟用 信號「ctll」被啟用時該第二控制信號「NCTL」具有與該 ❹ 輸出信號「OUT」互補的邏輯位準。該第二控制器212包 • 含一第二NAND閘「ND2」及一第三反向器「IV3」。該第 , 二NAND閘「ND2」係配置用以接收該輸出信號「OUT」 t 及該啟用信號「ctll」，並且在該輸出信號「OUT」及該 ·; 啟用信號「ctll」上執行一NAND邏輯操作，以輸出該第 二控制信號「NCTL」。該第三反向器「FV3」接收該第二 控制信號「NCTL」並反向該第二控制信號「NCTL」以輸 出該第二控制信號「NCTL」的互補信號「/NCTL」。 該驅動信號產生單元220係配置用來根據該第一控制 200939631 信號「PCTL」及該第二控制信號「NCTL」而直接傳送該 輸入信號「IN」的邏輯位準，或相反地輸出藉由該第一驅 動信號「IN1」或第二驅動信號「IN2」而改變該輸入信號 「IN」之邏輯位準所獲得的信號。 第三圖内所示該驅動信號產生單元220具體實施例包 含一通過閘單元221及預充電單元222及223。 該通過閘單元221根據該第一控制信號「PCTL」、該 第二控制信號「NCTL」及其個別互補信號「/PCTL」與 「/NCTL」，而傳輸該輸入信號「IN」至輸出節點「Nodel」 及「No.de2」。 該預充電單元222及223根據該第一控制信號「PCTL」 及該第二控制信號「NCTL」，分別將該通過閘單元221的 輸出節點「Nodel」及「Node2」預充電至一邏輯高位準及 一邏輯低位準。 第三圖内所示本發明具體實施例的通過閘單元221包 含一第一通過閘「PG1」及一第二通過閘「PG2」。該第 一通過閘「PG1」根據該第一控制信號「PCTL」及該第一 控制信號的互補信號「/PCTL」而傳輸或攔截（即是不傳輸) 該輸入信號「IN」。該第二通過閘「PG2」根據該第二控 制信號「NCTL」及該第二控制信號的互補信號「/NCTL」 而傳輸或攔截（即是不傳輸)該輸入信號「IN」。 以下之預充電單元222及223稱為該第一預充電單元 222及該第二預充電單元223。 該第一預充電單元222係配置用來根據該第一控制信 200939631 號「PCTL」的互補信號「/PCTL」’而將該通過閘單元221 的輸出節點「Nodel」預充電至一邏輯高位準。該第二預 充電單元223係配置用來根據該第二控制信號「NCTL」的 互補信號「/NCTL」，而將該通過閘單元221的輸出節點 「Node2」預充電至一邏輯低位準。 r 該第一預充電單元222可包含一第一 PMOS電晶體 ； 「P1」。該第一PMOS電晶體「P1」藉由其閘極接收該第 ❾ 一控制信號「PCTL」的互補信號「/PCTL」，並藉由其源 極接收一供應電壓VDD。該節點「Nodel」所輸出第一驅 動信號「IN1」係連接至第一PM0S電晶體「P1」的汲極。 該第二預充電單元223可包含一第一 NM0S電晶體 「N1」。該第一NM0S電晶體「Νι」藉由其閘極接收該第 二控制信號「NCTL」’並藉由其源極接收一接地電壓 VSS »該節點「Node2」所輸出第二驅動信號rIN2」係連 接至第一NM0S電晶體「Ν1」的没極。 G 第三圖内所示該驅動單元230的具體實施例包含一驅 - 動器231及一閂鎖單元232。該驅動器231包含根據該第一 驅動單元「ΙΝ1」來驅動之一第二PM〇s電晶體「ρ2」，及 • 根據該第二驅動信號「ΙΝ2」來驅動之一第二NM0S電晶 ； 體「Ν2』。該輸出信號「〇UT」從該第二pm〇S電晶體「Ρ2」 與該第二NM0S電晶體「N2」間之連接節點輸出。該驅動 器231的第二PM0S電晶體「|>2」被驅動以回應該第一驅動 信號「IN1」，而當該第一驅動信號「IN1」被啟用時輸出 一邏輯尚位準的輸出信號「OUT」。該驅動器231的第二 200939631 NMO S電晶體「N2」被驅動以回應該第二驅動信號「IN2」， 而當該第二驅動信號「IN2」被啟用時輸出一邏輯低位準 的輸出信號「OUT」。該第二PMOS電晶體「P2」藉由其 閘極接收該第一驅動信號「IN1」，並藉由其源極接收該 供應電壓VDD。該第二NMOS電晶體「N2」的汲極係連接 至該第二PMOS電晶體「P2」的汲極（兩電晶體之間的連接 節點）^該第二NMOS電晶體「N2」藉由其閘極接收該第 一驅動彳§號「IN2」’並藉由其源極接收該接地電廢vs $。 Ο 該第二PMOS電晶體「P2」的没極係連接至該第二NMOS 電晶體「N2」的没極β 該閂鎖單元232係配置用以維持該輸出信號「out」 的邏輯位準。第三圖内所示具體實施例的閂鎖單元232包 含一第四反向器「IV4」及一第五反向器「IV5」。該第四 反向器「IV4」接收該第五反向器「IV5」的輸出，將該第 五反向器「IV5」的輸出反向並將該反向信號輸出至該第 五反向器「IV5」的輸入端。該第五反向器「IV5」接收該❹ 輸出信號「OUT」，將該輸出信號Γ〇υτ」反向並將該反_ 向<5被輸出至該第四反向器「IV4」的輸入端。 以下’根據本發明具體實施例的資料傳輸電路之操作 將說明如下。 / 當該啟用信號「ctll」位於一邏輯低位準，該控制單' = 210會輸出位於一邏輯高位準的每一個第一控钊信號 「PCTL」及第二控制信號「nctl」（每一個nane^nd1 及ND2都接收該邏輯低位準，因此輸出一邏輯高位率）。如 12 200939631 此’該驅動信號產生單元220的通過閘單元221攔截（即是 不通過)該輸入信號「IN」至該第一節點「Nodel」及該第 二節點「Node2」的傳輸。此外，該驅動信號產生單元220 内的第一預充電單元222將該第一節點「Nodel」的電壓位 準預充電至一邏輯高位準（藉由接收自該反向器IV2的邏 : 輯低位準而開啟該PM0S電晶體，因為該反向器IV2將該 NAND閘ND1的邏輯高位準輸出反向）’並且該驅動信號產 〇 生單元220内的第二預充電單元223將該第二節點「Node2」 的電壓位準預充電至邏一輯低位準（藉由接收自該NAND 閘N D 2的邏輯高位準而開啟該N Μ 0 S電晶體N1)。 因此’當該控制信號ctll位於一邏輯低位準，則該驅 動單元230的驅動器231不被驅動（該PMOS電晶體P2接收 一邏輯高位準’並且該NMOS電晶體接收該邏輯低位準， 因此兩者都關閉）’因此該驅動單元藉閂鎖單元232而維持 所鎖定的電流輸出信號「OUT」。 〇 在另一方面，當該啟用信號「ctll」位於一邏輯高位 - 準’則該驅動單元230内驅動器231的第二NMOS電晶體N2 及第二PMOS電晶體P2會根據回饋至該控制單元21〇的輸 ^ 出信號「OUT」及輸入至驅動信號產生單元之通過閘單元 : 221的輸入信號「IN」之邏輯位準而獨自開啟或關閉。 例如：當回饋至該控制單元210的輸出信號「out」 位於一邏輯高位準並且該輸入信號「IN」位於一邏輯低位 準’由於該NAND閘「ND1」接收一邏輯高啟用信號及一 邏輯低反向輸出信號「OUT」（該輸出信號由「ινί」反向）， 13 200939631 所以該第一控制信號「PCTL」位於一邏輯高位準，並且 由於該NAND閘「ND2」接收，邏輯高啟用信號ctll及一邏 輯低輸出信號「OUT」，所以該第二控制信號「NCTL」 位於一邏輯低位準。因此，該驅動信號產生單元220内通 過閘單元221的通過閘「PG1」不會將該輸入信號「IN」傳 輸至該第一節點「Nodel」，然而該通過閘「PG2」不會 將該輸入信號「IN」傳輸至該第二節點「Node2」。此外， 該驅動信號產生單元220内的第一預充電單元222接收來 自該反向器「IV2」的一邏輯低信號，因此將該第一節點 「Nodel」的電靨預充電至一邏輯高位準。因此，由於輸 入至該PM0S電晶體P2的第一驅動信號「IN1」位於一邏輯 高位準，並且輸入至該NM0S電晶體N2的第二驅動信號 「IN2」位於一邏輯低位準，所以該驅動器231内每一個第 二PM0S電晶體「P2」及第二NM0S電晶體「N2」都被關 閉並且不會被驅動。因此該輸出信號「ουτ」維持之前在 該閂鎖單元232内鎖定的輸出信號「out」之邏輯位準。 當該輸出信號「OUT」位於一邏輯高位準並且該輸入 信號「IN」位於一邏輯高位準，該控制單元21〇之輸出如 同上述，如此該第一控制信號「PCTL」位於一邏輯高位 準並且該第二控制信號「NCTL」位於一邏輯低位準。雖 然該通過閘單元221的通過閘「PG1」不傳輸該輸入信號 「IN」，不過因為該第一預充電單元222藉由接收自反向 器「IV2」的一邏輯低位準而被開啟，所以該第一驅動信 號「IN1」位於一邏輯尚位準。此外，由於該驅動信號產 200939631 生單元220内的通過閘單元221將該輸入信號rIN」傳輸至 該第二節點「Node2」，所以該第二驅動信號「ΙΝ2」位於 一邏輯高位準。因此，在該驅動單元230的驅動器231内， 該第二PMOS電晶體「Ρ2」由於接收到一邏輯高位準而被 關閉’而該第二NMOS電晶體「Ν2」由於接收該通過閘pG2 ： 所傳輸的一邏輯高信號而被開啟。因此，該輸出信號 : 「OUT」位於一邏輯低位準。 Φ 當該輸出信號「ουτ」位於一邏輯高位準並且該輸入 信號「IN」位於一邏輯低位準，則由於該NANE^ND1接 收一邏輯高啟用信號及一邏輯高反向輸出信號「QUT」， 所以該第一控制信號「PCTL·」位於一邏輯低位準，並且 由於該N AND閘ND2接收一邏輯高啟用信號及一邏輯高輸 出信號「out」’所以該第二控制信號「NCTL」位於一 邏輯局位準。因此’該驅動信號產生單元220内通過閘單 元221的通過閘「PG1」將該輸入信號「in」傳輸至該第一 〇 節點「Node1」，並且該通過閘「PG2」攔截該輸入信號 „ ΓΝ」至該第^一 fp點「Node2」的傳輸。此外，由於該pM〇s 電晶體P1接收一邏輯高互補第一控制信號r/pCTL」，所 以該驅動信號產生單元220内的第一預充電單元222不被 : 驅動’並且由於該NM0S電晶體N1接收一邏輯高第二控制 信號「NCTL」，所以該第二預充電單元223將該第二節點 「Node2」預充電至一邏輯低位準。因此，由於藉由該通 過閘「PG1」傳遞該輸入信號「in」，所以該第一驅動信 號「IN1」位於一邏輯低位準，並且由於藉由該第二預充 15 200939631 電單元223預充電該第二驅動信號rIN2」，所以其位於一 邏輯低位準。因此，在該驅動單元23〇的驅動器231内，因 為該第二：PMOS電晶體「Ρ2」藉由該邏輯低第一驅動信號 「ΙΝ1」而被開啟，而該第二NMOS電晶體「Ν2」則是藉 由該邏輯低第二驅動信號「ΙΝ2」而被關閉。因此，該輸 出信號「OIJT」位於一邏輯高位準。 ®該輸出信號「OUT」位於一邏輯低位準並且該輸入 信號「IN」位於一邏輯高位準，則該控制單元21〇的操作 與上述相同。該第一控制信號「PCTL」位於一邏輯低位

準並且該第二控制信號「NCTL」位於一邏輯高位準。因 此，該驅動信號產生單元22〇内的通過閘單元221將一邏輯 高位準輸入信號「IN」傳輸至該第一節點「N〇del」。因 此，該第一驅動信號「IN1」位於一邏輯高位準。該第二 預充電單元223將第二節點「N〇de2」預充電至一邏輯低位 準。因此，該驅動器231内的第二pMOS電晶體「p2j及第 ❹ 二NM0S電晶體「N2」都被關閉並且不被驅動。如此，該 輸出佗號「out」維持之前在該閂鎖單元232内鎖定的輸 出信號「OUT」之一邏輯低位準。 如此，在根據本發明具體實施例的資料傳輸電路内， 當該輸出信號「OUT」位於一邏輯低位準，也就是該輸入 信號「IN」反向，則驅動器231不被驅動，因此直接輸出 之前在該閂鎖單元232内鎖定的輸出信號「〇υτ」^此外， 在根據本發明具體實施例的資料傳輸電路内，當該輸出信 號out」具有與該輸入信號「ΙΝ」相同的邏輯位準，則 16 200939631 該輸出信號「OUT」以與該回饋輸出信號「OUT」相反的 邏輯位準輸出。也就是，當該輸入信號「IN」位於一邏輯 低位準’則只有該第二PM0S電晶體「P2」被驅動，並且 當該輸入信號「IN」位於一邏輯高位準，則只有該第二 NMOS電晶體「N2」被驅動。因此，與之前的雙向反向器 ‘ 不同’如此可避免不必要的耗電量。此外，因為該Nm〇s : 電晶體及該PMOS電晶體的配置並不像傳統裝置内會同時 ❹ 開啟該驅動器231，所以降低短路並且流過該驅動器231的 電流用來對該輸出信號「OUT」的邏輯位準進行充電。因 此，增加資料的傳輸速度。 雖然上面已經說明特定具體實施例，吾人將瞭解所說 明的具體實施例僅當範例。因此，此處說明的系統與方法 不應受限於所說明的具體實施例。而是，當與上述說明與 附圖結合時，此處說明的系統與方法應該只受限於底下的 申請專利範圍。 ❹ 【圖式簡單說明】 從下列參考附圖的詳細說明中，將會更清楚了解到本 發明標的之上述與其他態樣、特色與優點，其中： 第一圖為顯示根據本發明具體實施例的資料傳輸範 : 例之方塊圖； 第二圖為顯示第一圖内所示第一信號傳輸單元的具 體實施例之方塊圖；以及 第三圖為顯示第二圖内所示第一信號傳輸單元的具 體實施例之詳細電路圖。 17 200939631 【主要元件符號說明】 100 信號傳輸單元 150 資料傳輸電路 200 第一信號傳輸單元 210 控制單元 211 第一控制器 212 第二控制器 220 驅動信號產生單元 221 通過閘單元 222 預充電單元 223 預充電單元 230 驅動單元 231 驅動器 232 閂鎖單元 300 第二信號傳輸單元 400 第一驅動器 500 第一接收器 600 第一傳輸線 700 第二傳輸線 800 第二驅動器 900 第二接收器

18

Claims (1)

1. 200939631 七、申請專利範圍： 1. 一種資料傳輸電路，其係包含： 一控制單元，其配置用於根據一啟用信號而產生控制信 號； 一驅動信號產生單元，其配置用於接收該等控制信號及 一輸入信號而產生一驅動信號，其中該等個別驅動信號係根 : 據該等控制信號及該輸入信號而選擇性啟動；以及 * 一驅動單元，其配置用於產生一輸出信號，其中該輸出 信號的位準取決於該等驅動信號， 其中該輸出信號係回饋至該控制單元。 2. 如申請專利範圍第1項之資料傳輸電路，其中該驅動單元包 含： 一第一傳輸裝置，其根據該等驅動信號之一第一驅動信 號所輸出一第一位準來驅動；以及 一第二傳輸裝置，其根據該等驅動信號之一第二驅動信 ❹ 號所輸出一第二位準來驅動。 3. 如申請專利範圍第1項之資料傳輸電路，其中該驅動信號產 生單元係配置用於根據該等控制信號而直接傳輸該輸入信 號的一邏輯位準或輸出藉由變更該輸入信號的該邏輯位準 ： 所獲得之一信號，以便輸出該驅動信號。 * 4.如申請專利範圍第3項之資料傳輸電路，其中該驅動信號產 生單元包含： 一通過閘單元，其係用於根據該等控制信號傳輸或攔截 該輸入信號；以及 19 200939631 一預充電單元，其係用於根據該等控制信號預充電該通 過閘單元的一輸出。 5. 如申請專利範圍第4項之資料傳輸電路，其中該等控制信號 包含一第一控制信號及一第二控制信號，每一個信號都根據 該啟用信號所產生，以及 其中該通過閘單元包含： 一第一通過閘，其配置用於根據該第一控制信號傳輸或 攔截該輸入信號；以及 一第二通過閘，其配置用於根據該第二控制信號傳輸或 攔截該輸入信號， 其中當該第一通過閘傳輸該輸入信號時，該被傳輸輸入 信號為該驅動信號的一第一驅動信號，並且當該第二通過閘 傳輸該輸入信號時，該被傳輸輸入信號為該驅動信號的一第 二驅動信號。 6. 如申請專利範圍第5項之資料傳輸電路，其中該預充電單元 包含： 一第一預充電單元，其配置用於根據該第一控制信號的 一互補信號，將該第一通過閘的一輸出預充電至一邏輯高位 準；以及 一第二預充電單元，其配置用於根據該第二控制信號的 一互補信號，將該第二通過閘的一輸出預充電至一邏輯低位 準， 其中藉由該第一通過閘或該第一通過閘的預充電輸出 而傳輸該輸入信號，根據該第一控制信號輸出成為該第一驅 200939631 · 動信號，以及 其中藉由該第二通過閘或該第二通過閘的預充電輸出 而傳輸該輸入信號，根據該第二控制信號輸出成為該第二驅 動信號。 7.如申請專利範圍第1項之資料傳輸電路，其中該等控制信號 包含一第一控制信號及一第二控制信號，以及 j 嚏. * 其中該控制單元包含： 參 O' 一第一控制器，其配置用於輸出該第一控制信號，如此 當該啟用信號被啟用時，該第一控制信號具有與該輸出信號 相同的一邏輯位準；以及 一第二控制器，其配置用於輸出該第二控制信號，如此 當該啟用信號被啟用時，該第二控制信號具有與該輸出信號 的互補相同之一邏輯位準。 8.如申請專利範圍第7項之資料傳輸電路，其中該第一控制器 配置用於該啟用信號上及將該輸出信號反向所獲得的一反 G 向信號上執行一 NAND邏輯操作，以便輸出該第一控制信 ， 號。 ^ 9.如申請專利範圍第7項之資料傳輸電路，其中該第二控制器 配置用於該啟用信號上及該輸出信號上執行一 NAND邏輯 > 操作，以便輸出該第二控制信號。 10.如申請專利範圍第7項之資料傳輸電路，其中該控制單元 配置用於當停用該啟用信號時，停用該第一控制信號及該 第二控制信號每一者。 11. 一種包含複數個驅動裝置用於驅動不同邏輯位準上一輸出 21 200939631 信號的資料傳輸電路，其中該資料傳輸電路配置用於根據 回饋的一電流輸出信號之一邏輯位準來選擇性啟動該複數 個驅動裝置，以獲得該輸出信號。 12. 如申請專利範圍第11項之資料傳輸電路，其中該選擇性啟 動的驅動裝置配置用於驅動該輸出信號，如此該輸出信號 位於與該電流輸出信號不同的一邏輯位準上，並且其中當 該輸出信號的邏輯位準維持與該電流輸出信號的位準相同 ’ 餐 時，該驅動裝置不啟動。 ' ❹ 13. 如申請專利範圍第12項之資料傳輸電路，進一步包含複數 個傳輸裝置，用於根據該輸出信號的該邏輯位準選擇性將 一輸出信號傳輸至該複數個驅動裝置。 14. 如申請專利範圍第13項之資料傳輸電路，其中該等驅動裝 置包含一第一驅動裝置及一第二驅動裝置，並且該等傳輸 裝置配置成： 當該電流輸出信號與該輸入信號每一個都為一邏輯低 位準，則啟動該第一驅動裝置輸出一邏輯高位準並且關閉 〇 該第二驅動裝置，如此該輸出信號會以一邏輯高位準輸 出，以及 k 當該電流輸出信號與該輸入信號每一個都為一邏輯高 < 位準，則啟動該第二驅動裝置輸出一邏輯低位準並且關閉 該第一驅動裝置，如此該輸出信號會以一邏輯低位準輸 ~ 出，以及 當該電流輸出信號和該輸入信號具有不同邏輯位準 時，該第一及第二驅動裝置每一個都會關閉，如此該輸出 22 200939631 信號以具有和該電流輸出信號相同的一邏輯位準來輸出。 15. —種資料傳輸電路，包含： 一資料輸入與輸出線，其具有一第一輸入與輸出端及 一第二輸入與輸出端； 一第一信號傳輸單元，其包含複數個驅動裝置來驅動 ; 位於不同邏輯位準上的一輸出信號，其中該第一信號傳輸 • 單元配置用於根據從該第一信號傳輸單元回饋的一電流輸 0 1 出信號之邏輯位準選擇性啟動該複數個驅動裝置，並且配 ❹ 置用於透過該第一輸入與輸出端傳輸資料輸入至該第二輸 入與輸出端；以及 一第二信號傳輸單元，其包含複數個驅動裝置來驅動 位於不同邏輯位準上的一輸出信號，其中該第二信號傳輸 單元配置用於根據從該第二信號傳輸單元回饋的一電流輸 出信號之邏輯位準選擇性啟動該複數個驅動裝置，並且配 置用於透過該第二輸入與輸出端傳輸資料輸入至該第一輸 〇 入與輸出端。 . 16.如申請專利範圍第14項之資料傳輸電路，其中該第一與第 二信號傳輸單元每一個的該選擇性啟動之驅動裝置配置用 4 於驅動該輸出信號，如此該輸出信號位於與該等個別第一 '· 及第二信號傳輸單元的該電流輸出信號不同之一邏輯位準 ' 上，其中當該輸出信號的邏輯位準維持與該等個別第一及 第二傳輸裝置的該電流輸出信號的位準相同時，該第一及 第二信號傳輸裝置每一個的該驅動裝置都不啟動。 17.如申請專利範圍第15項之資料傳輸電路，其中該第一信號 23 200939631 傳輸單元包含： 一驅動單元，其包含該複數個驅動裝置，根據驅動信 號而驅動不同邏輯位準上的該輸出信號； 一驅動信號產生單元，其配置用於根據控制信號使用 輸入通過該第一輸入與輸出端的該資料來選擇性啟動該驅 動信號；以及 。 一控制單元，其用於根據一啟用信號使用該電流輸出 · % 信號產生該控制信號。 > ❹ 18. 如申請專利範圍第16項之資料傳輸電路，其中該驅動信號 包含一第一驅動信號及一第二驅動信號，並且該驅動單元 包含： 一第一傳輸裝置，其根據輸出一第一邏輯位準的該第 一驅動信號來驅動；以及 一第二傳輸裝置，其根據該第二驅動信號來驅動。 19. 如申請專利範圍第16項之資料傳輸電路，其中該驅動信號 產生單元配置用於根據該等控制信號直接傳輸該輸入信號 〇 的一邏輯位準或輸出利用變更該輸入信號的該邏輯位準所 __ 獲得之一信號，以便輸出該等驅動信號當成一第一驅動信 號及一第二驅動信號。 20. 如申請專利範圍第16項之資料傳輸電路，其中該等控制信 ·.' 號包含一第一控制信號和一第二控制信號，以及 ~ 其中該控制單元包含： 一第一控制器，其配置用於輸出該第一控制信號，如 此當該啟用信號被啟用時，該第二控制信號具有與該輸出 24 200939631 信號相同的一邏輯位準；以及 一第二控制器，其配置用於輸出該第二控制信號，如 此當該啟用信號被啟用時，該第二控制信號具有與該輸出 信號的互補相同之一邏輯位準。 ❹

   25