KR20000042416A - 출력 구동 회로 - Google Patents

Abstract

본 발명은 공정, 전압, 온도 등에 따른 동작 변수의 변화를 보상하기 위해 구동력을 조절할 수 있는 출력 구동 회로를 제공하기 위한 것으로, 이를 위해 본 발명은 출력 구동 회로에 있어서, 상기 출력 구동 회로를 인에이블하기 위한 인에이블 신호, 및 상기 회로의 동작 변수의 변화에 따라 결정되는 상기 회로의 구동력에 응답하여 서로 다른 레벨의 신호로 입력되는 다수의 제어 신호에 따라 외부로 출력하고자 입력되는 데이터를 출력단으로 선택 구동하는 다수의 단위 구동셀을 포함하고, 상기 다수의 단위 구동셀은, 각기 서로 다른 내부 구동력을 가지는 단위 구동셀이며, 상기 다수의 단위 구동셀 중 어느 한 단위 구동셀은, 상기 제어 신호에 관계없이 상기 인에이블 신호에만 응답하여 상기 출력단을 구동하도록 구성한다.

Description

출력 구동 회로

본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 장치의 출력단에 연결되어 장치의 출력을 구동하기 위한 출력 구동 회로에 관한 것이다.

반도체 기술의 발달로 회로가 점차 복잡해지고, 동작 주파수가 빨라짐에 따라 출력단(출력 패드)을 구동하는 구동력(drivability)이 회로 특성을 결정짓는 중요한 변수로 대두되고 있다. 적절한 구동 능력보다 낮은 구동 능력을 가지는 출력 구동 회로에 의해 구동되는 출력 패드는 출력 구동 회로의 지연 동작으로 인해 빠른 동작에 따른 신호를 제대로 출력하지 못하고, 과도한 구동 능력을 가지는 출력 구동 회로에 의해 구동되는 출력 패드는 급격한 전류량의 변화에 따라 접지 바운싱(ground bouncing) 현상이 나타나게 된다.

도 1은 종래의 출력 구동 회로도로서, 출력하고자 입력되는 데이터 신호(data)를 반전 구동하는 반전부(100)와, 반전부(100)로부터 출력되는 신호에 응답하여 출력단(pad)을 풀-업 및 풀-다운 구동하는 PMOS 트랜지스터 및 NMOS 트랜지스터(P1, N1)와, 전원전압단 및 PMOS 트랜지스터(P1) 사이에 연결되며 반전된 제어 신호(enable)에 응답하여 풀-업 구동을 제어하는 PMOS 트랜지스터(P2)와, NMOS 트랜지스터(N1) 및 접지전원단 사이에 연결되며 제어 신호(enable)에 응답하여 풀-다운 구동을 제어하는 NMOS 트랜지스터(N2)로 이루어진다.

상기와 같이 이루어진 종래의 출력 구동 회로에서 출력단을 구동하는 구동력은 반도체 소자 동작 변수를 미리 예측하여 결정되어진 고정된 값으로서, 공정, 전압, 온도 등의 변화에 응답하여 적당히 조절되어질 수 없다. 따라서, 과도 또는 과소한 구동력으로 인해 출력 패드는 지연 동작으로 인해 빠른 동작에 따른 신호를 제대로 출력하지 못하거나, 급격한 전류량의 변화에 따라 접지 바운싱 현상이 나타나게 되는 문제가 발생하게 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 공정, 전압, 온도 등에 따른 동작 변수의 변화를 보상하기 위해 구동력을 조절할 수 있는 출력 구동 회로를 제공하는데 그 목적이 있다.

도 1은 종래의 출력 구동 회로도.

도 2는 본 발명에 따른 출력 구동 회로의 일실시 블록도.

도 3은 상기 도 2의 단위 구동셀의 일실시 내부 회로도.

* 도면의 주요 부분에 대한 설명

200 내지 250 : 단위 구동셀

300 : 구동 제어 신호 발생부

310 : 풀-업 및 풀-다운 구동부

상기 목적을 달성하기 위한 본 발명은, 출력 구동 회로에 있어서, 상기 출력 구동 회로를 인에이블하기 위한 인에이블 신호, 및 상기 회로의 동작 변수의 변화에 따라 결정되는 상기 회로의 구동력에 응답하여 서로 다른 레벨의 신호로 입력되는 다수의 제어 신호에 따라 외부로 출력하고자 입력되는 데이터를 출력단으로 선택 구동하는 다수의 단위 구동셀을 포함하고, 상기 다수의 단위 구동셀은, 각기 서로 다른 내부 구동력을 가지는 단위 구동셀이며, 상기 다수의 단위 구동셀 중 어느 한 단위 구동셀은, 상기 제어 신호에 관계없이 상기 인에이블 신호에만 응답하여 상기 출력단을 구동하도록 구성된 것을 특징으로 한다.

도 2는 본 발명에 따른 출력 구동 회로의 일실시 블록도로서, 인에이블 신호(enable) 및 제어 신호(cont1 내지 cont5)에 응답하여 외부로 출력하고자 입력되는 데이터 신호(data)를 출력 패드(pad)로 각각 구동하는 다수의 단위 구동셀(200 내지 250)로 이루어진다.

여기서, 단위 구동셀(200 내지 220)은 출력 구동력이 ×1이고, 단위 구동셀(230 내지 250)은 출력 구동력이 ×4이다. 공정, 전압, 온도 등의 파라미터(parameter) 변화에 따라 외부 블록(도면에는 도시되지 않음)에서 결정된 출력 구동 회로의 출력 구동력에 응답하여 제어 신호(cont1 내지 cont5)가 결정되며, 그 제어 신호에 의해 단위 구동셀이 선택적으로 구동된다. 즉, 본 발명의 출력 구동 회로는 제어 신호(cont1 내지 cont5)에 의해 단위 구동셀(200 내지 250)이 모두 구동될 때 최대의 출력 구동력을 가지게 되며, 제어 신호에 영향을 받지 않고 기본적으로 항상 구동되는 단위 구동셀(200)만 구동될 때 최소 출력 구동력을 가지게 된다.

예를 들어, 출력 구동 회로의 설계 시 공정, 전압, 온도 등의 파라미터에 응답하여 "×9"(설명의 편리함을 위해 개념적으로 쓴 구동력의 단위임)만큼의 구동력을 가지도록 출력 구동 회로를 설계한다고 할 때, 제어 신호(cont1, cont2, cont5)로 논리 "로우(low)" 신호를 입력하여 단위 구동셀(210, 220, 250)을 디스에이블시키고, 제어 신호(cont3, cont4)로 논리 "하이(high)" 신호를 입력하여 단위 구동셀(230, 240)을 인에이블시킴으로써, 출력 구동 회로는 단위 구동셀(200, 230, 240)에 의해 "×9"의 구동력을 가지게 된다. 그리고, 외부 조건에 의해 파라미터가 변화되고, 그 변화를 보상해 주기 위해 출력 구동 회로가 "×5"만큼의 구동력을 가져야할 경우에는 제어 신호(cont4)로 논리 "로우" 신호를 입력하여 단위 구동셀(240)을 디스에이블시킴으로써 출력 구동 회로의 구동력을 조절한다.

출력 구동 회로를 구성하는 단위 구동셀의 종류(구동력에 따른) 및 개수는 파라미터의 변화 가능 범위에 따라 달라질 수 있는 데, 공정 변수가 넓은 범위에 걸쳐서 변화된다면 보다 많은 종류와 수의 구동셀이 필요하고, 공정이 안정되어 변수의 변화 범위가 좁다면 적은 종류와 수의 구동셀로도 충분히 원하는 범위 내에서 조절되는 구동력을 가진 출력 구동 회로를 구현할 수 있다. 극단적으로, 공정 변수가 변하지 않는다면 종래의 고정된 구동력을 갖는 출력 구동 회로로도 충분하다. 그러나, 파라미터가 공정, 동작 전압, 온도에 의해 변화되기 때문에 본 발명과 같은 구동력 조절이 가능한 출력 구동 회로가 필요하게 된다.

도 3은 상기 도 2의 단위 구동셀의 내부 회로도이다.

도면에 도시된 바와 같이, 단위 구동셀은 인에이블 신호(enable), 제어 신호(control) 및 데이터 신호(data)에 응답하여 구동 제어 신호(dcon1, dcon2)를 발생하는 구동 제어 신호 발생부(300) 및 구동 제어 신호(dcon1, dcon2)에 응답하여 출력단(pad)을 풀-업 또는 풀-다운 구동하는 풀-업 및 풀-다운 구동부(300)로 이루어진다.

구동 제어 신호 발생부(300)는 인에이블 신호(enable) 및 제어 신호(control)를 입력받아 부정논리곱하는 부정논리곱 게이트(NAND)와, 전원전압단 및 접지전원단 사이에 차례로 직렬연결되며, 각기의 게이트로 데이터 신호(data), 반전된 부정논리곱 게이트(NAND)의 출력 신호, 데이터 신호(data)를 입력받는 PMOS 트랜지스터(P3), NMOS 트랜지스터(N3) 및 NMOS 트랜지스터(N4)와, 전원전압단 및 PMOS 트랜지스터(P3)의 드레인단 사이에 연결되며 게이트로 반전된 부정논리곱 게이트(NAND)의 출력 신호를 입력받는 PMOS 트랜지스터(P4)와, PMOS 트랜지스터(P4)의 드레인단 및 NMOS 트랜지스터(N4)의 드레인단 사이에 연결되며 게이트로 부정논리곱 게이트(NAND)의 출력 신호를 입력받는 PMOS 트랜지스터(P5)와, PMOS 트랜지스터(P5)의 일측 및 접지전원단 사이에 연결되며 게이트로 부정논리곱 게이트(NAND)의 출력 신호를 입력받는 NMOS 트랜지스터(N5)로 이루어지되, PMOS 트랜지스터(P3) 및 PMOS 트랜지스터(P4)의 공통 드레인단으로부터 구동 제어 신호(dcon1)가 출력되고, NMOS 트랜지스터(N4) 및 NMOS 트랜지스터(N5)의 공통 드레인단으로부터 구동 제어 신호(dcon2)가 출력된다.

그리고, 풀-업 및 풀-다운 구동부(300)는 전원전압단 및 출력단(pad) 사이에 연결되며 게이트로 구동 제어 신호(dcon1)를 입력받는 PMOS 트랜지스터(P6)와, 출력단(pad) 및 접지전원단 사이에 연결되며 게이트로 구동 제어 신호(dcon2)를 입력받는 NMOS 트랜지스터(N6)로 이루어진다.

단위 구동셀은 인에이블 신호(enable) 및 제어 신호(control)가 모두 논리 "하이" 신호일 때 데이터 신호(data)를 출력단(pad)으로 구동하고, 인에이블 신호(enable) 및 제어 신호(control) 중 어느 하나가 논리 "로우" 신호일 때 출력단(pad)을 플로팅시켜 하이-임피던스(high-impedance)로 구동한다.

도 3을 참조하여, 단위 구동셀의 일실시 구동 동작을 살펴본다.

인에이블 신호(enable) 및 제어 신호(control)가 모두 논리 "하이" 신호로 입력되고, 데이터 신호(data)로 논리 "로우" 신호가 입력되면, 부정논리곱 게이트(NAND)는 논리 "로우" 신호를 출력하고, "로우"의 부정논리곱 게이트(NAND)의 출력 신호에 의해 NMOS 트랜지스터(N3) 및 PMOS 트랜지스터(P5)가 각각 턴-온되고, PMOS 트랜지스터(P4) 및 NMOS 트랜지스터(N5)가 각각 턴-오프된다. 그리고, "로우"의 데이터 신호(data)에 의해 PMOS 트랜지스터(P3)가 턴-온, NMOS 트랜지스터(N4)가 턴-오프된다. 따라서, 구동 제어 신호 발생부(300)는 논리 "하이" 신호의 구동 제어 신호(dcon1, dcon2)를 출력한다. "하이"의 구동 제어 신호(dcon1, dcon2)에 의해 풀-업 및 풀-다운 구동부(310)의 NMOS 트랜지스터(N6)가 턴-온되어 출력단(pad)을 풀-다운 구동함으로써 "로우" 신호를 최종 출력한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 공정, 동작 전압, 온도 등의 변화를 보상하기 위해 구동력을 적절히 조절하여 출력 신호를 구동함으로써 과도한 구동력으로 인한 접지 바운싱 현상과, 과소한 구동력으로 인한 신호 지연을 제거하여 회로의 오동작을 방지할 수 있는 효과가 있다.

또한, 본 발명은 공정, 동작 전압, 온도 등의 변화에 따라 결정되는 제어 신호에 의해 구동력을 간단히 조절할 수 있기 때문에, 접지 바운싱 현상을 제거하기 위한 별도의 접지 패드가 필요없어 그만큼의 칩 사이즈를 줄일 수 있으며, 그에 따른 생산 비용 절감 효과가 있다.

Claims (4)

1. 출력 구동 회로에 있어서,

   상기 출력 구동 회로를 인에이블하기 위한 인에이블 신호, 및 상기 회로의 동작 변수의 변화에 따라 결정되는 상기 회로의 구동력에 응답하여 서로 다른 레벨의 신호로 입력되는 다수의 제어 신호에 따라 외부로 출력하고자 입력되는 데이터를 출력단으로 선택 구동하는 다수의 단위 구동셀을 포함하고,

   상기 다수의 단위 구동셀은,

   각기 서로 다른 내부 구동력을 가지는 단위 구동셀이며,

   상기 다수의 단위 구동셀 중 어느 한 단위 구동셀은,

   상기 제어 신호에 관계없이 상기 인에이블 신호에만 응답하여 상기 출력단을 구동하도록 구성된 것을 특징으로 하는 출력 구동 회로.
2. 제 1 항에 있어서, 상기 단위 구동셀의 종류 및 수는,

   상기 동작 변수의 변화 가능 범위에 따라 달라지는 것을 특징으로 하는 출력 구동 회로.
3. 제 1 항 또는 제 2 항에 있어서, 상기 단위 구동셀은,

   상기 인에이블 신호, 상기 제어 신호 및 상기 데이터에 응답하여 제1 및 제2 구동 제어 신호를 발생하는 구동 제어 신호 발생 수단; 및

   상기 제1 및 제2 구동 제어 신호에 응답하여 상기 출력단을 풀-업 또는 풀-다운 구동하는 풀-업 및 풀-다운 구동 수단을 포함하며,

   상기 구동 제어 신호 발생 수단은,

   상기 인에이블 신호 및 상기 제어 신호를 입력받아 부정논리곱하는 부정논리곱 수단;

   전원전압단 및 접지전원단 사이에 차례로 직렬연결되며, 각기의 게이트로 상기 데이터 신호, 반전된 상기 부정논리곱 수단으로부터의 출력 신호, 상기 데이터 신호를 입력받는 제1 PMOS 트랜지스터, 제1 NMOS 트랜지스터 및 제2 NMOS 트랜지스터;

   전원전압단 및 상기 제1 PMOS 트랜지스터의 드레인단 사이에 연결되며 게이트로 반전된 상기 부정논리곱 수단으로부터의 출력 신호를 입력받는 제2 PMOS 트랜지스터;

   상기 제2 PMOS 트랜지스터의 드레인단 및 상기 제2 NMOS 트랜지스터의 드레인단 사이에 연결되며 게이트로 상기 부정논리곱 수단으로부터의 출력 신호를 입력받는 제3 PMOS 트랜지스터; 및

   상기 제3 PMOS 트랜지스터의 일측 및 접지전원단 사이에 연결되며 게이트로 상기 부정논리곱 수단으로부터의 출력 신호를 입력받는 제3 NMOS 트랜지스터를 포함하며,

   상기 제1 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터의 공통 드레인단으로부터 상기 제1 구동 제어 신호가 출력되고, 상기 제2 NMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터의 공통 드레인단으로부터 상기 제2 구동 제어 신호가 출력되는 것을 특징으로 하는 출력 구동 회로.
4. 제 3 항에 있어서, 상기 풀-업 및 풀-다운 구동 수단은,

   전원전압단 및 상기 출력단 사이에 연결되며 게이트로 상기 제1 구동 제어 신호를 입력받는 제4 PMOS 트랜지스터; 및

   상기 출력단 및 접지전원단 사이에 연결되며 게이트로 상기 제2 구동 제어 신호를 입력받는 제4 NMOS 트랜지스터

   를 포함하여 이루어지는 출력 구동 회로.