TW200928749A - Memory system - Google Patents

Memory system Download PDF

Info

Publication number
TW200928749A
TW200928749A TW097135364A TW97135364A TW200928749A TW 200928749 A TW200928749 A TW 200928749A TW 097135364 A TW097135364 A TW 097135364A TW 97135364 A TW97135364 A TW 97135364A TW 200928749 A TW200928749 A TW 200928749A
Authority
TW
Taiwan
Prior art keywords
block
blocks
erasing
time
data
Prior art date
Application number
TW097135364A
Other languages
English (en)
Other versions
TWI400613B (zh
Inventor
Kazuya Kitsunai
Shinichi Kanno
Hirokuni Yano
Toshikatsu Hida
Junji Yano
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200928749A publication Critical patent/TW200928749A/zh
Application granted granted Critical
Publication of TWI400613B publication Critical patent/TWI400613B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Description

200928749 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種記憶體系統，例如具有一 NAND快閃 記憶體之記憶體系統。 【先前技術】 . 近來，非揮發性半導體記憶體係用於各種部分，例如大 型電腦、個人電腦、家用電器、可攜式電話及類似者。特 定言之，NAND快閃記憶體係可電性重寫且可形成為具有 ® 大容量及高整合密度之非揮發性半導體記憶體。另外，近 來’已考量使用該NAND快閃記憶體來替代一硬碟機 (HDD)。 該NAND快閃記憶體係在實行一寫入程序之前需要一抹 除程序之一半導體記憶體。其服務壽命係由重寫操作之數 目決定。在該NAND快閃記憶體中的資料寫入/抹除操作係 藉由在該基板與該控制閘極之間施加高電壓來相對於浮動 閘極注入/釋放電子。若將上述操作實行多次，則使得位 於該浮動閘極周圍的閘極氧化物膜劣化而擷取注入該浮動 閘極的電子以致損壞資料。即，當重寫操作之數目增加 . 時，在寫入資料後資料係一直保留之一週期變短（保留特 性係劣化）。
W 另外’藉由使用個人電腦及類似者而記錄之資料具有時 間局部性與區域局部性兩者（文件1 : David A. Patterson及 John L. Hennessy，"電腦組織與設計：硬體/軟體介面"，
Morgan Kaufmann出版社，2004年8月31日）。因此，若資 134485.doc 200928749 2項目係如同其在記錄資料時處於從料部指定之位址時 一樣依序記錄’則該等重寫程序即抹除程序在—短暫週期 内係集中於一指定區域而因此抹除程序之數目變得極不平 衡。 • 々吾等習知，該NAND快閃記憶體之服務壽命亦取決於該 等抹除程序之間的間隔，而隨著該間隔變得越長，該保留 特性變得越佳而該服務壽命變得越長（文件2: Neal Mieike 等人的"因程式化/抹除循環期間的電荷捕獲所導致之快閃 EEPR0M臨界不穩定性"’正邱"裝置及材料可靠性"學報 2004年9月第4卷第3號第335至344頁）。此亦指示隨著該抹 除間隔變得越短該保留特性變得劣化而該服務壽命變得越 短。 另外，吾等習知，除非在一對應的較長週期實行一抹除 程序，否則即使在以短暫間隔來實行該等寫入操作時亦恢 復該保留特性（文件3 : Neal Mielke等人的，，在快閃記憶體 φ 之分佈式循環中的恢復效應"，2006年第44屆San J0se國際 可靠性物理年會，第29至35頁）。 【發明内容】 - 依據本發明之一態樣，提供一種記憶體系統，其包含： 一非揮發性記憶體，其包括作為資料抹除單元之複數個區 塊’一測量單元，其測量抹除每一區塊的資料之一抹除時 間；以及一區塊控制器，其將從至少一外部供應的資料寫 入至第一區塊，該第一區塊係設定於一自由狀態且其抹 除時間係最舊的。 134485.doc 200928749 依據本發明之一態樣，提供一種記憶體系統，其包含： 一非揮發性記憶體，其包括作為資料抹除單元之複數個區 塊；一測量單元，其測量抹除每一區塊的資料之一抹除時 間，區塊控制器，其對每一區塊之一抹除計數進行計 數，且具有一區塊表，該區塊表指示在一指示一自由狀態 與一使用中狀態之一狀態的狀態值、針對每一區塊的抹除 時間及抹除計數之間的一對應關係；以及一第一選擇器，
其選擇-第-區塊，該第-區塊之_抹除計數在設定於該 自由狀態之一預設數目的區塊中係最小，該預設數目之區 塊係從一依據該區塊表之資訊其一抹除時間係最舊的區塊 開始，其中該區塊控制器將從至少一外部供應的資料寫入 至該第一區塊。 依據本發明之一態樣，提供一種記憶體系統，其包含： -非揮發性記《，其包括作為資料抹除單元之複數個區 塊；-測量單元，其測量抹除每一區塊的資料之一抹除時 間；-區塊控腳’其對每塊之—抹除計數進行計 數，且具有-區塊表，區塊表指示在—指示一自由狀態 與-使用中狀態之-狀態的狀態值、針對每—區塊的抹除 時間及抹除計數之間的一對應關係；以及一第一選擇器， 其選擇-第-區塊，該第-區塊之_抹除計數在設定於該 自由狀態之-預設比率的區塊中係最小，該預設比率之區 塊係從-依據該區塊表之資訊其一抹除時間係最舊的區塊 開始，其中該區塊控制器將從至少一外部供應的資料寫入 至該第一區塊。 134485.doc 200928749 依據本發明之一態樣，提供一種記憶體系統，其包含： 一非揮發性記憶體，其包括作為資料抹除單元之複數個區 塊’一測量單元，其測量抹除每一區塊的資料之一抹除時 間，區塊控制器，其對每一區塊之一抹除計數進行計 數’且具有一區塊表，該區塊表指示在一指示一自由狀態 與一使用中狀態之一狀態的狀態值、針對每—區塊的抹除 時間及抹除計數之間的一對應關係；以及一第一選擇器， 其選擇一第一區塊，該第一區塊之一抹除計數在設定於該 自由狀態且依據該區塊表之資訊其抹除時間比一預設時間 更舊的區塊中係最小，其中該區塊控制器將從至少一外部 供應的資料寫入至該第一區塊。 【實施方式】 現將參考附圖來說明本發明之具體實施例。在下面的說 明中’具有相同功能及組態之元件係由相同的符號來表 示’而僅在需要的情況下才作重複說明。 [第一具體實施例] 此具體實施例之一記憶體系統係安裝於一具有安裝於其 上面之一主機裝置的印刷電路板上，並經由一匯流排與該 主機裝置交換資料。或者，此具體實施例之記憶體系統係 設計成以可分離的方式附著於一主機裝置。此記憶體系統 係經由一匯流排連接至該主機裝置並與該主機裝置交換資 料。圖1係顯不包括此具體實施例之一記憶體系統丨的一電 腦系統之一範例之一示意圖。 該電腦系統包含一中央處理單元（CPU)2、一主記憶體 134485.doc -9- 200928749 3(例如，一動態隨機存取記憶體（DRAM))、用以控制該主 記憶體3之-記憶體控制器4及此具體實施例之記憶體系統 卜CPU 2、主記憶體3及記憶體系統丨係經由一用以處置位 址的位址匯流排5與一用以處置資料的資料匯流排6而彼此 連接。 在此電腦系統中，若來自該CPU 2之一傳輸請求（讀取請 求或寫入請求）係該寫入請求，則將該cpu 2的資料（包括 外部輸入的資料）或該主記憶體3的資料傳輸至該記憶體系 〇 統卜若來自該CPU 2的傳輸請求係該讀取請求，則將該記 憶體系統1的資料傳輸至該CPU 2或主記憶體3。 該記憶體系統1包含作為一類非揮發性半導體記憶體之 一 NAND快閃記憶體1〇與用以控制該NAND快閃記憶體1〇 之一 NAND控制器11。下面將說明該記憶體系統丨的組態之 —範例。 [1.記憶體系統1之組態] ❹圖2係顯示該記憶體系統1的組態之一示意圖。該記憶體 系統1包含該NAND快閃記憶體1 〇與NAND控制器11。該 NAND控制器11包括一主機介面電路（主機I/F)2丨、微處理 . 單元（MPU)22、唯讀記憶體（R〇M)23、隨機存取記憶體 (RAM)24及NAND介面電路（NAND I/F)25。 該主機介面電路21依據一預定協定來實行該nanD控制 器11與該等主機裝置（CPU 2、主記憶體3及類似者）之間的 介面處理。 該MPU 22控制該記憶體系統1之整體操作。當開啟該記 134485.doc -10- 200928749 憶體系統1之電源供應時，例如，該MPU 22將儲存於該 ROM 23中的韌體（一控制程式）讀取至該RAM 24上並執行 預定處理，從而在該RAM 24上形成各種表。該MPU 22亦 從該等主機裝置接收一寫入請求、讀取請求及抹除請求， 並依據此等請求來執行在該NAND快閃記憶體10上之預定 處理。 ' 該ROM 23儲存（例如）欲藉由該MPU 22控制之控制程 式。該RAM 24係用作該MPU 22之一工作區域，並儲存從 ❹ 該ROM 23載入之控制程式及各種表。該NAND介面電路25 依據一預定協定實行該NAND控制器11與NAND快閃記憶 體10之間的介面處理。 該NAND快閃記憶體1 0係藉由將複數個區塊配置為最小 的資料抹除單位來形成。圖3 A係顯示包括於該NAND快閃 記憶體10中之一區塊的配置之一電路圖。每一區塊包括沿 X方向按順序配置之（m+1)個NAND字串（m係0或更大之一 整數）。包括於該等（m+1)個NAND字串的每一字串中之一 選擇電晶體ST1具有一連接至位元線BL0至BLm中之一對 應位元線的汲極與一連接至一共用選擇閘極線SGD的閘 極。包括於該等（m+1)個NAND字串之一每一字串中的一選 擇電晶體ST2具有連接至一共用源極線SL之一源極與連接 至一共用選擇閘極線SGS之一閘極。 在每一 NAND字串中，（n+1)個記憶體單元電晶體MT係 配置於該選擇電晶體ST1的源極與該選擇電晶體ST2的汲 極之間而使得該等記憶體單元電晶體MT之電流路徑係串 134485.doc 200928749 聯連接（η係0或更大之一整數）。即，該等（n+1)個記憶體單 元電晶體MT係串聯連接於γ方向上而使得相鄰的電晶體共 享擴散區域（源極區域或汲極區域）。 控制閘極電極係從最接近汲極側而定位的記憶體單元電 晶體MT按順序連接至字線WLO至WLn。因此，連接至該 字線WLO的該記憶體單元電晶體Μτ之汲極係連接至該選 擇電晶體sti之源極，而連接至該字線WLn的該記憶體單 元電晶體MT之源極係連接至該選擇電晶體ST2之汲極。 該等字線WLO至WLn將該等記憶體單元電晶體MT之控 制閘極電極一起連接於該區塊中的NAND字串之間。即， 在該區塊中之同一列中的記憶體單元電晶體MT之控制閘 極電極係連接至同一字線WLe連接至同一字線WL的 (m+Ι)個記憶體單元電晶體]^丁係作為一頁面來處置，而資 料寫入及讀取係逐頁實行。 該等位元線BL0至BLm將該等選擇電晶體51^之汲極一 起連接於該等區塊之間。即，在複數個區塊中的同一行中 之NAND字串係連接至同一位元線bL。 每一記憶體單元電晶體MT係一具有形成於一半導體基 板上之一堆整閘極結構的金氧半導體場效電晶體 (MOSFET)。該堆疊閘極結構係藉由在該半導體基板上依 序堆疊一閘極絕緣膜、電荷儲存層（浮動閘極電極）、層間 閘極絕緣膜及控制閘極電極來形成^該記憶體單元電晶體 MT依據儲存於該浮動閘極電極中的電子數目改變其=界 電壓，並依據該等臨界電壓之間的差來儲存資料。該記憶 134485.doc -12- 200928749 體單元電晶體MT可以係設計用以儲存二元制資料（一位元） 或多層級資料（具有兩個或兩個以上位元之資料）。 該記憶體單元電晶體ΜΤ之結構不限於具有該浮動閘極 電極之結構，而還可以係諸如一金氧氮化物氧化矽 (MONOS)結構之類的一結構，在此結構中可藉由在作為一 電荷儲存層之一氮化物膜之介面中捕獲電子來調整該臨限 值。具有此MONOS結構之記憶體單元電晶體Μτ亦可以係 設計用以儲存一位元或多層級的資料（具有兩個或兩個以 上位元之資料）。 圖3B顯不在採用一四層級資料記錄系統（即其中將兩 個位元記錄於一記憶體電晶體Μτ中之一系統）時獲得之一 臨界分佈之一範例。 在該四層級資料記錄系統中，可將藉由上部頁面資料 "X"與下部頁面資料"y"定義的四層級資料"xy"之一保留於 記憶體單元電晶體MT中。 資料"11"、"〇1"、"00, ’及"1〇"(其係按該記憶體單元電晶 體MT之臨界電壓之上升順序）係指派為四層級資料。 -貝料11"表示該記憶體單元電晶體MT之臨界電壓為負之一 抹除狀態。 在下部頁面寫入中，藉由在處於資料”丨丨"狀態（抹除狀 ）中的D己憶體單元電晶體Μτ中選擇性地寫入下部位元資 料"y"來寫入資料"丨。 資料”10"之臨界分佈（此係在該上部頁面寫入前）係位於 -貝料〇 1與資料"00"的臨界分佈（其係在該上部頁面寫入 134485.doc 200928749 後）之間。允許資料"1 〇"的臨界分佈比在該上部頁面寫入後 之資料的臨界分佈更寬。 在該上部頁面寫入中，將上部位元資料"X"選擇性地寫 入處於該資料"11”狀態之記憶體單元及處於該資料"1〇"狀 態之記憶體單元中。 可藉由硬體、軟體或硬體與軟體之一組合來實施本發明 之每一具體實施例中的每一功能區塊。因此，下面將從其 功能之觀點來說明每一功能組塊，以便清楚地顯示該區塊 ® 可以係硬體與軟體之一或兩者。該功能係實施為硬體還係 軟體取決於一實際具體實施例或施加於整個系統上的設計 限制。熟習此項技術者可針對每一實際具體實施例藉由之 各種方法來實施此等功能，而本發明之範疇包括實施方案 之決定。 說明該NAND控制器11之具體組態之一範例。圖4係用以 說明該NAND控制器11之一範例之一方塊圖。 參該NAND控制器11包括一區塊控制器3〇、抹除時間測量 單元31、配置區塊選擇器32、替換源極區塊選擇器33、替 換目的地區塊選擇器34、調平單元35及NAND介面電路 , (NAND I/F)25。 但凡在抹除該NAND快閃記憶體1 〇的每一區塊之資料 時’該抹除時間測量單元31便測量該區塊之抹除時間。接 著’該抹除時間測量單元3丨將該抹除時間傳送至該區塊控 制器30。 該區塊控制器30管理針對每一區塊之各種資訊項目（包 134485.doc -14· 200928749 含該抹除時間）。另外，該區塊控制器30回應於來自該cpu 2之一傳輸請求而向該NAND快閃記憶體1〇發佈一寫入請 求、讀取請求及抹除請求.明確言之，該區塊控制器3〇具 有一位址表30A與區塊表30B(下面將會說明）並藉由使用上 述各表來發佈該寫入請求、讀取請求及抹除請求。 當該配置區塊選擇器32將從該外部單元（CPu 2或主記憶 體3)供應的新資料寫入（例如）至該nand快閃記憶體1〇 時，其選擇一配置用於該寫入程序之區塊（下面稱為一配 置區塊）。接著，該配置區塊選擇器32將對應於該配置區 塊之一區塊編號（配置區塊編號）傳送至該區塊控制器3〇。 作為欲寫入至該NAND快閃記憶體1〇之資料，提供兩類資 料項目，包括從該記憶體系統丨的外部供應之使用者資料 與該記憶體系統1的内部部分之管理所需要之系統資料。 該調平單元35實行一調平程序（後面將會說明）。該調平 單元35在實行該調平程序時向該NAND快閃記憶體丨〇發佈 一寫入請求、讀取請求及抹除請求。該調平程序表示各區 塊的抹除程序《數目係設定為大致均勻(一所謂的磨損調 平程序）。因此，由於可藉由將各區塊的抹除程序之數目 設定為大致均勻來防止該抹除程序集中於該等區塊之部分 中’因此可延伸該NAND快閃記憶體1〇之服務壽命。 該替換源極區塊選擇器33選擇用於該調平單元35所作的 調平程序之一資料替換源極之一區塊（下面稱為一替換源 極區塊）<5該替換目的地區塊選擇器34選擇用於該調平單 元35所作的調平程序之一資料替換目的地之一區塊（下面 134485.doc -15- 200928749 稱為一替換目的地區塊）。 該NAND介面電路25從該區塊控制器30及調平單元35接 收該寫入請求、讀取請求及抹除請求。接著，該NAND介 面電路25依據上述請求向該NAND快閃記憶體10通知該資 料寫入操作、讀取操作及抹除操作。 圖5係顯示該區塊控制器30與抹除時間測量單元3丨的組 態之一方塊圖。該區塊控制器30包括一位址表30A、區塊 表30B及算術單元30C。 該位址表3 0A顯示包含經由一位址匯流排從該主機裝置 (CPU 2)供應的位址之一位址區域（邏輯區塊位址）與對應於 該位址區域的在該NAND快閃記憶體1 〇之一區塊編號（實體 區塊位址）之間的關係。該區塊控制器3〇可藉由使用該位 址表30A來指定在包含從該主機裝置供應之一位址的位址 區域中之資料所對應的該等區塊之一區塊。例如，在一區 塊釋放程序及區塊配置程序（後面將會說明）之時更新該位 址表30A。 該區塊表30B將指示在該位址表3〇A中未設_定任何區塊 編號（下面將其稱為一自由狀態）或在該位址表3〇a中設定 一區塊編號之一區塊狀態（下面將其稱為一使用中狀態）、 資料抹除之數目（抹除計數）及從該抹除時間測量單元31供 應的抹除時間儲存為資訊。例如，在一區塊釋放程序、區 塊配置程序及區塊抹除程序（後面將會說明）之時更新該區 塊表30B。 當該區塊狀態係設定於一自由狀態時，將對應於該區塊 134485.doc •16· 200928749 之一位址區域識別為與是否實際上針對在該nand快閃記 憶體10中的該區塊實行一抹除程序無關而從該主機來看在 其中不儲存任何資料之一自由區域。另一方面，當該區塊 狀態係設定於一使用中狀態時，將對應於該區塊之一位址 區域識別為從該主機裝置來看在其中儲存資料之一使用中 區域。 實務上，該位址表30A及區塊表30B係儲存於該RAM 24 中或該RAM 24與NAND快閃記憶體10兩者中。但是，以一 非揮發性方式儲存於該NAND快閃記憶體1〇中的位址表 30A及區塊表30B並非始終需要在但凡更新ram 24時便予 以更新。 但凡在抹除該NAND快閃記憶體1 〇之資料時，該算術單 元30C便將該區塊表30B中所包含之針對經受該抹除程序 的區塊之抹除計數向上計數"1"。實務上，藉由該MPU 22 來實行該算術單元30C之程序。 該區塊控制器30從該配置區塊選擇器32接收一配置區塊 編號。接著’該區塊控制器30藉由使用該配置區塊編號來 更新該位址表30Α之區塊編號。另外，該區塊控制單元3〇 將在對應於該配置區塊編號之在區塊表30Β中的資訊（配置 區塊資訊）以及在該區塊配置時間釋放的區塊之資訊（已釋 放區塊資訊）傳送至該調平單元35。 該區塊控制器30藉由使用該區塊表3 0Β將該NAND快閃 記憶體10中所包含的所有區塊之資訊項目（完整區塊資訊） 傳送至該配置區塊選擇器32、替換源極區塊選擇器33及替 134485.doc •17- 200928749 換目的地區塊選擇器34。 該抹除_測量單元31包括對該抹除計數進㈣數之一 抹除計數計數器31A與更新該抹除計數計數器W的計數 之-算術卓⑽該抹除時間測量單元Μ測量針對在 ，層快閃記憶體1〇中的區塊實行的抹除程序之數目並 輸出由此測量出的數目作為抹除時間。 明確言之’但凡在抹除該等區塊之任—區塊時，該算術 疋3職將該抹除計數計數器3M向上計數"卜該抹除 什數計數器3M之計數值（抹除數目）係作為抹除時間供應 至該區塊控制器30(明確言之係區塊表地)。在此範例之 抹除時間測量單元31中，隨著該抹除數目設定得越小，該 抹除時間變得㈣。實務上’藉由該卿22來實行該算 術單元31B之程序。 作為該抹㈣m㈣㈣可㈣實行該抹除程 ^之時間（抹除時序）、該画D控制器Μ電源供應時間 3、類似者。在使用該抹除時序作為該抹除時間之一情況 2該抹除時間測量單元31具有一時計而輸出實行該抹除 之時序作為抹除時間。在使用該電源供應時間作為該 抹除時間之—情況下，該抹除時間測量單S31具有一定”時 器，但凡在實行該抹除程序時便測量直至每一抹除程序之 電源供應時間並輸出該電源供應時間作為抹除時間。因 =可自由選擇該抹除計數、抹除時序或電源供應時間並 八用作該抹除時間。若使用可指定該抹除時間之資訊， 則可使用除上述三個類型以外的資訊。 134485.doc 200928749 [2. NAND控制器π之寫入操作] 接下來，說明該NAND控制器U之寫入操作。圖6係用以 解說該NAND控制器11的一系列寫入操作之一流程圖。 首先，該NAND控制器11接收來自該cpu 2之一寫入請 求並開始該寫入操作（步驟Si〇) ^接著，該區塊控制器3〇 藉由該位址表30A來決定是否相對於一包含該寫入請求之 一位址的位址區域註冊一區塊編號（配置一區塊）（步驟 511) 。若註冊該區塊編號（配置該區塊），則針對該位址區 域需要一資料覆寫程序，而因此，該NAND控制器丨丨實行 釋放一對應於該區塊編號的區塊之一區塊釋放程序（步驟 512) 。 若在步驟S11中決定不註冊該區塊編號（不配置該區塊） 或在步驟S12中實行該區塊釋放程序後，該配置區塊選擇 器32實行選擇一配置給該位址區域的區塊（配置區塊）之一 配置區塊選擇程序（步驟S13)。 接下來，該區塊控制器30藉由使用對應於該配置區塊之 區塊編號（配置區塊編號）來實行一區塊配置程序以更新 該位址表30A及區塊表30B(步驟S14)。接著，該區塊控制 器30針對該配置區塊實行一區塊抹除程序（步驟S15)。 此後，該區塊控制器30將資料寫入至已抹除的配置區塊 (步驟S16)。即，該區塊控制器30向該NAND介面電路乃發 佈一寫入請求。該NAND介面電路25向該NAND快閃記憶 體10通知依據該寫入請求將資料寫入至該配置區塊。 接下來，該NAND控制器11實行一調平程序（步驟w 134485.doc _ 19· 200928749 在該調平程序結束後，終止該NAND控制器11之一系列寫 入操作。可在步驟S 13中的配置區塊選擇程序之前實行在 步驟S17中的調平程序。 下面說明在該寫入操作中包含的個別程序。 [2-1.區塊釋放程序] 圖7係用以解說該NAND控制器11之一區塊釋放程序的一 流程圖。該區塊控制器30將對應於一包含該寫入請求之一 位址的位址區域並包含於該位址表30A中之一區塊編號設 定成一未配置狀態（步驟S20)。接下來，該區塊控制器30 將該區塊表3 OB中所包含的區塊編號之狀態設定成一自由 狀態。下面將在該區塊釋放程序中新設定成該自由狀態的 區塊稱為一已釋放區塊（步驟S21)。 接著，該區塊控制器30將該區塊表30B中所包含的該已 釋放區塊之資訊（已釋放區塊資訊）傳送至該調平單元35。 該已釋放區塊資訊至少包含一已釋放區塊編號之抹除時 間。該調平單元35藉由使用該已釋放區塊資訊來更新下面 將說明的負載集中程度（步驟S22)。 [2·2.配置區塊選擇程序] 圖8係顯示該配置區塊選擇器32的組態之一方塊圖。圖9 係用以解說該配置區塊選擇器32之一配置區塊選擇程序的 一流程圖。 該配置區塊選擇器32具有兩個選擇器32A與32B。該配 置區塊選擇器32接收來自該區塊控制器3〇的完整區塊資訊 (步驟S30) ^將該完整區塊資訊供應給該選擇器32a。接 134485.doc -20- 200928749 著’該選擇器32A確認所有該等區塊之狀態並從所有該等 區塊擷取處於該自由狀態之區塊（步驟S3 1)。此後，該選 擇器32A將對應於該自由狀態區塊之區塊資訊（自由狀態區 塊資訊）傳送至該選擇器32B。 接下來，該選擇器32B在藉由該選擇器32A擷取的區塊 中選擇對應於最舊抹除時間之一區塊作為一配置區塊（步 驟S32)。將對應於該配置區塊之一配置區塊編號供應給該 區塊控制器30。 [2-3.區塊配置程序] 圖10係用以解說該NAND控制器11的區塊配置程序之一 流程圖。該區塊控制器30將該配置區塊之一區塊編號設定 成一包括該寫入請求之一位址並包含於該位址表30A中的 位址區域（步驟S40)。接著，該區塊控制器30將該區塊表 30B中所包含的區塊編號之狀態設定成一使用中狀態（步驟 S41) 〇 接下來，該區塊控制器30將該區塊表30B中所包含的該 配置區塊之資訊（配置區塊資訊）傳送至該調平單元35。該 配置區塊資訊至少包含該配置區塊編號之抹除時間。該調 平單元35藉由使用該配置區塊資訊來更新下面將說明的負 載集中程度（步驟S42)。 [2-4.區塊抹除程序] 圖11係用以解說該NAND控制器11之一區塊抹除程序的 一流程圖。該區塊控制器3〇向該NAND介面電路25發佈針 對該配置區塊之一抹除請求（步驟S5〇)。回應於該抹除請 134485.doc -21 - 200928749 求’該NAND介面單元25向該NAND快閃記憶體丨〇通知抹 除該配置區塊之資料（步驟S51)。接著，該抹除時間測量 單元31(明確言之，該算術單元31B)將該抹除計數計數器 31A之計數值（抹除數目）向上計數"丨"（步驟S52)。 接下來’該區塊控制器30更新該區塊表30B中所包含之 對應於該已抹除配置區塊之一抹除計數及抹除時間（步驟 S53)。明確言之，該區塊控制器3〇藉由使用從該抹除時間 測量單元3 1供應的抹除時間來更新該區塊表3〇b中所包含 ® 之對應於該已抹除配置區塊的區塊編號之抹除時間。另 外，該算術單元30C將該區塊表3〇B中所包含之對應於該 已抹除配置區塊的區塊編號之抹除計數向上計數"丨，，。 [2-5.調平程序] 為延伸該NAND快閃記憶體10之服務壽命，需要將該等 個別區塊之抹除計數設定為彼此大致相等，而同時避免在 短暫週期内針對一指定區域頻繁地實行該重寫程序。若 φ 藉由將該等個別區塊之抹除計數設定為彼此大致相等來為 延伸該NAND快閃記憶體10之服務壽命作一嘗試，則由該 寫入狀態決定可能在一短暫週期内過多土也進行針對該指定 區域之重寫程序。若在該短暫週期内頻繁地實行該校正 (調平）程序，則將增加由該校正程序引起的抹除程序之數 目，而因此無法延伸該服務壽命，但可使得該等抹除計數 大致均勻而可避免在該短暫週期内相對於該指定區域的寫 入程序之集中。另_方面，若使得該校正間隔過長，則具 有短暫間隔的抹除程序係集令於該指定區域中而縮短該服 134485.doc -22· 200928749 務哥命。藉由對上述因素加以考量，在此項具體實施例之 調平單元中，將調平程序之數目設定為一最佳值而將該等 個別區塊之抹除計數設定為大致均勻。 藉由使用該調平單元35、替換源極區塊選擇器33及替換 目的地區塊選擇器34來實行該調平程序。如前所述，可在 圖6之配置區塊選擇程序（步驟sn)之前實行該調平程序。 圖12係顯示該調平單元35的組態之一方塊圖。 該調平單70 3 5包括—負載集中程度管理單元36、-調平 決疋單T0 35A及一儲存一調平臨限值之儲存單元35B。該 調平決定單元35A決定是否藉由使用從該負載集中程度管 理單元36供應的調平臨限值及負載集_程度而在當前寫入 操作時間實行該調平程序。當實行該調平程序時，該調平 決定單元35A將附隨有該調平程序之一讀取請求、抹除請 求及寫入請求供應給該NAND介面電路25。 «亥負載集中程度管理單元36包括一已釋放區塊添加值表 β 36A、配置區塊添加值表36B、算術單元36C及負載集中程 度計數器36D。該負載集中程度管理單元36從該區塊控制 器30接收已釋放區塊資訊及配置區塊資訊。 該已釋放區塊添加值表36A指示複數個抹除時間與複數 個與其對應的添加值之間的一對應關係。該等添加值的大 小依據該抹除時間而變化並可以係設定為一正值、零及負 值。該添加值係隨著該抹除時間越新設定得越大，而隨著 該抹除時間越舊設定得越小。在一更簡化的情況下，可在 該抹除時間超過一預設值時輸出一恆定的負添加值，而在 134485.doc •23- 200928749 該抹除時間不超過該預設值時輸出一恆定的正添加值。該 已釋放區塊添加值表36A將對應於該已釋放區塊資訊中所 包含的抹除時間之一添加值供應給該算術單元36Ce 同樣’該配置區塊添加值表36B指示複數個抹除時間與 複數個與其對應的添加值之間的對應關係。該等添加值的 大小依據該抹除時間而變化並可以係設定為一正值、零及 負值。該添加值係隨著該抹除時間越新設定得越大，而隨 者該抹除時間越舊設定得越小》在一更簡化的情況下，可 ^ 在該抹除時間超過一預設值時輸出一恆定的負添加值，而 可在該抹除時間不超過該預設值時輸出一恆定的正添加 值。該配置區塊添加值表36B將對應於該配置區塊資訊中 所包含的抹除時間之一添加值供應給該算術單元36(：。 該算術單元36C藉由使用從該已釋放區塊添加值表36A 及該配置區塊添加值表368供應之添加值來更新該負載集 中程度計數器36D之計數值。實務上，藉由該河1>1; 22來實 ❹ 仃該算術單元36c之程序。該負載集中程度計數器36D將 作為該負載集令程度的計數值供應給該調平決定單元 35A。可依據該負載集中程度之值來決定是否頻繁地實行 - 具有短暫間隔之抹除程序。 圖13係用以解說該NAND控制器u的調平程序之一流程 圖。該調平決定單元35A決定從該負載集中程度管理單元 36供應的負載集中程度是否超過該調平臨限值（步驟 _)。該調平臨限值係用於衫是否欲實行該調平程序， 且係依據針對該NAND快閃記憶體1〇的服務壽命（或資料保 I34485.doc -24- 200928749 留週期）延伸所達到程度之一標準來設定。 但凡抹除資料時，便使得該NAND._記憶體1〇之保留 特I·生劣化（即，縮短該服務壽命）。若該抹除間隔變得較 長’則m灰復該NAND快閃記憶體1〇之保留特性。即， 若以短暫的間隔連續實行該等抹除程序，則縮短該nand 快閃記憶體U)之服務壽命，因為無法獲得該保留特性之足 肖長的恢復時間。因此’在此具體實施例中，將用於決定 輯除間隔係長還係短之標準替換為用於決定該負載集中 程度係高還係低之標準。接著，依據該負載集中程度是否 超過該調平臨限值來決定該等抹除程序是否係以短暫的間 隔連續實行，而僅當該負載集令程度已超過該調平臨限值 時才實行"亥調平程序來防止該等抹除程序相對於該等區 塊之部分而集中。當設定該調平臨限值時，對指示可藉由 將該抹除間隔延伸一預設週期來恢復該服務壽命的程度之 該NAND快閃記憶體1〇的特性加以考量。 瞻若在步驟S60中決定該負載集中程度超過該調平臨限 值，則該替換源極區塊選擇器33實行該替換源極區塊選擇 程序（步驟S61)。將藉由該替換源極區塊選擇程序選擇的 替換源極區塊之資訊（替換源極區塊資訊）供應給該調平決 定單TC35A。接著，該替換目的地區塊選擇器34實行該替 換目的地區塊選擇程序（步驟S62：^將藉由該替換源極目 的地區塊選擇程序選擇的替換目的地區塊之資訊（替換目 的地區塊資訊）供應給該調平決定單元3 5A。 接著，該區塊控制器30及負載集中程度管理單元刊實行 I34485.doc -25、 200928749 一區塊釋放程序以釋放藉由該替換源極區塊選擇器33選擇 之一替換源極區塊（步驟S63)。該區塊釋放程序係與圖7所 示者相同。接下來，該區塊控制器30及負載集中程度管理 單元36實行一區塊配置程序以將藉由該替換目的地區塊選 擇器34選擇之一替換目的地區塊配置為將該替換源極區塊 的資料移入其中之一區塊（步驟S64)。該區塊配置程序係 與圖10所示者相同。 此後’該NAND控制器11讀取該NAND快閃記憶體10中 所包含之該替換源極區塊的資料（步驟S65)。明確言之， 該調平決定單元35A藉由使用從該替換源極區塊選擇器33 供應的替換源極區塊資訊向該NAND介面電路25發佈一讀 取請求。依據該讀取請求’該NAND介面電路25向該 NAND快閃記憶體1 〇通知從該替換源極區塊讀取資料。將 由此讀取的資料暫時儲存於該RAM 24或類似者中。 接著，該NAND控制器11抹除該NAND快閃記憶體1 〇中 所包含之該替換目的地區塊的資料（步驟S66) ^明確言 之’該調平決定單元35 A藉由使用從該替換目的地區塊選 擇器34供應的替換目的地區塊資訊向該nanD介面電路25 發佈一抹除請求。依據該抹除請求，該NAND介面單元25 向該NAND快閃記憶體1〇通知抹除該替換目的地區塊之資 料。此時，藉由該區塊控制器30來更新該替換目的地區塊 之抹除計數及抹除時間（參見圖u)。 接下來，該NAND控制器11將從該替換源極區塊讀取的 資料寫入至該NAND快閃記憶體10中所包含的替換目的地 134485.doc -26- 200928749 區塊(步驟S67)。明確言之，該調平決定單元35A藉由使用 :換目=區塊資訊向該NAND介面電㈣發佈一寫入請 求“。依據該寫人請求，該NAND介面電㈣向該n娜快 閃,己憶體ίο通知將資料寫入至該替換目的地區塊。 [2-5-1.替換源極區塊選擇程序] 圖14係顯示該替換源極區塊選擇㈣的組態之一方塊 圖。圖15係用以解說該替換源極區塊選擇器33的替換源極 區塊選擇程序之一流程圖。 ❹
該替換源極區塊選擇器33具有三個選擇器33A至33C與 储存-替換源極區塊設定值之—儲存單元加。該替換源 極區塊選擇器33接收來自該區塊控制器3〇的完整區塊資訊 (步驟S70) ^將該完整區塊資訊供應給該選擇器33A。接 著，该選擇器33A確認所有該等區塊之狀態並從所有該等 區塊擷取設定於一使用中狀態之區塊（步驟S71)。此後， 該選擇器33A將對應於設定於該使用中狀態的區塊之區塊 資訊（使用中狀態區塊資訊）供應給該選擇器33B。 接下來’該選擇器33B擷取具有依據來自該使用中狀態 區塊資訊的替換源極區塊設定值而設定的條件之區塊資訊 (步驟S72)。將以下條件之一設定為該替換源極區塊設定 值。 (A) —從具有最舊抹除時間的區塊開始之預設數目的區 塊 (B) 從具有最舊抹除時間的區塊開始之一預設比率的區 塊 134485.doc -27- 200928749 (c)其抹除時間比預設時間更舊之區塊 可自由選擇用作該替換源極區塊設定值的條件（A)至（C) 之一。例如，若條件（A)係用作該替換源極區塊設定值， 則該選擇器33B從設定於該使用中狀態的區塊擷取從具有 最舊抹除時間的區塊開始之一預設數目的區塊。接著，該 選擇器33B將對應於該等所擷取區塊之區塊資訊傳送至該 選擇器33C。 在條件（A)與（B)中’按抹除時間之一順序將設定於該自 由狀態的區塊分類’而搜尋從具有該最舊抹除時間的區塊 開始之一預設數目或一預設比率的區塊。因此，由於可增 加在步驟S72中選擇的區塊之數目，因此可增強在步驟S73 中選擇具有一較小抹除計數的區塊之機率。在條件（c) 中，由於僅對設定於該自由狀態且其中該抹除時間超過該 預设時間的區塊進行分類便足矣，因此該處理負載變成最 小。在條件（A)與（B)中，始終擷取從具有最舊抹除時間的 區塊開始之一預設數目或一預設比率的區塊，而在條件 (C)中擷取其抹除時間係分離一預設週期或更長之區塊。 因此，在條件（C)中，該抹除間隔可以係始終設定得比一 預設間隔更長’而因此可增加該抹除計數之比較候選者之 數目》 接下來，該選擇器βε 伴器33c在藉由該選擇器33Β擷取的區塊 中選擇最J抹除汁數之區塊作為該替換源極區塊(步驟 )將對應於該替換源極區塊之替換源極區塊資訊供應 給該調平決定單元35a。 134485.doc -28· 200928749 可藉由上述替換源極區塊選擇程序來選擇其中儲存不頻 繁重寫的資料之一具有一極佳保留特性的區塊作為該替換 源極區塊。 [2-5-2.替換目的地區塊選擇程序] 圖16係顯示該替換目的地區塊選擇器34的組態之—方土龙 圖。圖17係用以解說該替換目的地區塊選擇器34的替換目 的地區塊選擇程序之一流程圖。 該替換源極區塊選擇器34具有三個選擇器34A至34C與 儲存一替換目的地區塊設定值之一儲存單元34D。該替換 目的地區塊選擇器34接收來自該區塊控制器3〇的完整區塊 資訊（步驟S80)。將該完整區塊資訊供應給該選擇器34A。 接著，該選擇器34A確認所有該等區塊之狀態並在所有該 等區塊中擷取設定於一自由狀態之區塊（步驟S81)〇此 後，該選擇器34A將對應於設定於該自由狀態的區塊之區 塊資訊（自由狀態區塊資訊）供應給該選擇器34B。 接下來，該選擇器34B擷取具有依據來自該自由狀態區 塊資訊的替換目的地區塊設定值而設定的條件之區塊資訊 (步驟S82)。將以下條件之—設定為該替換目的地區塊設 定值。 (A) 從具有最舊抹除時間的區塊開始之—預設數目的區 塊 (B) 從具有最舊抹除時間的 叮间的^塊開始之一預設比率的區 塊 (C) 其抹除時間比預設時間更舊之區塊 134485.doc •29- 200928749 可自由選擇用作該替換目的地區塊設定值的該等條件 (A)至（C)之一。例如’若條件（A)係用作該替換目的地區塊 設定值’則該選擇器34B從設定於該使用中狀態的區塊擷 取從具有最舊抹除時間的區塊開始之一預設數目的區塊。 接著，該選擇器3 4B將對應於該等所擷取區塊之區塊資訊 傳送至該選擇器34C。 在條件（A)與（B)中’按抹除時間之一順序將設定於該自 由狀態的區塊分類’而搜尋從該最舊區塊開始之一預設數 目或一預設比率的區塊。因此，由於可使得在步驟S 82中 選擇的區塊之數目更大’因此可增強在步驟S83中選擇具 有一較小抹除計數的區塊之機率。在條件（c)中，由於僅 對設定於該自由狀態（其中該抹除時間超過該預設時間）的 區塊進行分類便足矣，因此該處理負載變成最小。在該等 條件（A)與（B)中，始終擷取從具有最舊抹除時間的區塊開 始之一預設數目或一預設比率的區塊，而在條件（c)中擷 取其抹除時間係分離一預設週期或更長之區塊。因此，在 條件（C)中，該抹除間隔可以係始終設定得比一預設間隔 更長’而因此可減少該抹除計數之比較候選者之數目。 接下來’該選擇器34C在藉由該選擇器34B擷取的區塊 中選擇最大抹除計數之區塊作為該替換目的地區塊（步驟 S83)。將對應於該替換目的地區塊之替換目的地區塊資訊 供應給該調平決定單元35A。 可藉由上述替換目的地區塊選擇程序來選擇設定於一自 由狀態（其中一保留特性係劣化至一定程度）之-區塊作為 134485.doc 200928749 該替換目的地區塊。此後，將已儲存於該替換源極區塊中 而不頻繁重寫的資料儲存進該替換目的地區塊。因此，可 減小該資料抹除計數’而可針對該替換目的地區塊而恢復 該保留特性》 如上所述，依據本發明，測量每一區塊的抹除時間並將 以一對應關係設定的區塊與其抹除時間儲存進該區塊表 3〇B°接著’在將從該外部供應的資料寫入至該NAND快 閃s己憶體1 〇時’選擇在設定於該自由狀態的區塊中對應於 該最舊抹除時間之區塊作為一配置區塊並將以上資料寫入 至該配置區塊。 因此，依據此項具體實施例’由於該抹除間隔可以係針 對每一區塊設定得較長，因此可藉由使用可藉由將該抹除 間隔設定得較長來恢復其保留特性的記憶體單元電晶體之 特性來抑制每一區塊的保留特性之劣化。因此，可延伸該 NAND快閃記憶體1 〇之服務壽命。 另外，在此具體實施例中，藉由該負載集中程度管理單 疋36將該NAND快閃記憶體1〇的保留特性之劣化指定為該 負載集中程度，而若該負載集中程度超過該調平臨限值則 實行該調平程序。因此，可將調平程序之數目設定為一最 佳值而不用頻繁地實行該調平程序，而可使得該等個別區 塊之抹除計數實質上均勻。因此，可防止藉由增加該等區 塊的部分之抹除計數而縮短該NAND快閃記憶體丨〇的整個 部分之服務壽命。 另外，藉由該替換源極區塊選擇程序來選擇其中儲存不 I34485.doc •31- 200928749 頻繁重寫資料之一區塊作為一替換源極區塊，而藉由該替 換目的地區塊選擇程序來選擇其中該保留特性係劣化至一 定程度之一區塊作為一替換目的地區塊。接著，將已儲存 於該替換源極區塊中而不頻繁重寫的資料儲存進該替換目 的地區塊。從而，可藉由實行該調平程序來釋放曾經寫 入、在一較長週期保持配置而未釋放的區塊。因此，可減 少此後針對該替換目的地區塊而實行的資料抹除程序之數 目，並可抑制該替換目的地區塊的保留特性之劣化。 在施加多層級資料記錄系統之情況下，需要針對一記憶 體單元之電晶體MT之臨界分佈進行精細控制。因此，有 利於防止該保留特性之劣化。 [第二具體實施例] 本發明之一第二具體實施例顯示該配置區塊選擇器32所 作的配置區塊選擇程序之另一範例。當選擇一配置區塊 時，其抹除時間較舊而其抹除計數較小之一區塊係選擇作 為該配置區塊。 圖18係顯示一配置區塊選擇器32的組態之一方塊圖。圖 19係用以解說該配置區塊選擇器32之一配置區塊選擇程序 的一流程圖。除該配置區塊選擇器32外的該NAND控制器 11之組態與該第一具體實施例中之此組態相同。 該配置區塊選擇器32具有三個選擇器32A至32C與儲存 一配置區塊設定值之一儲存單元32D ^該配置區塊選擇器 32接收來自該區塊控制器3〇的完整區塊資訊（步驟S9〇)。 將該完整區塊資訊供應給該選擇器32A。接著，該選擇器 134485.doc -32- 200928749 32A確認所有該等區塊之狀態並從所有該等區塊擷取設定 於該自由狀態之區塊（步驟S91)。此後，該選擇器32A將對 應於設定於該自由狀態的區塊之區塊資訊（自由狀態區塊 資訊）供應給該選擇器32B。 接下來，該選擇器32B擷取具有藉由來自該自由狀態區 塊資訊的配置區塊設定值而設定的條件之區塊資訊（步驟 ' S92) °將以下條件之一設定為該配置區塊設定值。 (A) 從具有最舊抹除時間的區塊開始之一預設數目的區 ❹ 塊 (B) 從具有最舊抹除時間的區塊開始之一預設比率的區 塊 (C) 其抹除時間比預設時間更舊之區塊 可自由選擇用作該配置區塊設定值的該等條件（A)至（c) 之一。例如’若條件（A)係用作該配置區塊設定值，則該 選擇器32B從設定於該自由狀態的區塊擷取從具有最舊抹 β 除時間的區塊開始之一預設數目的區塊。接著，該選擇器 32Β將對應於該等所擷取區塊之區塊資訊傳送至該選擇器 32C。 在條件（Α)與（Β)中，按抹除時間之一順序將設定於該自 .由狀態的區塊分類，而搜尋從該最舊區塊開始之一預設數 目或預认比率的區塊。因此，由於可增加在步驟S92中 選擇的區塊之數目，因此可增強在步驟州中選擇具有一 2小抹除計數的區塊之機率。在條件（〇巾，由於僅對設 疋於該自由狀態(其中該抹除時間超過該預設時間)的區塊 134485.doc -33- 200928749 進仃分類便足矣，因此該處理負載變成最小。在該等條件 (A)與（B)中，始終擷取從具有最舊抹除時間的區塊開始之 一預設數目或一預設比率的區塊，而在條件（c)中擷取其 抹除時間係分離一預設週期或更長之區塊。因此，在條件 (C)中，該抹除間隔可以係始終設定得比一預設間隔更 長，而因此可減少該抹除計數之比較候選者之數目。 、 接下來，該選擇器32C：從藉由該選擇器32B擷取的區塊 中選擇最小抹除計數之區塊作為一配置區塊（步驟S93)。 將對應於該配置區塊之一配置區塊編號供應給該區塊控制 器30 〇 如上面詳細說明，依據此具體實施例，當選擇在其中寫 入從該外部供應的資料之配置區塊時，可在設定於該自由 狀態的區塊中選擇其抹除時間較舊且其抹除計數較小的區 塊作為一配置區塊。因此，可將來自該外部的資料寫入具 有一更佳保留特性之一區塊，而因此，可延伸該NANI>^ ©閃記憶體10之服務壽命。 [第三具體實施例] 可藉由實行該調平程序來使得該NAND快閃記憶體10中 所包含的所有區塊之抹除計數大致均勻。但是，由於在過 - 於頻繁地實行該調平程序之情況下因該調平程序引起的抹 除程序頻繁發生，因此發生可能防止延伸該NAND快閃記 憶體10的服務壽命之一可能情況。因此，在此具體實施例 中，即使在該負載集中程度超過該調平臨限值時，調平程 序之數目亦受限制。 134485.doc -34- 200928749 圖20係顯示依據本發明之一第三具體實施例之一調平單 元3 5之組態的一方塊圖。 該調平單元35包括-負載集中程度管理單元^、一調平 決定單元35A、一儲存一調平臨限值之儲存單元35b及一 財限制單⑶。該負載集中程度管理單^之組態係與 該第一具體實施例中之此組態相同。 該調平限制單元37從該負載集中程度管理單元％接收一 貞載集中程度。接著，其依據該負載集中程度而產生用於 β 限制^程相數目之—邏輯值。該邏輯值係供應給該調 平夬疋單元35A。當該負載集中程度超過一調平臨限值而 來自該調平限制單元37的邏輯值為真時，該調平決定單元 35A實行一調平程序。 圖21係顯示該調平限制單元37的組態之一方塊圖。該調 平限制單元37包括一亂數臨限值表37A、亂數產生單元 3 7B及亂數決定單元37C。 φ 該亂數臨限值表37A顯示複數個負載集中程度與對應於 其的複數個亂數臨限值之間的對應關係。該亂數臨限值表 3 7 A將與從該負載集中程度管理單元36供應之一負载集中 • 程度對應之一亂數傳送至該亂數決定單元37C。可依據該 1¾機自限值來自由言史定調平程序的數目受限制之程度。例 如，在該負載集中程度較高（即，以短暫的間隔連續實行 該等抹除程序）之一應用狀態，藉由將該隨機臨限值設定 知較大來為不過度限制調平程序的數目作一嘗試。另一方 面，在該負载集中程度較低（即，該抹除間隔較長）之一應 134485.doc -35- 200928749 用狀態，藉由將該隨機臨限值設定得較小而使得調平程序 之數目受一較大程度的限制。 該亂數產生單元37B產生一亂數。將該亂數供應給該亂 數決定單元3 7 C。該亂數決定單元3 7 c決定該亂數是否小 於該亂數臨限值。接著，該亂數產生單元37C在該亂數小 於該亂數臨限值時產生一真邏輯值而在該亂數大於或等於 該亂數臨限值時產生_冑邏輯I ^該冑輯值係供應給該調 平決定單元35A。 接下來，說明具有上述組態的NAND控制器丨丨之調平程 序。圖22係用以解說該NAND控制器丨丨的調平程序之一流 程圖》 首先，該調平決定單元35A決定從該負載集中程度管理 單π 36供應的負載集中程度是否超過該調平臨限值（步驟 S60)。若決定超過該調平臨限值，則該調平限制單元”實 行一亂數決定程序（步驟S 100)。 圖23係用以解說該調平限制單元37的亂數決定程序之一 流程圖。首先，該亂數產生單元37B產生一亂數（步驟 S1 〇1)。接著，該調平限制單元37藉由使用該亂數臨限值 表37A來計算對應於從該負載集中程度管理單元刊供應的 負載集中程度之一亂數臨限值（步驟S1 〇2)。 接下來’該亂數決定單元37C決定該亂數是否小於該亂 數臨限值（步驟S103)。接著，該亂數決定單元37C在該亂 數小於該亂數臨限值時輸出一真邏輯值（步驟S104)。另一 方面’該亂數決定單元37C在該亂數大於或等於該亂數臨 134485.doc -36- 200928749 限值時輸出一假邏輯值（步驟SI05) «> 、〜κ球礼數決定 單元37C輸出之邏輯值（步驟S106)。接著，該調平決定單 元35 A在該邏輯值為真時實行一調平程序（該第—具體實施 例中所示之步驟S61至S67)。另外，該調平決定單元35八在 該邏輯值為假時中斷該調平程序。
如上所術，依據此具體實施例，即使在該負載集中程度 超過該調平臨限值時，調平程序之數目亦可能受限制。二 此，由於可防止因調平程序引起的抹除程序之數目增加， 因此可延伸該NAND快閃記憶體1〇之服務壽命。 另外，可使得該NAND快閃記憶體10中所包含的所有區 塊之抹除計數實質上均勻，並可將調平程序之數目設定為 一最佳值。 [第四具體實施例] 本發明之一第四具體實施例與該第一具體實施例之不同 之處在於決定是否實行該調平程序之方法，並顯示一其中 4該替換源極區塊的抹除計數與該替換目的地區塊的抹除 什數之間的—差超過—調平臨限值時實行該調平程序之範 例〇 圖24係顯示依據本發明之第四具體實施例之一NAND控 制器11的組態之-方塊圖。基本上，該NAND控制器11係 與圖4所不在該第—具體實施例中之NAND控制器相同。該 NAND控制器i!與該第—具體實施例之财nD控制器的不 同之處在於該調平單元35之内部部分以及在於省略（不 134485.doc -37. 200928749 像用）從該區塊控制器30向該調平單元35供應的已釋放色 塊資訊及配置區塊資訊。 圖25係顯示該調平單元35的組態之一方塊圖。該調平單 元35包括一調平決定單元35A與儲存一調平臨限值之一儲 存單元35Β»該調平決定單元35A接收從一替換源極區塊 選擇器33供應的替換源極區塊資訊及從一替換目的地區塊 選擇器34供應的替換目的地區塊資訊。接著，該調平決定 單元35 A計算該替換源極區塊資訊中所包含的抹除計數與 該替換目的地區塊資訊中所包含的抹除計數之間的一差， 並決定是否藉由使用上述之差及該調平臨限值在此寫入操 作時間實行該調平程序。若實行該調平程序，則該調平決 疋单元35A向該NAND介面電路25發佈一讀取請求、抹除 請求及寫入請求β 圖26係用以解說該NAND控制器11的調平程序之一流程 圖。首先’該替換源極區塊選擇器33實行該替換源極區塊 選擇程序（步驟S110)。將藉由該替換源極區塊選擇程序選 擇的該替換源極區塊之資訊（替換源極區塊資訊）供應給該 調平決定單元3 5A。接著’該替換目的地區塊選擇器34實 行該替換目的地區塊選擇程序（步驟sm)e將藉由該替換 目的地選擇程序選擇的該替換目的地區塊之資訊（替換目 的地區塊資訊）供應給該調平決定單元35 A ^在此情況下， 該替換源極區塊選擇程序及替換決定區塊選擇程序係與該 第一具體實施例中之該些程序相同。 接下來，該調平決定單元35A計算該替換源極區塊資訊 134485.doc -38- 200928749 中所包含的抹除計數與該替換目的地區塊資訊中所包含的 抹除計數之間的一差（步驟S112)。接著，該調平決定單元 35 A決定計算出的差是否超過一調平臨限值（步驟S113)。 該調平臨限值係用於決定是否實行該調平程序，且係依據 針對該NAND快閃記憶體1〇的服務壽命（或資料保留週期） 延伸所達到程度之一標準來設定。 若決定超過該調平臨限值，則該區塊控制器3 〇實行釋放 藉由該替換源極區塊選擇器33選擇的替換源極區塊之一區 塊釋放程序（步驟S63)。該區塊釋放程序係與該第一具體 實施例之該程序相同。此後，如同該第一具體實施例之圖 13所示情況，該NAND控制器11實行步驟S64至S67之操 作。 若在步驟S113中決定不超過該調平臨限值，則該調平單 元35中斷該調平程序。 如上所述，依據此項具體實施例，可偵測該等區塊之間 的抹除計數之不平衡，並可藉由實行該調平程序來校正該 不平衡。因此’由於可使得該等區塊之抹除計數彼此大致 相等，因此可延伸該NAND快閃記憶體10之服務壽命。 可將該第三具體實施例中所示之調平限制單元37應用於 該第四具體實施例。 [具體實施例] 說明藉由將上述每一具體實施例之記憶體系統1組態為 一固態驅動器（SSD)而獲得之一具體實施例。圖27係顯示 一 SSD 100的組態之一方塊圖。 134485.doc •39· 200928749 該SSD 100包括用於資料儲存之複數個NAND快閃記憶 體（NAND記憶體）10、一用於資料傳輸或用於一工作區域 之DRAM 101、一控制上述單元之驅動控制電路1〇2及一電 源電路103。該驅動控制電路102輸出一控制信號來控制在 該SSD 1 00外側提供之一狀態顯示LED。 該SSD 100經由一 ΑΤΑ介面（ATA I/F)相對於一主機裝置 (例如一個人電腦）來傳輸資料。另外，該SSD 100經由一 RS232C介面（RS232C I/F)相對於一除錯裝置來傳輸資料。 該電源電路103獲得外部電源電壓之供應並藉由使用該 外部電源電壓來產生複數個内部電源電壓。將該等内部電 源電壓供應給該SSD 1 00之個別單元《另外，該電源電路 103偵測該外部電源電壓之一上升或下降，並產生一開啟 重設信號或關閉重設信號。將該開啟重設信號與關閉重設 信號供應給該驅動控制電路。 圖28係顯示該驅動控制電路1〇2的組態之一方塊圖。該 驅動控制電路102包括一資料存取匯流排1〇4、第一電路控 制匯流排105及第二電路控制匯流排1 〇6。 控制該驅動控制電路102的整個部分之一處理器i 〇7係連 接至該第一電路控制匯流排105。另外，在其中儲存管理 程式（FW :韌體）的開機程式之一開機R〇M 1〇8係經由一 ROM控制器1〇9連接至該第一電路控制匯流排1〇5。而且， 從該電源電路103接收一開啟/關閉重設信號並向該等個別 單元供應一重設信號及時脈信號之一時脈控制器1〇9係連 接至該第一電路控制匯流排105 » 134485.doc -40- 200928749 該第二電路控制匯流排106係連接至該第一電路控制匯 流排105。向該狀態顯示LED及控制該RS232C介面之一串 聯IO(SIO)電路112供應一狀態顯示信號之一並聯IO(PIO)電 路111係連接至該第二電路控制匯流排。 一 ΑΤΑ介面控制器（ΑΤΑ控制器）113、第一錯誤檢查及校 • 正（ECC)電路114、NAND控制器115及DRAM控制器119係 連接至該資料存取匯流排104與第一電路控制匯流排105兩 者。該ΑΤΑ控制器113經由該ΑΤΑ介面相對於該主機裝置傳 © 輸資料。用作一資料工作區域之一 SRAM 120係經由一 SRAM控制器121連接至該資料存取匯流排104。 該NAND控制器115包括：一 NAND I/F 118，其相對於該 等四個NAND記憶體10實行一介面程序；一第二ECC電路 117 ;及一 DMA傳輸控制DMA控制器116，其在該NAND記 憶體與DRAM之間實行存取控制。 圖29係顯示該處理器107的組態之一方塊圖。該處理器 107包括一資料管理單元122、ΑΤΑ命令處理單元123、安 ® 全管理單元124、開機載入程式125、初始化管理單元126 及除錯支援單元127。 該資料管理單元122經由該NAND控制器115及第一 ECC 電路114控制與一 NAND晶片相關聯的各種功能及該NAND 記憶體與DRAM之間的資料傳輸° 該ΑΤΑ命令處理單元123經由該ΑΤΑ控制器113及DRAM 控制器Π9與該資料管理單元122配合實行一資料傳輸程 序。安全管理單元124與該資料管理單元122及ΑΤΑ命令處 134485.doc • 41 · 200928749 理單元123配合管理各種安全資訊項目。該開機載入程式 125在開啟時間將各種管理程式（FW)從該NAND記憶體10 載入該SRAM 120。 該初始化管理單元126將在該驅動控制電路102中的各種 控制器/電路初始化。該除錯支援單元127處理經由該 • RS232C介面從該外部供應之除錯資料。 • 圖30係顯示具有安裝於其上面的SSD 100之一可攜式電 腦200之一範例的一透視圖。該可攜式電腦200具有一主體 〇 201與顯示單元202。該顯示單元202包括一顯示外罩203與 容納於該顯示外罩203中之一顯示裝置204。 該主體201包括一外殼205、一鍵盤206及用作一指標裝 置之一觸控墊207。在該外殼205中，容納一主電路板、光 碟裝置（ODD)單元、卡槽、SSD 100及類似物。 該卡槽係與該外殼205的周邊壁相鄰而提供。在該周邊 壁中，形成面對該卡槽之一開口 208。使用者可以可移除 的方式經由該開口 208將一額外裝置從該外殼205之外部插 ❿ 入該卡槽。 該SSD 100可以係安裝於該可攜式電腦200之内部部分上 並替代傳統HDD來使用，或者係插入該可攜式電腦200之 卡槽而用作一額外裝置。
圖3 1顯示使用一 SSD 100之一可攜式電腦200之一系統組 態之一範例。該可攜式電腦200包含一 CPU 301、一北橋 302、一主記憶體303、一視訊控制器304、一音訊控制器 305、一南橋 3 06、一 BIOS-ROM 3 07、一 SSD 100、一 ODD 134485.doc -42- 200928749 單元308、一嵌入式控制器/鍵盤控制器IC(integrated circuit ;積體電路）(EC/KBC)309、一網路控制器310等。 該CPU 301係用以控制該可攜式電腦200的操作之一處理 器，並執行從該SSD 100載入該主記憶體303之作業系統 (OS)。當該ODD單元308致能針對所載入的光碟執行讀取 ’ 處理與寫入處理之至少一者時，CPU 301執行該處理。 該CPU 301亦執行儲存於該BIOS-ROM 307中的系統 BIOS(基本輸入輸出系統）。該系統BIOS係用於控制該可攜 ® 式電腦200的硬體組件之一程式。 該北橋302係用以將CPU 301之本地匯流排與該南橋306 連接之一橋接裝置。該北橋302併入用以控制對該主記憶 體303的存取之一記憶體控制器。 該北橋302具有藉由一 AGP匯流排（加速圖形埠匯流排）執 行與該視訊控制器304及該音訊控制器305的通信之一功 能。 該主記憶體303暫時儲存程式及資料並用作CPU 301之一 Ο 工作區域。該主記憶體303係由（例如）一DRAM製成。 該視訊控制器304係用以控制一顯示單元（LCD)202之一 . 視訊重製控制器。該顯示單元202係用作該可攜式電腦200 之一顯示監視器。 該音訊控制器305係用以控制該可攜式電腦200的揚聲器 311之一音訊重製控制器。 該南橋306控制在一 LPC(低接針計數）匯流排上的裝置及 在一 PCI(周邊組件互連）匯流排上的裝置。該南橋306亦透 134485.doc • 43- 200928749 過一 ΑΤΑ介面控制該SSD 100。該SSD 100係用於儲存各類 軟體與資料之一儲存單元。 該可攜式電腦200以扇區為單位來存取該SSD 100。透過 該AT A介面將一寫入命令、一讀取命令、一快閃命令等供 應給該SSD 100。 該南橋306具有控制對該bi〇S-ROM 307及該ODD單元 308的存取之一功能。 該EC/KBC 3 09係一 1晶片微電腦，其中嵌入用以實行功 率管理之一喪入式控制器與用以控制一鍵盤（KB)2〇6及一 觸控塾207之一鍵盤控制器。 該EC/KBC 309具有依據使用者對一功率按鈕312的操作 來開啟或關閉該可攜式電腦200之一功能。該網路控制器 3 1 〇係實行與一外部網路（例如網際網路）的通信之一通信單 元。 上述具體實施例之記憶艎系統1不限於該SSD而可經組 態為以一 SD(商標）卡為代表之一記憶卡。當該記憶體系統 1經組態為一記憶卡時，不僅可將其應用於該可攜式電腦 而且還可應用於其他各種電子裝置（例如一可攜式電話、 PDS、數位靜態相機及數位視訊相機）。 熟習此項技術者輕易便可發現額外的優點及修改方案。 因此，本發明就其更廣泛態樣而言並不限於本文中所顯示 及說明之特定細節及代表性具鱧實施例。據此，可進行各 種修改而不脫離隨附申請專利範圍及其等效内容所定義之 一般發明概念之精神或範疇。 134485.doc •44- 200928749 【圖式簡單說明】 圖1係顯示依據本發明之第一具體實施例包括一記憶體 系統1之一電腦系統之一範例的一示意圖； ， 圖2係顯示依據該第-具體實施例之記憶體系Μ之組態 的一示意圖； 圖3Α係顯示包括於一 NAND快閃記憶體丨〇中之一區塊的 配置之一電路圖；
圖3B係顯示在一四層級資料記錄系統中獲得之一臨界分 佈之一範例的一圖式； 圖4係用以說明一NAND控制器11之一範例之一方塊圖； 圖5係顯示一區塊控制器3 0與抹除時間測量單元3丨的組 態之一方塊圖； 圖6係用以解說該NAND控制器11的一系列寫入操作之一 流程圖； 圖7係用以解說該NAND控制器11的一區塊釋放操作之一 流程圖； 圖8係顯示一配置區塊選擇器32的組態之一方塊圖； 圖9係用以解說該配置區塊選擇器32的一配置區塊選擇 程序之一流程圖， 圖10係用以解說該NAND控制器11的一區塊配置程序之 一流程圖； 圖11係用以解說該NAND控制器11的一區塊抹除程序之 流程圖； 圖12係顯示一調平單元35的組態之一方塊圖； t34485.doc •45· 200928749 圖13係用以解說該NAND控制器11的一調平程序之一流 程圖； 圖14係顯示一替換源極區塊選擇器33的組態之一方塊 圖； 圖15係用以解說該替換源極區塊選擇器33的一替換源極 區塊選擇程序之一流程圖； 圖16係顯示一替換目的地區塊選擇器34的組態之一方塊 圖； &圖17係用以解說該替換目的地區塊選擇器34的一替換目 的地區塊選擇程序之一流程圖； 圖1 8係顯示依據本發明之一第二具體實施例之一配置區 塊選擇器32的組態之一方塊圖； 圖19係用以解說該配置區塊選擇器32的一配置區塊選擇 程序之一流程圖； 圖20係顯示依據本發明之一第三具體實施例之一調平單 元35的組態之一方塊圖； 圖21係顯示一調平限制單元37的組態之一方塊圖； 圖22係用以解說該Nand控制器11的一調平程序之一流 程圖； 圖23係用以解說該調平限制單元37的一亂數決定程序之 一流程圖； 圖24係顯示依據本發明之一第四具體實施例之一 naNE) 控制1§ 11的組態之一方塊圖； 圖25係顯示一調平單元35的組態之一方塊圖； I34485.doc •46· 200928749 圖26係用以解說該NAND控制器11的一調平程序之一流 程圖； 圖27係顯示依據一具體實施例之一 SSD 100之組態的一 方塊圖； 圖28係顯示一驅動控制電路102的組態之一方塊圖； 圖29係顯示一處理器1 07的組態之一方塊圖； 圖30係顯示具有一安裝於其上面的SSD 100之一可攜式 電腦200之一範例的一透視圖；以及
圖31係顯示使用一 SSD 100之一可攜式電腦200之一系統 組態之一範例的一方塊圖。 【主要元件符號說明】 1 記憶體系統 2 中央處理單元（CPU) 3 主記憶體 4 記憶體控制器 5 位址匯流排 6 資料匯流排 10 NAND快閃記憶體 11 NAND控制器 21 主機介面電路（主機I/F) 22 微處理單元（MPU) 23 唯讀記憶體（ROM) 24 隨機存取記憶體（RAM) 25 NAND介面電路（NAND I/F) 134485.doc -47- 200928749
30 區塊控制器 30A 位址表 30B 區塊表 30C 算術單元 31 抹除時間測量單元 32 配置區塊選擇器 32A至 32C 選擇器 32D 儲存單元 33 替換源極區塊選擇器 33A至33C 選擇器 33D 儲存單元 34 替換目的地區塊選擇器 34A至 34C 選擇器 34D 儲存單元 35 調平單元 35A 調平決定單元 35B 儲存單元 36 負載集中程度管理單元 36A 已釋放區塊添加值表 36B 配置區塊添加值表 36C 算術單元 36D 負載集中程度計數器 37 調平限制單元 37A 亂數臨限值表 134485.doc -48- 200928749 ❿ 37B 亂數產生單元 37C 亂數決定單元 100 固態驅動器（SSD) 101 DRAM 102 驅動控制電路 103 電源電路 104 資料存取匯流排 105 第一電路控制匯流排 106 第二電路控制匯流排 107 處理器 108 開機ROM 109 時脈控制器 111 並聯IO(PIO)電路 112 串聯IO(SIO)電路 113 ΑΤΑ介面控制器（ΑΤΑ控制器） 114 第一錯誤檢查及校正（ECC)電路 115 NAND控制器 116 DMA傳輸控制DMA控制器 117 第二ECC電路 118 NAND I/F 119 DRAM控制器 120 SRAM 121 SR AM控制器 122 資料管理單元 134485.doc • 49· 200928749
123 124 125 126 127 200 201 202 203 204 205 206 207 301 302 303 304 305 306 307 308 309 310 ΑΤΑ命令處理單元 安全管理單元 開機載入程式 初始化管理單元 除錯支援單元 可攜式電腦 主體 顯示單元 顯示外罩 顯示裝置 外殼 鍵盤 觸控墊 CPU 北橋 主記憶體 視訊控制器 音訊控制器 南橋 BIOS-ROM ODD單元 嵌入式控制器/鍵盤控制器IC(EC/ KBC) 網路控制器 134485.doc -50- 200928749 311 揚聲器 BL0 至 BLm 位元線 MT 記憶體單元電晶體 SGD 共用選擇閘極線 SGS 共用選擇閘極線 SL 共用源極線 ST1 選擇電晶體 ST2 選擇電晶體 WLO至 WLn 字線 ❹ 134485.doc -51 -

Claims (1)

  1. 200928749 十、申請專利範圍： 1 · 一種記憶體系統，其包含： 一非揮發性記憶體’其包括作為資料抹除單元之複數 個區塊； 平兀之複數 Μ量單元，其測量抹除每一區塊的資料之一抹除時 ' 間；以及 ’、、 • 區塊控制器，其將從至少-外部供應之資料寫入至 設定於—自由狀態且其抹除時間係最舊之一第一區塊。 ❹ 肖求項1之記憶體系統’其中該區塊控制器具有一區 塊表’豸區塊表指示在一指示一自由狀態與一使用中狀 態之狀態的狀態值與針對每一區塊之該抹除時間之間 的一對應關係。 3. 如吻求項2之系統，其進一步包含依據該區塊表的資訊 選擇該第一區塊之一第一選擇器。 4. 如請求項1之系統，其中 該測量單元包括對在所有區塊中執行的抹除之次數進 行計數之一第一計數器，以及 該抹除時間對應於該第一計數器之一計數。 5. 如請求項1之記憶體系統，其中 §亥測量單元測量抹除在每一區塊中的資料之一時間， 以及 該抹除時間對應於該時間。 6.如請求項1之記憶體系統，其中 該測量單元測量在抹除每一區塊中的資料時該記憶體 134485.doc 200928749 系統之一電源供應時間，以及 該抹除時間對應於該電源供應時間。 7·如請求項2之系統，其進一步包含： 一第二選擇器，其在設定於該使用中狀態之一預設數 目的多數區塊中選擇其一抹除計數係最小之一第二區 塊’該預設數目之多數區塊係從依據該區塊表的資訊其 一抹除時間係最舊之一區塊開始； 一第三選擇器’其在設定於該自由狀態之一預設數目 的多數區塊中選擇其一抹除計數係最大之一第三區塊， 該預設數目之多數區塊係從依據該區塊表的資訊其一抹 除時間係最舊之一區塊開始；以及 一調平單元’其計算該第二區塊與該第三區塊的抹除 計數之間的一差’並在該差超過一臨限值時將該第二區 塊之資料移入至該第三區塊。 8·如請求項2之系統，其進一步包含： 一第二選擇器’其在設定於該使用中狀態之一預設比 率的多數區塊中選擇其一抹除計數係最小之一第二區 塊，該預設數目之多數區塊係從依據該區塊表的資訊其 一抹除時間係最舊之一區塊開始； 一第二選擇器，其在設定於該自由狀態之一預設比率 的多數區塊中選擇其一抹除計數係最大之一第三區塊， 該預設比率之多數區塊係從依據該區塊表的資訊其一抹 除時間係最舊之一區塊開始；以及 一調平單兀，其計算該第二區塊與該第三區塊的抹除 134485.doc •1· 200928749 δ 十數之間的一差’並在該差超過一臨限值時將該第二區 塊之資料移入至該第三區塊。 9. 如請求項2之系統，其進一步包含： 一第二選擇器’其在設定於該使用中狀態且依據該區 塊表的資訊其抹除時間比一預設時間更舊之多數區塊中 選擇其—抹除計數係最小之一第二區塊； 第二選擇器’其在設定於該自由狀態且依據該區塊 表的資訊其抹除時間比一預設時間更舊之多數區塊中選 擇其一抹除計數係最大之一第三區塊；以及 一調平單元，其計算該第二區塊與該第三區塊的抹除 計數之間的一差，並在該差超過一臨限值時將該第二區 塊之資料移入至該第三區塊。 10. 如請求項2之系統，其進一步包含： 一管理單元，其管理相對於該非揮發性記憶體之一對 應於一抹除間隔的負載之一大小，並產生指示該負載的 該大小之一負載集中程度；以及 一調平決定單元，其在該負載集中程度超過一臨限值 時將在設定於該使用令狀態之一第二區塊中的資料移入 至設定於該自由狀態之一第三區塊。 11·如請求項ίο之系統，其進一步包含： 一第二選擇器，其依據該區塊表之資訊來選擇該第二 區塊；以及 一第二選擇器，其依據該區塊表之該資訊來選擇該第 三區塊， 134485.doc 200928749 其中該第二區塊係在設定於該使用中狀態之一預設數 目的多數區塊中其一抹除計數係最小之一區&，該預設 數目的多數區塊係從其一抹除時間係最舊之一區塊開 始，以及 忒第二區塊係在設定於該自由狀態之一預設數目的多 數區塊中其一抹除計數係最大之一區塊，該預設數目的 多數區塊係從其一抹除時間係最舊之一區塊開始。 12. Ο ❿ 13. 如請求項10之系統，其進一步包含： 一第二選擇器’其依據該區塊表之資訊來選擇該第二 區塊；以及 一第三選擇器’其依據該區塊表之該資訊來選擇該第 三區塊， 其中該第二區塊係在設定於該使用中狀態之一預設比 率的多數區塊中其一抹除計數係最小之一區塊，該預設 比率的多數區塊係從其一抹除時間係最舊之一區塊開 始，以及 該第三區塊係在設定於該自由狀態之一預設比率的多 數區塊中其一抹除計數係最大之一區塊，該預設數目的 多數區塊係從其一抹除時間係最舊之一區塊開始。 如睛求項10之系統，其進一步包含： 一第二選擇器，其依據該區塊表之資訊來選擇該第二 區塊；以及 一第三選擇器’其依據該區塊表之該資訊來選擇該第 三區塊， 134485.doc 200928749 其中該第二區塊係在設定於該使用中壯 狀態且其抹除時 間比預設時間更舊之多數區塊中其一抹除計數係最小之 一區塊，以及 該第三區塊係在設定於該自由狀態且其抹除時間比一 預設時間更舊之多數區塊中其一抹除計數係最大之一區 塊。 14·如請求項10之系統，其中 肖管理單元包括：—添加值表，其指示對應於該等個 別抹除時間而設定的複數個抹除時間與添加值；以及一 第一叶數器，其但凡在將該區塊從該自由狀態更新至該 使用中狀態時便添加對應於一區塊的該抹除時間之一添 加值，以及 該負载集中程度對應於該第二計數器之一計數值。 15.如請求項14之系統，其中但凡在將該區塊從該使用中狀 態更新至該自由狀態時該第二計數器便添加對應於一區 & 塊的該抹除時間之一添加值。 16·如句求項14之系統，其進一步包含一調平限制單元該 單元藉由依據該負載集中程度來限制該調平決定單元所 作的調平程序之該數目，並產生指示是否實行一調平程 序之一邏輯值， 其中該調平決定單元決定是否依據該邏輯值來實行該 調平程序。 17·如”青求項16之系統，其中該調平限制單元包括： 一亂數產生單元，其產生—亂數；以及 134485.doc 200928749 一亂數決定單元，其決定該亂數是否小於一臨限值， 並依據該決定結果來產生該邏輯值。 18 · —種記憶體系統，其包含： 一非揮發性記憶體’其包括作為資料抹除單元之複數 個區塊； 一測量單元’其測量抹除每一區塊的資料之一抹除時 間； 一區塊控制器，其對每一區塊之一抹除計數進行計 數’且具有一區塊表’該區塊表指示在一指示一自由狀 態與使用中狀態之一狀態的狀態值、針對每一區塊的 該抹除時間及該抹除計數之間的一對應關係；以及 一第一選擇器’其在設定於該自由狀態之一預設數目 的多數區塊中選擇其一抹除計數係最小之一第一區塊， 該預設數目之多數區塊係從依據該區塊表的資訊其一抹 除時間係最舊之一區塊開始， 其中該區塊控制器將從至少一外部供應的資料寫入至 該第一區塊。 19. 如請求項18之系統，其中 該測量單元包括對在所有區塊中執行的抹除之該次數 進行計數之一第一計數器，以及 該抹除時間對應於該第一計數器之一計數。 20. 如請求項18之系統，其中 該測量單元測量抹除在每一區塊中的資料之一時 以及 β ， 134485.doc 200928749 該抹除時間對應於該時間。 21. 22. ❹ e 23. 如請求項18之系統，其中 6 ]量單元測量在抹除每一區塊中的資料時該記憶體 系統之一電源供應時間，以及 該抹除時間對應於該電源供應時間。 如請求項18之系統，其進一步包含： 第一選擇器，其在設定於該使用中狀態之一預設數 目的夕數區塊中選擇其一抹除計數係最小之一第二區 塊該預設數目之多數區塊係從依據該區塊表的資訊其 一抹除時間係最舊之一區塊開始； 一第三選擇器，其在設定於該自由狀態之一預設數目 的夕數區塊中選擇其一抹除計數係最大之一第三區塊， 該預設數目之多數區塊係從依據該區塊表的資訊其一抹 除時間係最舊之一區塊開始；以及 調平單元，其計算該第二區塊與該第三區塊的抹除 "十數之間的一差，並在該差超過一臨限值時將該第二區 塊之資料移入該第三區塊。 如請求項1 8之系統，其進一步包含： 第一選擇器，其在設定於該使用中狀態之一預設比 率的多數區塊中選擇其一抹除計數係最小之一第二區 塊，該預設比率之多數區塊係從依據該區塊表的資訊其 一抹除時間係最舊之一區塊開始； 一第二選擇器，其在設定於該自由狀態之一預設比率 的多數區塊中選擇其一抹除計數係最大之一第三區塊， 134485.doc 200928749 該預設比率之多數區塊係從依據該區塊表的資訊其—抹 除時間係最舊之一區塊開始；以及 一調平單元，其計算該第二區塊與該第三區塊的袜除 計數之間的一差，並在該差超過一臨限值時將該第二區 塊之資料移入該第三區塊。 24. —種記憶體系統，其包含： 非揮發性s己憶體’其包括作為資料抹除單元之複數 個區塊； 一測量單元，其測量抹除每一區塊的資料之一抹除時 間； 一區塊控制器，其對每一區塊之一抹除計數進行計 數’且具有一區塊表’該區塊表指示在一指示一自由狀 態與一使用中狀態之一狀態的狀態值、針對每一區塊的 該抹除時間及該抹除計數之間的一對應關係；以及 一第一選擇器’其在設定於該自由狀態中之一預設比 率的多數區塊中選擇其一抹除計數係最小之一第一區 塊’該預設比率之多數區塊係從依據該區塊表的資訊其 一抹除時間係最舊之一區塊開始， 其中該區塊控制器將從至少一外部供應的資料寫入至 該第一區塊。 2 5. —種記憶體系統，其包含： 非揮發性S己憶體，其包括作為資料抹除單元之複數 個區塊； 一測量單元，其測量抹除每一區塊的資料之一抹除時 134485.doc 〇 200928749 間； -區塊控制器，其對每-區塊之—抹除計數進行計 數，且具有一區塊表，該區塊表指示在一指示一自由狀 態與一使用中狀態之一狀態的狀態值、針對每一區塊的 該抹除時間及該抹除計數之間的一對應關係；以及 一第一選擇器，其在設定於該自由狀態且依據該區塊 表的資訊其抹除時間比一預設時間更舊之多數區塊中選 擇其一抹除計數係最小之一第一區塊， 其中該區塊控制器將從至少一外部供應的資料寫入至 該第一區塊。 134485.doc
TW097135364A 2007-12-28 2008-09-15 記憶體系統 TWI400613B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007339946A JP4461170B2 (ja) 2007-12-28 2007-12-28 メモリシステム

Publications (2)

Publication Number Publication Date
TW200928749A true TW200928749A (en) 2009-07-01
TWI400613B TWI400613B (zh) 2013-07-01

Family

ID=40824014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097135364A TWI400613B (zh) 2007-12-28 2008-09-15 記憶體系統

Country Status (7)

Country Link
US (10) US8015347B2 (zh)
EP (2) EP2225649B1 (zh)
JP (1) JP4461170B2 (zh)
KR (1) KR100984829B1 (zh)
CN (2) CN104657280B (zh)
TW (1) TWI400613B (zh)
WO (1) WO2009084286A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475561B (zh) * 2010-03-17 2015-03-01 Toshiba Kk Memory system
TWI594125B (zh) * 2014-12-23 2017-08-01 英特爾公司 橫跨晶粒介面窺探或全球觀測系統訊息排序之技術

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
JP4439569B2 (ja) * 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
US8001318B1 (en) * 2008-10-28 2011-08-16 Netapp, Inc. Wear leveling for low-wear areas of low-latency random read memory
JP5317690B2 (ja) * 2008-12-27 2013-10-16 株式会社東芝 メモリシステム
JP5221332B2 (ja) * 2008-12-27 2013-06-26 株式会社東芝 メモリシステム
JP2010157130A (ja) 2008-12-27 2010-07-15 Toshiba Corp メモリシステム
KR101269366B1 (ko) 2009-02-12 2013-05-29 가부시끼가이샤 도시바 메모리 시스템 및 메모리 시스템의 제어 방법
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
US8402242B2 (en) * 2009-07-29 2013-03-19 International Business Machines Corporation Write-erase endurance lifetime of memory storage devices
JP2011128998A (ja) 2009-12-18 2011-06-30 Toshiba Corp 半導体記憶装置
JP2010108522A (ja) * 2010-02-02 2010-05-13 Toshiba Corp メモリシステムの制御方法
JP2011159364A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法
JP5066209B2 (ja) 2010-03-18 2012-11-07 株式会社東芝 コントローラ、データ記憶装置、及びプログラム
CN102222044B (zh) * 2010-04-16 2015-09-02 慧荣科技股份有限公司 存储器的数据写入方法及数据储存装置
JP2012008651A (ja) 2010-06-22 2012-01-12 Toshiba Corp 半導体記憶装置、その制御方法および情報処理装置
JP2012128643A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP2012128645A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP5535128B2 (ja) 2010-12-16 2014-07-02 株式会社東芝 メモリシステム
JP2012155806A (ja) 2011-01-28 2012-08-16 Toshiba Corp 不揮発性半導体記憶装置
JP5722685B2 (ja) * 2011-04-12 2015-05-27 株式会社日立製作所 半導体装置、不揮発性メモリ装置の制御方法
US8924636B2 (en) 2012-02-23 2014-12-30 Kabushiki Kaisha Toshiba Management information generating method, logical block constructing method, and semiconductor memory device
US9251055B2 (en) 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
JP5768022B2 (ja) * 2012-03-19 2015-08-26 株式会社東芝 メモリコントローラ、記憶装置、誤り訂正装置および誤り訂正方法
US9361201B2 (en) * 2012-08-07 2016-06-07 Kabushiki Kaisha Toshiba Memory system and memory controller
US9483397B2 (en) * 2013-07-16 2016-11-01 Intel Corporation Erase management in memory systems
WO2015042778A1 (zh) 2013-09-24 2015-04-02 华为技术有限公司 数据迁移方法、数据迁移装置和存储设备
TWI548991B (zh) * 2014-02-14 2016-09-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
KR102285462B1 (ko) * 2014-03-26 2021-08-05 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
CN104217760A (zh) * 2014-08-26 2014-12-17 上海华虹宏力半导体制造有限公司 闪存的配置方法
KR20160059050A (ko) * 2014-11-17 2016-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9417961B2 (en) * 2014-11-18 2016-08-16 HGST Netherlands B.V. Resource allocation and deallocation for power management in devices
KR102211868B1 (ko) * 2014-12-15 2021-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102282952B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치의 동작 방법
US10019179B2 (en) * 2015-10-16 2018-07-10 Toshiba Memory Corporation Memory device that writes data into a block based on time passage since erasure of data from the block
CN105373350A (zh) * 2015-11-23 2016-03-02 联想(北京)有限公司 一种数据管理方法及装置
KR20170075835A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP6444917B2 (ja) * 2016-03-08 2018-12-26 東芝メモリ株式会社 ストレージシステム、情報処理システムおよび制御方法
CN105892946A (zh) * 2016-03-30 2016-08-24 联想(北京)有限公司 一种数据存储方法及电子设备
CN107301015B (zh) * 2016-04-15 2022-05-13 恩智浦美国有限公司 用于减少存储器设备上的压力的系统和方法
KR102618699B1 (ko) 2016-09-28 2024-01-02 삼성전자주식회사 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템
KR20190072306A (ko) * 2017-12-15 2019-06-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102559549B1 (ko) * 2018-09-12 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템에서의 블록 상태를 관리하는 방법 및 장치
US11100222B2 (en) * 2018-11-05 2021-08-24 Nxp B.V. Method for hardening a machine learning model against extraction
KR20200110547A (ko) 2019-03-14 2020-09-24 삼성전자주식회사 스토리지 장치 및 스토리지 장치를 포함하는 컴퓨팅 장치
TWI718516B (zh) * 2019-04-01 2021-02-11 慧榮科技股份有限公司 用於快閃記憶體中保護已抹除區塊的寫入管理機制
US20200409601A1 (en) * 2019-06-28 2020-12-31 Western Digital Technologies, Inc. Hold of Write Commands in Zoned Namespaces
US11481119B2 (en) * 2019-07-15 2022-10-25 Micron Technology, Inc. Limiting hot-cold swap wear leveling
KR20210044564A (ko) 2019-10-15 2021-04-23 삼성전자주식회사 스토리지 장치 및 그것의 가비지 컬렉션 방법
JP2022016899A (ja) 2020-07-13 2022-01-25 キオクシア株式会社 メモリシステム及び情報処理システム
KR20220124318A (ko) * 2021-03-02 2022-09-14 삼성전자주식회사 쓰기 동작을 리디렉션하는 스토리지 컨트롤러 및 이의 동작 방법
US11670376B2 (en) * 2021-06-07 2023-06-06 Micron Technology, Inc. Erasing partially-programmed memory unit
JP2023044509A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 メモリシステムおよびメモリシステムの制御方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390482B2 (ja) 1992-06-12 2003-03-24 株式会社リコー ファクシミリ装置
JP3412839B2 (ja) 1992-07-01 2003-06-03 株式会社東芝 不揮発性半導体メモリ装置
JPH0750558B2 (ja) 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
JP2856621B2 (ja) * 1993-02-24 1999-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
JPH07122083A (ja) 1993-10-20 1995-05-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3507132B2 (ja) 1994-06-29 2004-03-15 株式会社日立製作所 フラッシュメモリを用いた記憶装置およびその記憶制御方法
JPH08124393A (ja) 1994-10-20 1996-05-17 Fujitsu Ltd データ消去回数に制限のあるメモリの制御方法及びこの方法を用いた装置
JPH08273390A (ja) 1995-03-28 1996-10-18 Kokusai Electric Co Ltd フラッシュメモリの消去回数の管理方法
JP3552490B2 (ja) 1997-09-17 2004-08-11 日本ビクター株式会社 フラッシュ型メモリを備えた記憶装置，フラッシュ型メモリの管理方法
JP3549723B2 (ja) 1998-03-27 2004-08-04 富士通株式会社 半導体記憶装置
KR100716576B1 (ko) 1999-02-22 2007-05-11 가부시키가이샤 히타치세이사쿠쇼 메모리 카드, 논리 어드레스의 할당방법 및 데이터 기록방법
US7660941B2 (en) * 2003-09-10 2010-02-09 Super Talent Electronics, Inc. Two-level RAM lookup table for block and page allocation and wear-leveling in limited-write flash-memories
US7155559B1 (en) * 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
TWI240861B (en) 2002-01-11 2005-10-01 Integrated Circuit Solution In Data access method and architecture of flash memory
US7035967B2 (en) * 2002-10-28 2006-04-25 Sandisk Corporation Maintaining an average erase count in a non-volatile storage system
US7096313B1 (en) * 2002-10-28 2006-08-22 Sandisk Corporation Tracking the least frequently erased blocks in non-volatile memory systems
US6831865B2 (en) * 2002-10-28 2004-12-14 Sandisk Corporation Maintaining erase counts in non-volatile storage systems
JP3914142B2 (ja) * 2002-11-29 2007-05-16 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
TWI289855B (en) * 2005-05-30 2007-11-11 Macronix Int Co Ltd Anti-fuse one-time-programmable nonvolatile memory cell and fabricating and programming method thereof
US7558906B2 (en) * 2005-08-03 2009-07-07 Sandisk Corporation Methods of managing blocks in nonvolatile memory
JP2007058966A (ja) * 2005-08-23 2007-03-08 Renesas Technology Corp 半導体装置
JP4413840B2 (ja) 2005-09-20 2010-02-10 株式会社東芝 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP4327143B2 (ja) * 2005-09-30 2009-09-09 パナソニックＥｖエナジー株式会社 二次電池用の制御装置及び二次電池の出力制御方法及び二次電池の出力制御実行プログラム
JP4575288B2 (ja) 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US20070208904A1 (en) * 2006-03-03 2007-09-06 Wu-Han Hsieh Wear leveling method and apparatus for nonvolatile memory
JP4863749B2 (ja) * 2006-03-29 2012-01-25 株式会社日立製作所 フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム
JP4575346B2 (ja) 2006-11-30 2010-11-04 株式会社東芝 メモリシステム
JP2008217857A (ja) 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4538034B2 (ja) 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
TWI348163B (en) * 2007-10-09 2011-09-01 Phison Electronics Corp Wear leveling method and controller using the same
US8751726B2 (en) * 2007-12-05 2014-06-10 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
JP4498426B2 (ja) 2008-03-01 2010-07-07 株式会社東芝 メモリシステム
JP2009211233A (ja) 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
JP5010505B2 (ja) 2008-03-01 2012-08-29 株式会社東芝 メモリシステム
JP4745356B2 (ja) 2008-03-01 2011-08-10 株式会社東芝 メモリシステム
JP5032371B2 (ja) 2008-03-01 2012-09-26 株式会社東芝 メモリシステム
JP4691122B2 (ja) 2008-03-01 2011-06-01 株式会社東芝 メモリシステム
JP2009211234A (ja) 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
US8140739B2 (en) * 2008-08-08 2012-03-20 Imation Corp. Flash memory based storage devices utilizing magnetoresistive random access memory (MRAM) to store files having logical block addresses stored in a write frequency file buffer table
JP4551958B2 (ja) 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5317689B2 (ja) 2008-12-27 2013-10-16 株式会社東芝 メモリシステム
JP5198245B2 (ja) 2008-12-27 2013-05-15 株式会社東芝 メモリシステム
JP2010157130A (ja) 2008-12-27 2010-07-15 Toshiba Corp メモリシステム
JP2012008651A (ja) 2010-06-22 2012-01-12 Toshiba Corp 半導体記憶装置、その制御方法および情報処理装置
JP2012128643A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP2012128645A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP5535128B2 (ja) 2010-12-16 2014-07-02 株式会社東芝 メモリシステム
JP2012155806A (ja) 2011-01-28 2012-08-16 Toshiba Corp 不揮発性半導体記憶装置
US8924636B2 (en) 2012-02-23 2014-12-30 Kabushiki Kaisha Toshiba Management information generating method, logical block constructing method, and semiconductor memory device
US9251055B2 (en) 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475561B (zh) * 2010-03-17 2015-03-01 Toshiba Kk Memory system
TWI594125B (zh) * 2014-12-23 2017-08-01 英特爾公司 橫跨晶粒介面窺探或全球觀測系統訊息排序之技術
US9785556B2 (en) 2014-12-23 2017-10-10 Intel Corporation Cross-die interface snoop or global observation message ordering

Also Published As

Publication number Publication date
US10558360B2 (en) 2020-02-11
KR100984829B1 (ko) 2010-10-04
CN104657280B (zh) 2018-01-02
US8886868B2 (en) 2014-11-11
WO2009084286A1 (en) 2009-07-09
EP2225649A4 (en) 2011-10-05
US8015347B2 (en) 2011-09-06
EP2225649A1 (en) 2010-09-08
US9026724B2 (en) 2015-05-05
JP4461170B2 (ja) 2010-05-12
JP2009163329A (ja) 2009-07-23
CN101622608B (zh) 2016-04-20
US20170010818A1 (en) 2017-01-12
US20160041767A1 (en) 2016-02-11
EP2990954B1 (en) 2019-11-27
US20220155960A1 (en) 2022-05-19
US20180165011A1 (en) 2018-06-14
KR20090117932A (ko) 2009-11-16
CN104657280A (zh) 2015-05-27
EP2990954A1 (en) 2016-03-02
US9280292B2 (en) 2016-03-08
US20240111416A1 (en) 2024-04-04
US20140351497A1 (en) 2014-11-27
EP2225649B1 (en) 2015-11-25
US20150212746A1 (en) 2015-07-30
US9483192B2 (en) 2016-11-01
US11287975B2 (en) 2022-03-29
US20200133496A1 (en) 2020-04-30
CN101622608A (zh) 2010-01-06
US11893237B2 (en) 2024-02-06
US20100049907A1 (en) 2010-02-25
TWI400613B (zh) 2013-07-01
US20100223424A1 (en) 2010-09-02
US9933941B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
TW200928749A (en) Memory system
KR100978302B1 (ko) 메모리 시스템
JP2010108522A (ja) メモリシステムの制御方法
JP4703764B2 (ja) メモリシステムの制御方法