TW200921880A - Lead frame structure and applications thereof - Google Patents
Lead frame structure and applications thereof Download PDFInfo
- Publication number
- TW200921880A TW200921880A TW096142746A TW96142746A TW200921880A TW 200921880 A TW200921880 A TW 200921880A TW 096142746 A TW096142746 A TW 096142746A TW 96142746 A TW96142746 A TW 96142746A TW 200921880 A TW200921880 A TW 200921880A
- Authority
- TW
- Taiwan
- Prior art keywords
- carrier
- wafer
- side frame
- package
- frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
200921880 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種導線架(Lead Fraine)結構及其應 用’且特別是有關於一種具有複數個彼此分離之晶片座(Die Paddle)的導線架結構及其應用。 【先前技術】 封裝(package)是積體電路製備過程中一個不可或缺的 製程。在封裝製程中,導線架提供晶片(Die)安放的基座,並 作為日日片與印刷電路板(printed Circuit Board; pCB)或晶片 與其他外部元件電性連接的媒介。 晶片的封裝步驟,係先將晶片放置在導線架的晶片座上; 再以銲線連接晶片與導線架的引腳(leads)。然後,再藉由模 具將晶片封入封膠樹脂内;最後將不需要的連接材料及部分 絕緣材料剪切/成型,並將引腳壓成預先設計好之形狀。 然而,具有大面積晶片座之導線架於模具中,進行在封 膠樹脂的充填過程中,會導致封膠樹脂流動不易,模流不順 之問題’且因封膝樹脂與導線架之物理特性不合,兩者間會 有結合性不佳之問題’ $易造成導線架與導線架脱層 (Ddammation)的問題。因此業界爲了解決上述問題,通常會 在晶片座上形成開口或減小晶片座之面積,用以疏導封膠樹 脂導的流動。 …:而上述於Ba片座上形成開口並無法有效解決模流不 順及脫層之問題’且減小晶片座會造成導線架於封膠後對封 200921880 膠樹脂支撐力不足之問題。 因此有需要提供一種成本便宜、結構簡單可同 、 裝脫層晶片位移或及導線架於封膠後對封膠樹、改善封 足外露問題的導線架結構。 樓力不 【發明内容】 、本發明的一個實施例是在提供一種導線架結構,以^ 承載晶片之晶片座的金屬結構與晶片黏著材料的浪費,=士 改善模流不順之現象、&導線架與封膠樹脂間脫層與支二= 問題。此導線架包括:邊架、第—承載座、第二^座= 數條導腳以及錨桿。其中第一承載座藉由至少一個第—支撐 架(Tie Bar)與邊架連接。第二承載座藉由至少一個第二支^ 架與邊架連接,第二承載座與第一承載座相距有—段距離, 並共同定義出晶片承載區。複數條導腳設於邊架之上,並往 晶片承載區延伸。錨桿的一端連接於邊架上,另一端則具有 一個凸出部,相對於邊架而凹陷配置(D〇wnset)於第—承載座 與第二承載座之間。 本發明的另一個實施例是在提供一種具有結構簡單、成 本便宜且可靠度佳的封裝體結構,包括:第一承载座、第二 承載座、複數條導腳、錨桿、晶片、複數條銲線以及封膠樹 月曰。其中第一承載座與第一承載座相距有一段距離,並共同 定義出晶片承載區,而晶片則黏設於晶片承載區。鄰設於晶 片承載區的複數條導腳,則藉由複數條銲線與晶片電性連 接。封夥樹脂包覆晶片、銲線以及導腳的一部分。一端具有 200921880 一凸出部的㉝桿,則凹陷配置於第— 間並包覆於封膠樹脂之中。 〃第—承载座之 本發明的又一個實施例是在提供— 以節省導線架材料的浪費,並可用來有效解決封:二二 順’及避免導線架與封膠樹脂間脫層與支稽的問題,择加制 二呈良:二晶片封裝方法包括下述步驟:首先提供J導: 去、線架包括:邊架、第—承载座、第二承载座、複 數條導腳以及錯桿。其中第—承載座藉由至少_個第一支广 架與邊架連接。第二承載座藉由至少—個第二支樓架與邊^ 連接’第—承載座與第—承載座相距有—段距離,並此同定 義出晶片承·。複數條導腳設於邊架之上,並往晶片、承載 區延伸。錯桿的—端連接於邊架上,另—端則具有—個凸出 部’相對於邊架而凹陷配置於第一承載座與第二承載座之 間。接著,將晶片黏設於晶片承載區。再使用至少一條鲜線, 使其中-條導腳與晶片電性連接。然後使㈣膠樹脂包覆晶 片、銲線、錨桿以及導腳的—部分。 根據以上所述之實施例,本發明的技術特徵係在於採用 示少兩個彼此分離的承載座來承載晶片’以取代習知整片式 的晶片座。與相同尺寸的習知晶片座相比,不僅可節省大面 積的金屬結構與晶片黏著材料的雙重浪f,更提供晶片承載 區額外的模流空間’以降低封膠樹脂流動阻力及脫層的現 象。再加上採用位於兩個承載座之間的錨桿,不僅可在封膠 製程中,將導線架穩固地以於封膠樹脂中,以加強對封膠 樹脂的支撐,提高製程良率。 200921880 【實施方式】 為讓本發明之上述和其他目的、特徵、優絲 更明顯易懂’特提供—種封裝體結構1⑽作為較佳^施例= 進一步說明。 ' j〜 請參照第1A圖至第^圖,第1A圖係根據本發明的較 佳實施例所繪示之封裝體結構100的結構俯視圖。第1B圖 係沿著第1A圖之切線s i所繪示的封裝體結構⑽的結構剖 面圖。第1C圖係沿著第1A圖之切線S2所綠示的封裝體社 構100的結構剖面圖。封震體結構1〇〇包括:第一承健 101、第二承載座102、複數條導腳103、至少一個錯桿,例 a 104b l〇4c和i〇4d、晶片105、複數條銲線1〇6 以及封膠樹脂107。 ^其中,第一承載座1〇1與第二承載座102係分別由兩個 ,此分離,且相距有一段距離的金屬基板所構成,用來共同 疋義出一個晶片承載區1〇8,用以承載晶片1〇5。而晶片1〇5 則係藉由黏著劑,例如銀膠,黏設於晶片承載區1〇8中的第 承載座101與第二承載座102之上。在本發明的較佳實施 例中晶片105可以是一種半導體晶粒、單晶片封裝體或是一 種多晶片封裝體。 複數條導腳103則鄰設於晶片承載區1〇8,且與晶片1〇5 相距一段距離’並藉由複數條銲線1〇6與晶片1〇5的銲墊^ 電性連接。在本發明的—些實施例之中,第一承載座與 第二承載座102係相對於複數條導腳1〇3而凹陷配置(請參照 200921880 第1B圖)。也就是說’以複數條導腳ι〇3的配置高度為基準, 第一承載座101與第二承載座102的配置高度低於複數條導 腳103的配置高度。但在其他實施例之中,第一承載座ι〇1 與第二承載座102與複數條導腳1〇3配置於同一平面。 錨桿104a和104b以及錨桿1 〇4c和1 04d係分別對稱地 凸設於第一承載座101與第二承載座1〇2之間。其中每一支 錯桿’例如104a(104b、l〇4c或104d),的一端具有一個凸出 部’例如109a(109b、109c或109d)。並且每一個凸出部i09a、 l〇9b、l〇9c或l〇9d係相對於第一承載座101與第二承載座 102的向度向下凹設(如第ic圖所緣示)。因此在本發明的_ 些實施例之中’第一承載座101與第二承載座1〇2二者,接 與凸出部109a、109b、l〇9c及109d四者位於不同平面。但 在其他實施例之中,第一承載座1〇1與第二承載座1〇2二 者’與凸出部109a、1 〇9b、109c及109d四者位於同一個平 面。 在本實施例之中’每一個凸出部l〇9a、i〇9b、l〇9c或 109d係一種相對於該第一承載座ι〇1與該第二承載座1〇2二 者而凹陷配置的固定錯,且每一個固定|苗之中具有一個貫穿 孔’例如貫穿孔11 〇a、11 Ob、110c或11 〇d。 封膠樹脂107則包覆於晶片1 〇5、複數條銲線〗〇6、錯 桿104a、104b、104c和104d以及複數條導腳1〇3的一部分。 其中封膠樹脂107不僅包覆凸出部i〇9a、i〇9t)、i〇9c咬 109d,更填充於貫穿孔110a、110b、11〇c或11〇d之中。 封裝體結構100的製備方法包括下述步驟:首先提供— 10 200921880 個導線架200,s月參照第2圖’第2圖係繪製的一種製備第 1A圖之封裝體結構1〇〇所使用之導線架2〇〇的結構俯視圖。 導線架200包括:邊架2()1、第一承載座1(n、第二承載座 1〇2、複數條導腳103以及錨桿1〇4a、1〇仆、i〇4c和1〇如。 其中邊架201係一框體,而第一承載座1〇1係藉由至少 一個第一支撐架,例如第一支撐架2〇2a、2〇2b、2〇2c和2〇2心 分別連接於邊架201上。其中第一支撐架2〇2&和2〇孔以及 2〇2c和202d係分別彼此對稱地連接第一承載座1〇1與邊架 201。 ’、 ” 第二承載座102係藉由至少一個第二支樓架 繼一一和跡分別 其中第二支撐架203a和203b以及203c和203d係分別彼此 對稱地連接第二承載座102與邊架2〇b且第二承載座1〇2 與第一承載座101相距有一段距離,並共同定義出晶片承載 區 108。 複數條導腳103設於邊架201的障礙槓(Dam bar)U2 上,並往晶片承載區108延伸。在本發明的一些實施例之中, 第—承載座101與第二承载座1〇2係相對於邊架2〇1而凹陷 配置。 錨桿104a、H)4b、l〇4c和104d的一端皆連接於邊架2〇ι 上,而其另一端則具有一個凸出部1〇知、1〇9卜1〇%或1〇如。 在本實施例之中,錨桿1〇牦和104b以及錨桿1〇4c和 具有凸出部的一端,係分別對稱地凸設於第一承載座與 第二承載座102之間,並且相對於第一承載座1〇1與第二^ 200921880 載座102的南度而向下凹設。 接著,藉由黏著劑,例如銀膠,將晶片i 〇5黏設於晶片 承載區108中的第二承載座1〇2與第一承載座1〇1之上。再 使用至少一條銲線1〇6,使晶片1〇5的銲墊ln對應導腳 電性連接。然後以封膠樹脂1〇7包覆晶片1〇5、錨桿1〇牠、 104b 1 和1 〇4d以及每一條導腳1 〇3與銲墊111電性連 接的一部分。其中封膠樹脂1〇7不僅包覆凸出部1〇知、1〇9卜 l〇9c或l〇9d,更填充於貫穿孔11〇a、11%、丨丨㈧或ll〇d之 中。 繼續進行後段製程,例如進行去膠(Dejunk)製程,利用 利用沖壓的刀具(punch)將位於之相鄰導腳1〇3之間所沾黏的 廢棄樹脂去除。並進行去緯(Trimming)製程,用機械模具將 導腳103與障礙槓ι12之間的障礙槓112切除。並切斷第一 支撐架202a、202b、202c和202d以及第二支撐架203a、 203b、203c和203d與邊架201之間的連結。 接著,再進行成形(Forming)製程,藉由連續衝壓(Punch) 方式來彎折接腳1〇3暴露於外的部分,使接腳103彎曲成產 口口所預。又之形狀。後續,進行去框製程(singulation),以移除 邊架201而行成如弟1 a圖和第1 b圖所繪示的封裝體結構 100。 ' 值知注意的是,由於第—支撐架2〇2a、2〇2b、2〇2c和 202d以及第二支撐架2〇3a、2〇补、2〇3c和2〇3d已遭切斷, 因此在成形製程中錨桿104a、1〇4b、1〇牝和1〇4d具有支撐 與穩疋封裝體結構100的作用,可增進此一步驟的製程精準 12 200921880 度。 _根據以上所述之實施例,本發明的技術特徵係在於採用 不少兩個彼此分離的承載座來承载晶片,以取代習知整片式 的a曰片座肖相同尺寸的習知晶片座相比,不僅可節省習知 大面積的金屬結構與晶片黏著材料的雙重㈣,更提供晶片 承載區額外的模流空間’以降低封膠樹脂流動阻力及導:架 與封膠樹齡m層之問題。再加上採用位於兩個承载座之間 Γ*的^干,不僅可在封勝製程中,將導線架穩固地錯定於封勝 樹脂中,以加強對封膠樹脂的支樓,可提高Μ良率。 一值得注意的是’上述製程步㈣剌㈣a林發明之較 么實把例。在其他實施例之中’可根據封裝製程的需要,在 不脫本發明之精神和範圍内,對上述步驟進行製程簡化或增 加額外製程。雖然本發明已以較佳實施例揭露如上,狭直並 非用以限定本發明,任何相關技術領域具有通常知識:了在 發明之精神和範圍内,當可料種之更動與潤飾, (A準。 保“圍當視後附之中請專利範圍所界定者 【圖式簡單說明】 為讓本發明之上述和其他目的、特 » „ 好做、優點與實施例能 更明顯易懂,所附圖式之詳細說明如下: 第1A圖係根據本發明的較佳實施 構的結構純目。 ’所“之封裳體結 第1B圖係沿著第1A圖之切線8 曰不的封裝體結構的 13 200921880 結構剖面圖。 第1C圖係沿著第1A圖之切線S2所繪示的封裝體結構 的結構剖面圖。 第2圖係繪製的一種製備第1A圖之封裝體結構所使用 之導線架的結構俯視圖。 【主要元件符號說明】 100 :封裝體結構 101 :第一承載座 102 :第二承載座 103 :導腳 104a :錨桿 104b :錨桿 1 04c :錫桿 104d :錨桿 105 :晶片 106 :銲線 107 :封膠樹脂 108 :晶片承載區 109a :凸出部 109b :凸出部 109c :凸出部 109d :凸出部 110a :貫穿孔 110b :貫穿孔 110c ··貫穿孔 110d :貫穿孔 111:銲墊 112 :障礙槓 200 ··導線架 201 :邊架 202a :第一支撐架 202b :第一支撐架 202c :第一支撐架 202d :第一支撐架 203a :第二支撐架 203b :第二支撐架 203c :第二支撐架 203d :第二支撐架 S :切線 S2 :切線 14
Claims (1)
- 200921880 十、申請專利範圍: 1 - 一種導線架(Lead Frame)結構,包括: 一邊架; -第-承載座’藉由至少一第一支撐架(Tie㈣與該邊 架連接; 一第一承載座,藉由至少一第二支撐架與該邊架連接, 其中該第二承載座與該第—承載座相距有—距離,並共同定 義出一晶片承載區; 複數條導腳,設於該邊架之上,並往該晶片承載區延伸· 以及 ’ 一錨桿,一端連接於該邊架上,另一端則具有一凸出 部’配置於該第-承載座與該第二纟載座之間。 如申a專利範圍第1項所述之導線架結構,其中該凸 出部係4目對於該邊架而凹陷配置⑴。鶴叫於該第—承載座 與該第二承載座之間。 •、如申叫專利範圍第2項所述之導線架結構,其中該第 承載座與該第三承載座兩者係相對於該邊架而凹陷配置。 :如申μ專利範圍第3項所述之導線架結構,其中該第 承載座和㈣—承载座兩者與該凸出部設於不同平面。 如申μ專利範圍第4項所述之導線架結構,其中該凸 15 200921880 出部係一固定叙,4d μ ^ 、’相對於該第一承載與該第二承載座二者而 凹陷配置。 月專矛]範圍第5項所述之導線架結構,其中該固 定錨具有一貫穿孔。 一 申%專利範圍第3項所述之導線架結構,其中該第 二承載座和該第—& τ & Λ ^ 糸載座兩者與該凸出部設於相同平面。 _ 8:如巾請專利範圍第1項所述之導線架結構,其中該第 一承載座和該第—承載座係、分別為-金屬基板。 9. 一種封裝體結構,包括: 一第一承載座; 一第二承載座,與該第一承載座相距有一距離,並共同 疋義出一晶片承載區; 複數條導腳’鄰設於該晶片承載區; 一錨桿,一端具有一凸出部,配置於該第一承載座與該 第二承載座之間; 一晶片’黏設於該晶片承載區; 複數條銲線,電性連接該些導腳與該晶片;以及 一封膠樹脂,包覆該晶片、該些銲線、該錨桿以及該些 導腳的·一部分。 16 200921880 10·如申睛專利範圍第9項所述之封裝體結構, 出部係凹陷配置於該第—承載座與該第二承載座之間/ 11 ·如申請專利範圍第10項所述之封裝體結構,其中該 第承載座與該第二承載座兩者係相對於該些導腳而凹陷 配置。 c — I2.如申請專利範圍第11項所述之封裝體結構,其中該 第二承载座和該第一承載座與該凸出部位於不同平面。/ n•如申請專利範圍第11項所述之封裝體結構,其中該 一出係一固定錨,並相對於該第一承載座與該第二承載座 —者而凹陷配置。 14. 如申請專利範圍第13項所述之封裝體結構,其中該 固定錨具有一貫穿孔。 V 15. 如申請專利範圍第14項所述之封裝體結構,其中該 寸膠樹月曰係包覆該固定錫,並填充於該貫穿孔之中。 16. 如申請專利範圍第14項所述之封裝體結構,其 繁 - . ~~承載座和該第一承載座兩者與該凸出部設於相同平面。 17. 如申請專利範圍第9項所述之封裝體結構,其中該 17 200921880 第二承戴座和該第-承載座係分別為-金屬基板。 曰如申請專利範圍第9項所述之封裝體結構,其中該 B曰片係藉由一黏著劑,分別黏設於該第二承載座和該 載座之上。 承 19. 如申請專利範圍第18項所述之封裝體結構,其 黏著劑係—銀膠(Ep0Xy)。 、 20. 如申凊專利範圍第9項所述之封裝體結構,其中該 晶片係選自於由-半導體晶m片封裝體和—多Γ 片封裝體所組成之一族群。 曰曰 21· 一種晶片封裝方法,包括: 提供一導線架,其中該導線架包括: 一邊架; 一第一承載座,藉由至少一第一支撐架與該邊 架連接; 一第二承載座,藉由至少一第二支撐架與該邊 架連接,其中該第二承載座與該第一承載座相距有 一距離,並共同定義出一晶片承載區; 複數條導腳,設於該邊架之上,並往該晶片承 載區延伸;以及 一錨桿,一端連接於該邊架上,另—端則具有 18 200921880 以及 一凸出部,配置於該第一承載座與該第二承載座之 間; 將一晶片黏設於該晶片承載區; 使用至少一銲線,電性連接該些導腳之一者與該晶片. 使用-封㈣脂’包覆該晶片、該些銲線、該錯桿以及 該些導腳的一部分。 22.如申請專利範㈣21項所述之晶片封裝方法,並中 該凸出部係相對於該邊架而凹陷配置於該第—承載座盘 第二承載座之間。 〃 該 該第一承載座_二二: 配置。 24.如申請專利範圍笛〇 % rt ^ 項所述之晶片封裝方法,jl中 泛弟_承载座和該第— τ 面。 承載座兩者與該凸出部設於不同平 25.如申請專利範 ϋ山* ®弟24項所述之晶片封奘古'土甘〇- 該凸出部係一固定錨 …曰月封裝方法’其中 者而凹陷配置。 弟一承載與該第二承載座二 19 200921880 26.如中請專利範圍第25項所述之晶片封裝方法, 該固定錯具有一貫穿孔。 一 2一7.如申請專利範圍g 23項所述之晶片封裝方法,其中 該弟—承載座和該第一承載座兩者與該凸出部設於相 面。 28. 如申請專利範圍第21項所述之晶片封裝方法,其中 包覆該封膠樹脂之步驟包括,將該封膠樹脂填充於該貫穿孔 之中。 29. 如申請專利範圍第以項所述之晶片封裝方法,其中 在包覆該封勝樹脂的步驟之後,更包括: 進行一去膠(Dejunk)製程,去除該些導腳之間暴露於外 的部分所沾黏的該封膠樹脂; 進行一去緯(Trimming)製程,切斷該第一支撐架以及該 第一支撐架與該邊架之間的連結; 進行一去框製程(singulation),以移除該邊架;以及 嫩進行—成形(Forming)製程,藉由連續衝壓(Punch)方式來 '号折該些接卿暴露於外的部分。 30·如申請專利範圍第21項所述之晶片封裝方法,其中 黏a忒晶片之步驟包括,使用一黏著劑將該晶片分別黏設於 該第二承載座和該第一承載座之上。 20 200921880 二:述 之晶 片封裝方法,其中 如申請專利範園第2 該晶片係選自於由—半導體晶粒、斤述之曰曰片封裝方法,其中 晶片封裝體所組成之—族群S粒、—早一晶片封裝體和一多21
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096142746A TW200921880A (en) | 2007-11-12 | 2007-11-12 | Lead frame structure and applications thereof |
US12/167,622 US7576418B2 (en) | 2007-11-12 | 2008-07-03 | Lead frame structure and applications thereof |
KR1020080073956A KR100971938B1 (ko) | 2007-11-12 | 2008-07-29 | 리드 프레임 구조체와 그 응용 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096142746A TW200921880A (en) | 2007-11-12 | 2007-11-12 | Lead frame structure and applications thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200921880A true TW200921880A (en) | 2009-05-16 |
Family
ID=40622937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096142746A TW200921880A (en) | 2007-11-12 | 2007-11-12 | Lead frame structure and applications thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US7576418B2 (zh) |
KR (1) | KR100971938B1 (zh) |
TW (1) | TW200921880A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI761105B (zh) * | 2021-03-03 | 2022-04-11 | 南茂科技股份有限公司 | 半導體封裝結構及導線架 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101458366B (zh) * | 2007-12-13 | 2010-12-01 | 旭丽电子(广州)有限公司 | 光耦合器导线架料带 |
US7812430B2 (en) * | 2008-03-04 | 2010-10-12 | Powertech Technology Inc. | Leadframe and semiconductor package having downset baffle paddles |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62198144A (ja) | 1986-02-25 | 1987-09-01 | Nec Corp | リ−ドフレ−ムの構造 |
JPH04186666A (ja) * | 1990-11-19 | 1992-07-03 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置のリードフレーム |
US5376756A (en) * | 1991-12-20 | 1994-12-27 | Vlsi Technology, Inc. | Wire support and guide |
KR19990017130A (ko) * | 1997-08-21 | 1999-03-15 | 윤종용 | 리드프레임 |
US6809408B2 (en) * | 2002-01-31 | 2004-10-26 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with die pad having recessed portion |
JP4111767B2 (ja) | 2002-07-26 | 2008-07-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法および小型素子の電気特性検査方法 |
-
2007
- 2007-11-12 TW TW096142746A patent/TW200921880A/zh unknown
-
2008
- 2008-07-03 US US12/167,622 patent/US7576418B2/en not_active Expired - Fee Related
- 2008-07-29 KR KR1020080073956A patent/KR100971938B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI761105B (zh) * | 2021-03-03 | 2022-04-11 | 南茂科技股份有限公司 | 半導體封裝結構及導線架 |
Also Published As
Publication number | Publication date |
---|---|
KR100971938B1 (ko) | 2010-07-23 |
KR20090049012A (ko) | 2009-05-15 |
US7576418B2 (en) | 2009-08-18 |
US20090121329A1 (en) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9589868B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
TWI252573B (en) | Process for manufacturing leadless semiconductor packages including an electrical test in a matrix of a leadless leadframe | |
TWI298943B (en) | Leadless leadframe with an improved die pad for mold locking | |
US9824949B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
JP4102012B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US8222716B2 (en) | Multiple leadframe package | |
KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
KR100445073B1 (ko) | 듀얼 다이 패키지 | |
TWI334212B (en) | Lead frame with included passive devices | |
TW200425446A (en) | Lead frame structure with aperture or groove for flip chip in a leaded molded package | |
TW200913201A (en) | Dual side cooling integrated power device package and module and methods of manufacture | |
JP2011171768A (ja) | 半導体ダイ・パッケージ及びその製造方法 | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
TWI233674B (en) | Multi-chip semiconductor package and manufacturing method thereof | |
TW571406B (en) | High performance thermally enhanced package and method of fabricating the same | |
TW200921880A (en) | Lead frame structure and applications thereof | |
JP2017045804A (ja) | 半導体装置およびその製造方法 | |
CN107534036B (zh) | 用于具有垂直堆叠的芯片和组件的电子系统的引线框架 | |
KR101742896B1 (ko) | 스택 다이 패키지의 제조 방법 | |
TWI301316B (en) | Chip package and manufacturing method threrof | |
JP2002359332A (ja) | 半導体パッケージ及びその製造方法 | |
TW200950015A (en) | Leadless semiconductor package | |
CN211605144U (zh) | 一种氮化镓芯片在to-220中的封装结构 | |
TWI355728B (en) | Semiconductor package without outer leads | |
TW200901421A (en) | Stack assembly of semiconductor packages with fastening lead-cut ends of leadframe |