TW200913137A - Manufacturing method for silicon-containing coating film, silicon-containing coating film and semiconductor device - Google Patents
Manufacturing method for silicon-containing coating film, silicon-containing coating film and semiconductor device Download PDFInfo
- Publication number
- TW200913137A TW200913137A TW96133684A TW96133684A TW200913137A TW 200913137 A TW200913137 A TW 200913137A TW 96133684 A TW96133684 A TW 96133684A TW 96133684 A TW96133684 A TW 96133684A TW 200913137 A TW200913137 A TW 200913137A
- Authority
- TW
- Taiwan
- Prior art keywords
- ruthenium
- film
- group
- coating film
- containing coating
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200913137 九、發明說明: c發明所屬之技術領域3 技術領域 本發明係有關於一種使用於半導體裝置之障壁膜、阻 5 絕膜等。 【先前技術1 背景技術 隨著半導體裝置積體電路集積度的增加以及元件密度 的提昇,特別對於半導體裝置元件多層化的要求也隨之提 10 高。而隨著前述高集積化,配線間隔會跟著變窄,使得因 為配線間之電容增加所引起的配線延遲成為新的問題(參 照專利文獻1)。 更具體而言,目前為止,已知絕緣膜的寄生電容會降 低訊號傳播速度,不過,在半導體裝置機構之配線間隔大 15 於Ιμιη時,配線延遲並不會對機構全體產生太大的影響。 然而,當配線間隔在Ιμηι以下時,就會對機構的速度產生 較大的影響,特別是將來以Ο.ίμιη以下的配線間隔形成電路 時,配線間之寄生電容便會對機構速度帶來很大的影響。 配線延遲(Τ)因為配線電阻(R)及配線間之電容(C)所受 20 到的影響如下列第(8)式所示。 ΊμΟΚ .·.··(8) 第(8)式中,ε(介電常數)與C之關係顯示如第(9)式。 C=8〇8rS/d …"(9) (第(9)式中,S為電極面積,ε〇為真空之介電常數,ε, 5 200913137 為絕緣膜之介電常數,而d為配線間隔。) 因此,降低配線的電阻及絕緣膜的介電常數係減少配 線延遲的有效方法。 迄今,半導體積體電路之低介電常數絕緣膜主要係利 5 用矽化合物系的材料。又,半導體積體電路之多層配線構 造中的金屬配線係利用Cu,此時若不使用障壁膜,則Cu會 因為Cu的熱擴散率等而進入矽化合物系材料中,而會有使 低介電常數絕緣膜之絕緣性變差的問題。因此,目前係藉 由在Cu與矽化合物系低介電常數絕緣膜之間形成障壁膜, 10 以防止低介電常數絕緣膜之絕緣性變差。 現在,半導體積體電路之障壁膜係使用金屬系的材料 (稱為障壁金屬膜)。例如,目前所使用的障壁金屬膜係利用 約10nm厚、電阻較大的TaN、Ta等金屬系材料。然而,作 為障壁膜使用之金屬系材料較配線金屬之電阻為高,會提 15 高半導體裝置全體之配線電阻,這將成為半導體積體電路 之高速作動及高信賴性的障礙。 專利文獻1 :特許第3585384號公報(段落號碼0002) t發明内容3 發明揭示 20 發明所欲解決之課題 本發明之目的在於提供一種可解決上述問題的塗膜、 特別是可作為障壁膜或阻絕膜之優異塗膜以及使用前述膜 之半導體。在此,本發明中稱為障壁膜之塗膜係代替以往 之障壁金屬膜的膜,由於其Cu擴散防止性之特性,幾乎所 200913137 有在多層配線中使用以往障壁金屬膜之處皆可替換成前述 障壁膜。由以下說明可闡明本發明之其他目的及優點。 解決課題之手段 根據本發明之一態樣,係提供一種含矽塗膜之製造方 5 法,其係包含在半導體裝置之密度為2.4g/cm3以上之含矽塗 膜的製造方法,且該製造方法係使用具有感光性官能基之 至少一種矽烷系化合物而形成含矽塗膜前驅物,然後將至 少一種光單獨或組合地照射於前述含石夕塗膜前驅物,而得 到前述含ί夕塗膜者。 10 藉由本發明態樣,可提供一種新的半導體用的膜。前 述膜可作為障壁膜或阻絕膜而使用。若使用作為障壁膜, 可有助於降低配線電阻。而若使用作為阻絕膜,則可得到 提昇I虫刻或CMP {化學機械研磨法(Chemical Mechanical Polishing)}中之選擇比(減少本發明之含矽塗膜的單位膜厚 15 所需的時間與減少其他材料之單位膜厚所需的時間的比) 的效果。又,也有助於降低介電常數。如此一來,藉由本 發明態樣,可實現一種介電常數或配線電阻較小、高速作 動及具優異高信賴性的半導體裝置。 本發明之較佳態樣例如:在前述含矽塗膜包含障壁 20 膜;與前述障壁膜相接之配線係銅配線;前述含矽塗膜包 含蝕刻阻絕膜;前述含矽塗膜包含化學機械研磨法中之阻 絕膜;前述矽烷系化合物係包含下列通式(1)〜(3)中之任一 者所表示之化合物者, 7 200913137 [化1]
…⑴ [化2]
X2 R2 …(2) [化3] X1—Si—i2 x3 …⑶ 8 200913137 在此,前述式(1)〜(3)中,R^R2及R3係彼此獨立地表示氫、 碳數1〜4之脂族烴基、可包含取代基之碳數6〜8之芳烴 基、或可包含取代基之碳數4〜8之雜環芳香族基,X1、X2 及X3係彼此獨立地表示氯基、羥基、碳數1〜3之烷氧基、 5 或碳數1〜4之烷基胺基,又,在前述各式(1)〜(3)中,R1、 R2及/或R3至少包含1個感光性官能基;前述矽烷系化合物 包含有氮插層化合物,該氮插層化合物係對於選自於由前 述式(1)〜(3)中之任一者所表示之化合物所構成之群的至 少兩個化合物,分別除去X1、X2及X3中至少任一者,並透 10 過氮互相鍵結而得者;前述氮插層化合物係包含下列通式 (4)〜(7)中之任一者所表示之化合物者, [化4] …⑷ 3 Τ' f R3—Si—N—Si—R3
I I 200913137 [化5] (5) (6) χ2—Si—N—Si—X2 I:化 6] f f .
Si一N—Si—R
[化7]
在此,前述式(4)〜(7)中,R1、R2及R3係彼此獨立地表示 5 氫、碳數1〜4之脂族烴基、可包含取代基之碳數6〜8之芳 烴基、或可包含取代基之碳數4〜8之雜環芳香族基,X2及 10 200913137 5 10 15 20 X3係彼此獨立地表示氯基、經基、碳數1〜3之燒氧基 ^ 碳數1〜4之烧基胺基,η表示3〜5的整數,又,在前述各弋 (4)〜(7)中,R2&/4R3至少包含丨個感光性官能基;^ 述感光性官能基係選自於由苯基'乙烯基及吡咬基所構成 之群的基;鍵結於前述矽烷系化合物之妙 原子的前述 感光性官能基之數係至少2以上者;特別是鍵· 系化合物之矽之一原子的前述感光性官能基之數為^者: 述光係紫外線或電子輯者;_是前述紫外、線係= 外線者;包含有加減理者;前述域處理係在前述^ 射前、前述光照射中及前述光照射後中之 進行者。 〃—者之時點 人根據本發明之其他態樣,可提供以上述方法所製成的 ΓΓ膜或包含有以上”㈣製成之含㈣ 襄置4述半導體裝置宜包含多層配線構造。何體 藉由本發明態樣,可提供一種新的半導 述膜可作為障壁膜或㈣膜而使用,有助 阻、提昇蚀刻或CMP之選擇比、降低介電常數。如:配:電 藉由本發明態樣,可實現―種介電f數或配線電 馬速作動及具優異高信賴_半導體裝置。 發明之效果 藉由本發明,可提供—種新的半導體 可作為障《或阻絕-使用。若使⑽為障壁膜則^ =於降低配線電阻。而若使用作為阻絕膜,則可得到提昇 餘刻或咖之選擇比的敦果。又,也有助於降低介電2 11 200913137 另卜由於"、有與絕緣臈的優異密著性,因此也有助於改 。成xm率如此一來,藉由本發明,可實現一種介電常數 或配線電阻較小、高速作動及具優異高信賴性的半導體褒 置。 ^ 5 圖式簡單說明 第1圖係IL作中之多層配線構造體的橫截面圖。 第2圖係I作中之多層配線構造體的橫截面圖。 第3圖係製作中之多層配線構造體的橫截面圖。 第4圖係製作中之多層配線構造體的橫截面圖。 1〇 第5®係製作中之多層配線構造體的橫截面圖。 第6圖係製作中之多層配線構造體的撗截面圖。 實施發明之最佳型態 以下,參照附加圖式說明本發明之實施型態例。不過, 15本發明之技術範圍並非限定於以下之實施型態或圖式所示 之例,而係及於申請專利範圍所記載之發明與其均等物者。 使用具有感光性官能基之矽烷系化合物形成矽烷系塗 膜後,藉由光照射而使感光性官能基進行反應,並藉由交 聯等使塗膜高密度化,藉此,可使所產生之塗膜具有配線 2〇金屬擴散防止機能或阻絕膜機能。此係由於藉由使存在於 矽烷系塗膜中之感光性官能基進行光聚合而提昇膜之密 度,而可形成配線金屬原子無法透過之細緻緊密的膜之故。 若利用本發明之膜作為障壁膜,與以往之障壁膜相 比,藉由薄膜化可增加配線層的截面積,藉此,可減低配 12 200913137 線電阻並且可防止配線金屬向層間絕緣膜擴散。因此,可 提供一種高速且可信賴性高之半導體裝置。此時,關於與 障壁膜相接之配線的材質無特別限制,本發明中之配線可 使用眾所週知之材質的配線。配線之材質可舉例如:銅、 5 鋁、鎢、聚矽等。與障壁膜相接之配線為銅配線時,實用 性較高因此特別佳。 又,從本發明之膜具有非常薄且高的密著性,又較為 堅硬,與以往之層間絕緣膜相較之下,膜之組成大為不同 之點來看,發現也可將本發明之膜作為蝕刻阻絕膜或CMP 10 阻絕膜來使用。藉由將本發明之膜作為蝕刻障壁膜、CMP 障壁膜而進行應用,可提升蝕刻或CMP之選擇比。又,也 可因為薄膜化而得到降低介電常數的效果。 本發明之含矽塗膜係包含於半導體裝置之塗膜,係使 用具有感光性官能基之至少一種矽烷系化合物而形成含矽 15 塗膜前驅物,然後將至少一種光單獨或組合地照射於前述 含矽塗膜前驅物以進行製造,且密度為2.4g/cm3以上。 本發明之含矽塗膜若為包含於半導體裝置之塗膜,則 何種塗膜皆可,而半導體裝置特別以具有多層配線構造者 為佳。 20 在用途上,本發明之含矽塗膜宜利用為障壁膜。又, 宜使用作為蝕刻阻絕膜、CMP阻絕膜等阻絕膜。但,由於 本發明之含矽塗膜也可為絕緣膜,故可在需要時使用作為 其他種類之絕緣膜,也可使用於可發揮複數機能的情形。 亦即,也可使用於絕緣機能、配線金屬擴散防止機能及阻 13 200913137 絕機能等各種級合之用途。 低盆介電常=岭化合物所形成之其他絕緣膜,為了降 ::、广數’一向採取導入空隙而使之為低密度的方 疋σ人發現使其焉密度化,反而可得到可發揮適 α作為障_纽絕歡良好㈣的構造。而密度需要 2.4g/Cm以上,以密度⑽以以上為佳藉由上述密度, I實現適置之叫金屬擴㈣止魏或阻絕機 能。關於密度,若為2.4g/em3以上,則於助存有孔隙也無 妨,但一般以不存在有孔隙者為佳。 10 15 20 為了使本發明之含石夕塗膜高密度化,當然不能急速地 進行溶劑除去等,而須儘可能地使内部不產生孔隙,但導 入適當量的感光性官能基以提昇交聯度也係十分重要之 事。 本發明之含石夕塗膜的膜厚並無特別限制,但由於無論 是作為障壁膜或是作為阻絕膜而產生機能的情形,皆有助 於作為絕緣膜而提昇介電常數,故從前述觀點來看膜厚 越薄越好。使膜厚小於2nm較為容易,故選擇前述膜厚較為 有利。例如’在❹為障魏時,相對於叫之等障壁 金屬膜需要Khnn左右的膜厚,本發明之膜厚為小於2邮即 可’相對地可增加配線層的厚度,結果可降低配線電阻。 、本發明之魏系化合物巾’包含有:叫他基來取代 通式為SinH2n+2的械之氫的化合物、及前述取代化合物間 透過前述取代基而麗的化合物。述化合物並益特 別限制,可適當地使用週知之化合物或來自於該等化合物 14 200913137 之何生物本發明切㈣化合物巾,可含有不妨礙本 明效果的雜質。 關於本發月之感光性官能基,若為可藉由光照射而引 起化學反狀基,·__,可從週知之稱為感光性 官能基者中進行適當地選擇。上述感光性官能基係例如: 乙稀基、丙烯醯基、窄基、苯基、幾基、緩基、重氮基、 疊乳基、桂祕基、輯酸基、亞桂皮基、氰基錄皮基、 咳喃基戊二稀基、p_亞苯二丙烯酸醋基、㈣基等。在前 10 述中,因為乙稀基、笨基"比咬基易因光照射而急速引起 化學反應,故以上述三者為較佳。 關於-個分子中所包含之感光性官能基的數,並無特 另】限制,般而s,雖然感光性官能基之數越多,交聯的 私度也會隨之增加,因而較為有利,但製造也較為困難, 且會產生光照射所引起之化學反應變慢等缺點,故無法一 15概而論。從容易製造、光照射之化學反應快、且容易提昇 所產生膜之密度的觀點來看,鍵結於矽烷系化合物之矽之 一個原子的感光性官能基之數宜至少為2以上,以3為更佳。 本發明之含矽塗膜前驅物之概念係包含從使用本發明 之石夕烧系化合物而成之膜,至形成本發明之含矽塗膜前之 2〇狀態的膜。亦即,由矽烷系化合物所構成之膜、以及加熱 月'J述膜而提昇與形成本發明含矽塗膜之對象(在本說明書 中也單稱為底層)間的密著性的膜 ,皆為本發明之含石夕塗膜 ^驅物。本發明之含矽塗膜前驅物可以任何方法形成,例 如可將本發明之矽烧系化合物溶解於溶劑之溶液、或者當 15 200913137 物本身或^錢麵驗麟’將轉日狀械系化合 溶液。^錢㈣或魏於絲,’倾料加熱等除去 之方法可列舉如:旋塗法、浸塗法、揉塗法、 5 10 15 20 的膜及夏^法等。其中’旋塗法%於實現均一且較薄 例如· ^塗布效率之點而較佳。施行旋塗法時,其條件 疋轉數為1〇〇〜10000 左 為佳,而時門心, P左右,並以8〇〇〜5_哪 間為1秒〜10分左右,以10〜9〇秒為佳。 性使用之溶劑,本發明之料系化合物為可溶 丙酮、甲基異丁基甲酮、曱 路:乙基賽路蘇,,、…二醇二基: :曱广_、二氧雜環己燒、二乙 : ::、丙二醇-曱基〜醇-乙基,、丙二醇:: ^使=Γ。科,tw化竭液體時,也 插合物,該氮 合物、或選自於式⑴〜(3);:^ 之群的至少兩個化合物’分別去除:表:構成 者,並透過氮互相鍵結而得者。 夕任一 本發明之㈣系化合物以實質上僅為 :!所表示之化合物、或僅為上述氮插層化合物、: 實質上為式(1)〜(3)之任一去化± 4僅為 者所表示之化合物與上逃氮插 16 200913137 層化合物者為佳。另外,在本發明中,「實質上」係指容許 其中含有不妨礙本發明效果之程度的雜質。 上述II插層化合物一般而言係稱為碎氮烧,前述氮插 層化合物宜包含式(4)〜(7)中任一者所表示之化合物,以實 5 質上式(4)〜(7)中任意者所表示之化合物所構成者為更佳。 前述化合物中,多為容易取得、或者由容易取得之原 料可輕易合成,並且易於形成膜、易於藉由照射光而進行 鍵結者。又,式(7)所表示之化合物為環狀化合物。 [化8] …⑴ ?1 R2—Si—R3
I X1 [化9] pi
T X1—Si—X2
I R2 17 10 ---(2) 200913137 [化 10]
X3 ---(3) >C2 [化川
(4) R3—Si—N~Si—R3
I I R2 R2 [化 12] …⑸ χ2—Si—N—Si—X2 R2 18 200913137 [化 13]
(在此,前述式⑴〜⑺中’ Rl、RW係彼此獨立地表 示氫、碳數1〜4之脂族烴基、可包含取代基之碳數6〜8之 5芳烴基、或可包含取代基之碳數4〜8之雜環芳香族基,χ1、 X2及X3係彼此獨立地表示氯基、羥基、碳數丨〜3之烷氧美、 或碳數1〜4之烷基胺基。η表示3〜5的整數。又,在前述各 式⑴〜(3)中,R、R2及/或尺3至少包含丨個感光性官能基. 而在前述各式(4)〜⑺中,幻、職/或幻至少包含1個感光 10 性官能基。) 感光性官能基雖為R丨、R2及R3之任一者’但R1 ' R2及 R也可包含《光性官能基之基。例如,上述脂族煙基有 19 200913137 飽和脂族烴基或不飽和脂族烴基,但為飽和脂族煙基時則 無法成為感光性官能基。實際上可使用作為感光性官能基 之基或較適宜之基係如上所述。 關於可包含取代基之碳數6〜8的芳烴基及可包含取代 5基之碳數4〜8的雜環芳香族基中之取代基種類,並無特別 限制,即使取代基變成感光性官能基者也無妨。一般而言, 以構造較為簡單之1〜4的烷基作為取代基、或是沒有取代 基者為佳。 X、X2及X3及矽氮烧鍵係用以提高與底層之密著性的 基,如上述之底層並無特別限制,但由於本發明之含石夕塗 膜係包含氮而作為主成分之一者,故底層以同樣包含有矽 而作為主成分之絕緣膜為佳。具體而言,χΐ、X2及X3及石夕 烷鍵具有Si-OH鍵,或與系統之水分反應藉由水解而產生 Si-OH鍵,可以藉由與底層之si-〇H進行脫水鍵結而產生堅 15固的鍵結,故可提升與底層之密著性。若與絕緣膜之密著 性優異,則可大幅改善多層配線形成之成品率。 將本發明之含矽塗膜前驅物形成於配線上時,配線金 屬與含矽塗膜之密著性係劣於絕緣膜與含矽塗膜之密著 性。因此,作為設置本發明之含石夕塗膜前驅物之對象的底 20層應避免包含太多配線金屬表面。但是,即使在配線金屬 表面包含於底層之情況下,同時,若由具有與本發明含矽 塗膜之優異密著性的材料所構成之底層部分較多時(例 如,在配線埋入絕緣膜上之狀態的平面上塗布本發明之含 矽塗膜前驅物、且配線部分在某程度以下時),也不會產生 20 200913137 問題。 由於本發明之底層係於膜内部具有空孔之所謂多孔質 層間絕緣膜,而可實現低介電常數,故甚為適合。前述膜 可列舉例如:藉由氣相成長法所形成之碳摻雜(Carbon DopecDS^膜或於碳摻雜Si⑽添加熱分解性化合物而形 成極細微孔之多孔碳摻雜si〇2膜、藉由旋塗法所形成之多 孔質石夕、有機多孔質膜等。另外,前述膜中,從控制極細 微孔或密度控制的觀點來看,以由旋塗法所形成之多孔質 含矽絕緣膜為佳。前述以旋塗法所形成之多孔質含矽絕緣 10膜例如於四烷氧矽烷、三烷氧矽烷、甲基三烷氧矽烷、乙 基三烷氧矽烷、丙基三烷氧矽烷、苯基三烷氧矽烷、乙烯 基三烷氧矽烷、烯丙基三烷氧矽烷、環氧丙基三烷氧矽烷、 二烷氧矽烷、二甲基二烷氧矽烷、二乙基二烷氧石夕烧、 丙基二烷氧矽烷、二苯基二烷氧矽烷、二乙稀基二院氧石夕 15 烧、一稀丙基一炫*氧碎烧、二ί哀氧丙基二院氧碎燒、苯其 甲基二烧氧石夕烧、苯基乙基二烧氧石夕炫、笨基丙基三院氧 矽烷、苯基乙烯基二烷氧矽烷、苯基烯丙基二烷氧石夕院、 苯基環氧丙基二烧氧石夕院、甲基乙稀基二烧氧石夕院、乙基 乙稀基二烧氧石夕烧、丙基乙稀基二烧氧石夕烧等以水解/聚縮 20 合所形成之聚合物中,添加熱分解性之有機化合物等,並 藉由加熱而形成細孔者。另外,更宜使用藉由四級烧基胺 所形成之團狀多孔質石夕前驅物,此係由該前驅物之孔隙大 小較小、且具有均一之孔隙之故。 在本發明之含矽塗膜之製造方法中,當使用本發明之 21 200913137 矽烷系化合物之溶液時,為了除去溶劑及促進與底層之密 者性(具體而s ’係促進Si-0-Si鍵),必須施行加熱處理。 此時,由於當加熱溫度過高時,會引起本發明之石夕燒系化 合物的自縮合反應,故除去溶劑時,為了抑制前述反應, 5 宜以較低的溫度進行加熱。亦即,宜至少以2階段的溫度進 行加熱。用以提昇密著性之加熱本身無須進行光照射,故 可在光照射前進行,但也可與光照射同時或在其後進行。 又,光照射中之加熱也可能促進因光照射所引起的化學反 應。 〇 加熱之條件因包含上述各種因素,故難以一概而定, 宜藉由實驗等來決定,但一般而言,欲除去溶劑時以15〇。〇 以下之溫度為佳。為了提昇密著性,以50°C〜400°C之範圍 的溫度為佳,而從藉由光照射促進化學反應的意義來看, 以室溫〜400°C之範圍的溫度為佳。 5 使用於本發明之光照射的光,若可在減壓或常壓下使 本發明之感光性官能基反應而產生光聚合,則無須特別限 定,可舉例如:紫外線(UV)、電子射線、雷射、χ射線、 微波等,以紫外線或電子射線為佳。從照射效率的觀點來 看,以在真空中照射紫外線者為佳。 -0 紫外線分成波長315nm〜400nm之UV-A、波長280nm 〜315nm之UV-B、波長200nm〜280nm之UV-C、波長 10nm 〜200nm之VUV(真空紫外線:Vacuum Ultra Violet)。使用 於本發明之光照射的紫外線可使用上述任一者,特別以 UV-C為佳。此係由於可同時以高效率照射廣範圍,且可進 22 200913137 行短時間處理之故。另外,尤 r在照射時’為了進行壓力調整 或重整,也可流通氮、氩箄惰+ 氣寻N〖生軋體。又,在〜400。匸之範 圍内,也可以單-或複數之步驟一面加熱、一面照射可 促進光聚合反應而可進行更短時間之處理,但也可因應需 5 要進行適當選擇。 以本發明之方法所製造之含石夕塗膜宜使用為障壁膜、 敍刻阻絕膜或,具有前賴之半導體裝置係介 電常數或配線電阻較小,而可實現高速動作及高信賴性 者。因此,本發明之含石夕塗膜特別適於含有多層配線構造 10之半導體裝置。 實施例 以下,詳述本發明之實施例及比較例。 [實施例1〜7] (1) 製作於Si基板上形成之多孔質含矽絕緣膜(主要包 s石夕與氧,也包含碳與氫之類Si〇2的膜,「cERAMATE NCS」;觸媒化成工業製)。 (2) 將表1所示之各矽烷系化合物(等於本發明之「矽烷 系化合物」)0.lmo1與作為溶劑之甲基異丁基甲酮0.2mol混 δ而調製成的石夕烧系化合物溶液,於(1)所製作之多孔質含 2〇矽絕緣膜上,藉由旋塗法以旋轉數2000rpm、塗布時間30 秒之條件進行塗布。接著,將該Si基板置於設定為l〇(TC之 熱板,以1分鐘之條件施行溶劑乾燥。 (3) 接著,對於(2)所得之附有各含矽塗膜之多孔質含矽 絕緣膜’施行依表1所示之光照射。使用高壓水銀燈(波長 23 200913137 200mn〜60〇nm)作為UV,並依預定溫度(未記載為々⑽它時 則為室溫),照射10分鐘。 (4)接者,測疋膜厚。膜厚之測定係使用透過型電子顯 微鏡來測定各含矽塗膜之膜厚。 5 (5)然後,測定與底層之密著性。密著性之測定係藉由 旋拉(stud pull)測定法來測定各實施例之積層膜的密著 性。具體而言,以環氧樹脂將鋁製之銷(pin)接著於各含矽 塗膜上,將之拉伸,觀察遭破壞時之破壞處,求出斷裂拉 伸強度。 10 (6)接著,測定蝕刻選擇比。對於未施任何處理的多孔 質含石夕絕緣膜及附有實施例1〜7之含石夕塗膜的多孔質含石夕 絕緣膜,藉由將CFVCHF3氣體為原料之F電漿進行乾式蝕 刻,直到Si基板表面出現為止,從多孔質含矽絕緣膜之蝕 刻時間(A)與附有實施例1〜7之含矽塗膜的多孔質含矽絕 15緣膜之蝕刻時間(B)的差,算出蝕刻選擇比。亦即,{(b — A)/(本發明之含矽塗膜之膜厚)}/ {a/(多孔質含矽絕 緣膜之膜厚)}係蝕刻選擇比。 (7)接著,使用X射線反射率法測定實施例丨〜7之含矽 塗膜的密度。 20 將結果整理如表1。表1中,寫成官能基X者係指χ,、 X2、X3及矽氮烷鍵中之任一者。 [實施例8〜14] ⑻參照第卜6圖,依照步驟1,於形成有晶體層之& 晶圓(1)上,依照步驟2,形成層間絕緣膜(6)、阻絕膜(乃1 24 200913137 郷成電極取出用之接觸孔,而前述晶體層係形成以元件 ^分離膜⑺所分離、具有_散層⑸)、汲極擴散層⑽ 及側壁絕緣膜(3)的匣電極者。 5 10 15 20 依照步驟3,以濺鍍法於前述接觸孔师0之障 壁金屬糊後’藉由混合WF6與氫還原而埋入包覆層 W(9) ’並藉由CMP除去介層(vir)以外的部分。 然後,依照步驟4,設置將本發明化合物塗 布、溶劑乾燥後,施行光照射而形成之本發明之含石夕塗膜 (10),而作為侧阻_(錢將如±述所設置之本發明的 含石夕塗膜單稱為試驗膜)。再於其上,形成16Gnm之多孔質 含石夕絕緣膜(11),作為CMP阻絕膜而形成試驗膜(12)。 此外,依照步驟5,將在前述積層膜施行配線寬度 lOOnm、空隙10〇nm之第丨層配線圖案的電阻層加上光罩’ 藉由以CF4/CHF3氣體為原料電漿來加工配線溝。在前 述配線溝中,形成試驗膜(13)以作為用以阻隔〇11擴散至絕 緣層的障壁膜’進行電鍍時,藉由濺鍍形成作為電極之1〇nm 的Cu。此外’藉由電鑛堆積6〇〇nm之Cu(14)後,藉由CMP 除去配線圖案部以外之金屬,並藉由氣相成長法形成3〇nm 之SiN膜(15)作為擴散防止膜,而形成第1層之配線層(步驟 6)。 接著’依照步驟7、8,於前述配線層上形成180nmi 多孔質含矽絕緣膜(16)、試驗膜(17)、160nm之多孔質含矽 絕緣膜(18)、試驗膜(19)。 將在前述絕緣層形成介層圖案之電阻層加上光罩,並 25 200913137 藉由以CF4/CHF3氣體為原料之F電漿改變氣體組成、麼 力,依試驗膜/多孔質含石夕絕緣膜/試驗膜/多孔質含石少 絕緣膜之順序進行加工。接著,將實施第2層配線圖案之電 阻層加上光罩’藉由以CF4/CHF3氣體為原料之F電漿進行 5 加工(步驟9)。 在前述介層及配線溝,形成試驗膜(20),於電鍍時以濺 鍵形成10nm之作為電極的cu。此外,藉由電鑛堆積i4〇〇nm 之Cu(21)後,藉由CMP除去配線圖案部以外之金屬(步驟 10),並藉由氣相成長法形成3〇nm之siN膜(22)作為擴散防 10 止膜’而形成第2層的配線層。 以下’重複上述加工步驊,形成3層配線。另外,試驗 膜之膜厚皆小於2nm。 分別使用實施例1〜7之含矽塗膜作為試驗膜而試作如 前述構造之多層配線構造體,使用所試作之多層配線構造 15 體,將1〇〇萬個連續介層之成品率、配線電阻、實效層間電 容及由電子顯微鏡觀察戴面有無Cu擴散至絕緣層顯示於表 2。以電子顯微鏡判斷截面有無Cu擴散至絕緣層的判定,係 對於所試作之多層配線構造體,在大氣中進行200°C、1小 時之處理後進行判定。在前述條件下若無擴散,則判斷為 20 作為障壁膜無實用上的問題。表2中,實施例8〜14分別係 使用實施例1〜7之含石夕塗膜之例。 [實施例15〜21] (9)將實施例8〜14之蝕刻阻絕膜(10) ' (17)及CMP阻絕 膜(12)、(19)換成習知之钮刻阻絕膜、CMP阻絕膜的SiC膜 26 200913137 30ππι,而試作多層絶緣配線構造。 使用前述多層配線構造體而將100萬個連續介層之成 品率、配線電阻、實效層間電容及由電子顯微鏡觀察截面 有無Cu擴散至絕緣層顯示於表3。 5 [實施例22〜28] (1〇)將實施例8〜14之用以防止Cu擴散至絕緣層的障 壁膜(13)、(2〇)換成習知之障壁金屬膜TaN10nm,而試作多 層配線構造體。使用前述多層配線構造體而將1〇〇萬個連續 介層之成品率、配線電阻、實效層間電容及由電子顯微鏡 10 觀察截面有無Cu擴散至絕緣層顯示於表4。 [比較例1〜2] 將表1所示之習知障壁金屬膜TaN及習知之蝕刻阻絕、 CMP阻絕膜(SiC膜)代替實施例丨〜7之含矽塗膜,並在多孔 質含石夕絕緣膜上,對於TaN膜使用濺鍍法,對於SiC膜使用 15電楽"CVD法而形成膜。 對於如上述而得之樣本實施與實施例〗〜7 —樣的評 價。 結果顯示於表1。從表1可知··本發明之含矽塗膜可形 成為較薄的膜厚,可較以往之障壁金屬膜為較薄的膜厚(關 20於配線金屬擴散防止機能容後再述),具有優異密著性(與比 較例不同,實施例在與多孔質含石夕絕緣膜之間不會產生剝 離),财可改善成品率的優異性質,且較比較例之敍刻選 擇比為高’作為障壁膜具有優異的性質。 [比較例3] 27 200913137 使用與比較例2相同的SiC膜(10、12、17、19)(各膜厚 30nm)代替試驗膜(10)、試驗膜(12)、試驗膜(17)及試驗膜 (19),使用與比較例1同樣的TaN膜(13)(各膜厚l〇nm)代替試 驗膜(13)及試驗膜(20),除了依比較例之膜/多孔質含矽絕 5 緣膜/比較例之膜/多孔質含矽絕緣膜之順序加工,以代 替試驗膜/多孔質含矽絕緣膜/試驗膜/多孔質含矽絕緣 膜之順序加工以外,其他皆與實施例8〜14一樣,而試作多 層配線構造體。使用前述多層配線構造體而將1〇〇萬個連續 介層之成品率、配線電阻、實效層間電容及由電子顯微鏡 10觀察截面有無Cu擴散至絕緣層顯示於表2。 從前述表2〜4之配線金屬的擴散結果,可知:使用本 發明之含矽塗膜也可防止配線金屬的擴散。 又,從實施例8〜28與習知構成之比較例3的比較,顯 不出:(a)在實施例8〜14中,與習知構造相較之下,在配線 15電阻與實效層間電容兩方面可得到較優異的特性;(b)在實 施例15〜21中,與習知構造相較之下,實效層間電容雖與 習知構造為相同程度,但可將配線電阻抑制為較低;(幻在 實施例22〜28中,與習知構造相較之下,配線電阻雖與習 知構造為相同程度,但可將實效層間電容抑制為較低。上 2〇述情形顯示:若僅對於如實施例15〜21之障壁膜(13、2〇) 採用本發明之含砍塗膜,則可將配線電阻抑制為較以往為 低,右僅對於如實施例22〜28之阻絕膜(1〇、12、17、19) ^用本發明之切塗膜’則可將實效層間電容抑制為較以 住為低,若如實施例8〜14般,對於障壁膜(13、2〇)與阻絕 28 200913137 膜(10、12、17、19)兩者皆採用本發明之含矽塗膜,則可將 配線電阻與實效層間電容兩者抑制為較以往為低。又,值 得注意的是每一種情形皆可較以往之構造提昇成品率。若 分析比較例3之不良處,障壁金屬膜及阻絕膜之一部分存在 5 有被覆性及密著性較差之處,並且可確認出薄膜剝離或Cu 的擴散。相對於此,實施例8〜28之實施膜不僅膜之被覆性 及密著性良好,也無法確認出膜剝離或Cu擴散。 如以上說明,根據本發明,可得到低電阻、低電容且 可信賴性高之積層絕緣膜構造體極多層配線構造。又,藉 10 由前述多層配線構造,特別有助於半導體裝置之應答速度 的高速化。 表1 例 矽烷化合物 感光性 官能基 官能基X 光照射 膜厚 (nm) 密著性 (kg/cm2) 钱刻選 擇比 密度 (g/cm3) 實施例1 三乙烯基乙 氧基矽烷 乙烯基 烷氧矽烷 基 UV <2 672 9 2.44 實施例2 三乙烯基乙 氧基碎院 乙烯基 烷氧矽烷 基 UV <2 674 11 2.88 實施例3 三乙烯基乙 氧基矽烷 乙烯基 烷氧矽烷 基 UV (真空) <2 672 10 2.41 實施例4 三乙烯基乙 氧基矽烷 乙稀基 烷氧矽烷 基 UV (400°〇 <2 680 10 2.68 實施例5 雙(二甲胺基) 二苯基矽烷 苯基 烷基胺基 UV <2 668 11 3.25 實施例6 4-[2-(三氯矽 基)乙基]吡啶 吡啶基 氣基 UV <2 712 11 3.01 實施例7 1,1,3,3-四苯 二甲基二矽 氮烷 苯基 矽氤烷鍵 UV <2 655 10 2.75 比較例1 TaN - - - 10 523 - 7.64 比較例2 SiC - - 30 434 6 - (注)密著性:實施例中係在銷與含矽塗膜之間產生 斷裂。而比較例係在含矽塗膜與底層膜之間產生斷裂 29 200913137 表2 例 配線金屬之擴散 配線電阻(ηιΩ/ϋΙ) 實效層間電容 (fF/mm) 成品率(%) 實施例8 無 115.3 156.6 97.8 實施例9 無 115.0 160.1 97.7 實施例10 無 114.8 156.1 97.8 實施例11 無 115.1 158.1 97.8 實施例12 無 122.0 164.0 99.8 實施例13 無 120.3 161.7 98.5 實施例14 無 124.7 159.9 99.8 比較例3 無 152.3 189.6 97.1 表3 例 配線金屬之擴散 配線電阻(γπΩ/ΙΖΙ) 實效層間電容 (fF/mm) 成品率(%) 實施例15 無 114.9 189.6 97.9 實施例16 無 115.3 188.9 97.8 實施例17 無 114.5 189.5 97.6 實施例18 無 115.0 188.8 97.7 實施例19 無 121.7 189.5 99.8 實施例20 無 120.9 190.0 98.0 實施例21 無 124.7 189.1 99.5 5 表4 例 配線金屬之擴散 配線電阻(ηιΩ/〇) 實效層間電容 (fF/mm) 成品率(%) 實施例22 無 152.9 156.3 97.7 實施例23 無 153.1 159.5 97.7 實施例24 無 152.3 156.0 97.8 實施例25 無 152.4 157.7 97.7 實施例26 無 151.3 162.9 99.5 實施例27 無 153.5 161.8 98.2 實施例28 無 151.9 160.3 99.7 30 200913137 i:圖式簡單說明3 第1圖係製作中之多層配線構造體的橫截面圖。 第2圖係製作中之多層配線構造體的橫截面圖。 第3圖係製作中之多層配線構造體的橫截面圖。 5 第4圖係製作中之多層配線構造體的橫截面圖。 第5圖係製作中之多層配線構造體的橫截面圖。 第6圖係製作中之多層配線構造體的橫截面圖。 【主要元件符號說明】 1.. .Si晶圓 12."試驗膜 2…元件間分離膜 13…織膜 3...側壁絕緣膜 14...Cu 5a…源擴散層 15...擴散防止膜 5b…汲極搬欠層 16...多孔質含石夕絕緣膜 6...層間絕緣膜 17…试驗膜 7…阻絕膜 18...多孔質含石夕絕緣膜 8...ΤΪΝ障壁金屬膜 19…試驗膜 9...包覆層W 20·.·試驗膜 10...試驗膜(即本發明之含矽塗 21...Cu 膜) 22...擴散防止膜 11…多孔質含石夕絕緣膜 31
Claims (1)
- 200913137 十、申請專利範圍: 1. 一種含矽塗膜之製造方法,係包含在半導體裝置之密度 為2.4g/cm3以上之含矽塗膜的製造方法,且該製造方法 係 5 使用具有感光性官能基之至少一種矽烷系化合物 而形成含矽塗膜前驅物, 然後將至少一種光單獨或組合地照射於前述含石夕 塗膜前驅物,而得到前述含$夕塗膜者。 2. 如申請專利範圍第1項之含矽塗膜之製造方法,其中前 10 述含矽塗膜包含障壁膜。 3. 如申請專利範圍第2項之含矽塗膜之製造方法,其中與 前述障壁膜相接之配線係銅配線。 4. 如申請專利範圍第1項之含矽塗膜之製造方法,其中前 述含矽塗膜包含蝕刻阻絕膜。 15 5.如申請專利範圍第1項之含矽塗膜之製造方法,其中前 述含矽塗膜包含化學機械研磨法中之阻絕膜。 6.如申請專利範圍第1項之含矽塗膜之製造方法,其中前 述矽烷系化合物係包含下列通式(1)〜(3)中之任一者所 表示之化合物者, 20 [化 15] f R2—si — R3 ---(1) I χΊ 32 200913137 X1—Si—X2 ---(2) I R2 [化 17] f X1—Si一X3 ---(3) Jc2 在此,前述式(1)〜(3)中,R1、R2及R3係彼此獨立 地表示氫、碳數1〜4之脂族烴基、可包含取代基之碳數 6〜8之芳烴基、或可包含取代基之碳數4〜8之雜環芳香 5 族基,X1、X2及X3係彼此獨立地表示氣基、羥基、碳數 1〜3之烷氧基、或碳數1〜4之烷基胺基,又,在前述各 33 200913137 式(1)〜(3)中,RkR2及/或R3至少包含1個感光性官能基。 7. 如申請專利範圍第6項之含矽塗膜之製造方法,其中前 述石夕烧系化合物包含有氮插層化合物,該氮插層化合物 係對於選自於由前述式(1)〜(3)中之任一者所表示之化 5 合物所構成之群的至少兩個化合物,分別除去X1、X2 及X3中至少任一者,並透過氮互相鍵結而得者。 8. 如申請專利範圍第7項之含矽塗膜之製造方法,其中前 述氮插層化合物係包含下列通式(4)〜(7)中之任一者所 表示之化合物者, 10 [化 18] (4) R3—Si 一|S|—Si—R3 I I R2 R2 [化19] ?: r X2—Si一N—Si—X2 R2 34 (5) 200913137 [化 2〇]在此,前述式(4)〜⑺中,R1、r2及R3係彼此獨立 地表承氫、碳數1〜4之脂族烴基、可包含取代基之碳數 6〜8之芳烴基、或可包含取代基之碳數4〜8之雜環芳香 族基’ X及X3係彼此獨立地表不乳基、起基、碳數1〜3 之烷氧基、或碳數1〜4之烷基胺基,η表示3〜5的整數, 又,在前述各式(4)〜(7)中,R1、R2及/或R3至少包 個感光性官能基。 9. 如申請專利範圍第1項之含矽塗膜之製造方法, ,、T則 述感光性官能基係選自於由苯基、乙烯基及π比咬基所構 成之群的基。 10. 如申請專利範圍第i項之含矽被膜之製造方法,其中 35 200913137 結於前述矽烷系化合物之矽之一原子的前述感光性官 能基之數係至少2以上。 11. 如申請專利範圍第1項之含矽被膜之製造方法,其中鍵 結於前述矽烧系化合物之矽之一原子的前述感光性官 5 能基之數係3。 12. 如申請專利範圍第1項之含矽被膜之製造方法,其中前 述光係紫外線或電子射線。 13. 如申請專利範圍第12項之含矽被膜之製造方法,其中前 述紫外線係真空紫外線。 10 14.如申請專利範圍第1項之含矽被膜之製造方法,更包含 有加熱處理。 15.如申請專利範圍第14項之含矽被膜之製造方法,前述加 熱處理係在前述光照射前、前述光照射中及前述光照射 後中之至少一者之時點進行者。 15 16. —種含矽塗膜,係以申請專利範圍第1項之方法所製成 者。 17. —種半導體裝置,係包含有以申請專利範圍第1項之方 法所製成的含矽塗膜者。 18. 如申請專利範圍第17項之半導體裝置,係包含多層配線 20 構造者。 36
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96133684A TW200913137A (en) | 2007-09-10 | 2007-09-10 | Manufacturing method for silicon-containing coating film, silicon-containing coating film and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96133684A TW200913137A (en) | 2007-09-10 | 2007-09-10 | Manufacturing method for silicon-containing coating film, silicon-containing coating film and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200913137A true TW200913137A (en) | 2009-03-16 |
TWI360199B TWI360199B (zh) | 2012-03-11 |
Family
ID=44725089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96133684A TW200913137A (en) | 2007-09-10 | 2007-09-10 | Manufacturing method for silicon-containing coating film, silicon-containing coating film and semiconductor device |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200913137A (zh) |
-
2007
- 2007-09-10 TW TW96133684A patent/TW200913137A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI360199B (zh) | 2012-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
JP4461215B2 (ja) | 低誘電率絶縁材料とそれを用いた半導体装置 | |
KR100785727B1 (ko) | 절연막 형성용 조성물 및 반도체 장치의 제조 방법 | |
TW201034079A (en) | Dielectric films comprising silicon and methods for making same | |
JP2002284998A (ja) | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 | |
US7830012B2 (en) | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device | |
JP4756526B2 (ja) | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 | |
TW559860B (en) | Method for manufacturing semiconductor device | |
KR101130504B1 (ko) | 규소 함유 피막의 제조방법, 규소 함유 피막 및 반도체 장치 | |
KR100940017B1 (ko) | 절연막 재료, 다층 배선 및 그 제조 방법, 및, 반도체장치의 제조 방법 | |
TWI254716B (en) | Semiconductor device and semiconductor package | |
TW200913137A (en) | Manufacturing method for silicon-containing coating film, silicon-containing coating film and semiconductor device | |
JP5267552B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
US8207059B2 (en) | Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device | |
JP5071474B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003273099A (ja) | 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置 | |
JP2003273098A (ja) | 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置 | |
KR101264092B1 (ko) | 초저유전막의 제조방법 | |
JP4437820B2 (ja) | 低誘電率膜の製造方法 | |
JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 | |
JP2007165914A (ja) | 低誘電率膜形成用組成物 | |
JP2004204061A (ja) | 低誘電率膜用組成物、低誘電率膜及び半導体装置 | |
JP2004186593A (ja) | 低誘電率絶縁膜及びその製造方法並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |