TW200908140A - Semiconductor processing methods - Google Patents

Semiconductor processing methods Download PDF

Info

Publication number
TW200908140A
TW200908140A TW097122546A TW97122546A TW200908140A TW 200908140 A TW200908140 A TW 200908140A TW 097122546 A TW097122546 A TW 097122546A TW 97122546 A TW97122546 A TW 97122546A TW 200908140 A TW200908140 A TW 200908140A
Authority
TW
Taiwan
Prior art keywords
semiconductor
opening
wafer
forming
spacer
Prior art date
Application number
TW097122546A
Other languages
English (en)
Other versions
TWI394211B (zh
Inventor
Swarnal Borthakur
Richard L Stocks
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200908140A publication Critical patent/TW200908140A/zh
Application granted granted Critical
Publication of TWI394211B publication Critical patent/TWI394211B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200908140 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體製程方法。 f先前技術】 積體電路之製造通常涉及在半導體材㈣開口的 之後藉由在開口内沈積一或多個材料。 -在半導體材料内形成一開口期間發生之問題在於 口之側壁周邊可能包含-錯齒狀的佈局。錯齒狀的佈局= 、產生自(例如)在用以形成開口的姓刻期間側壁周邊的扇r 扭曲、。例如,石夕之高姓刻率可用以增加產量,且此高飯刻 率可造成相對於低蝕刻率的增加扇形扭曲尺寸。 錫齒狀的佈局可能在開口内及沿鑛齒狀的佈局形成的材 料中造成斷裂或其他缺陷。例 1歹J如,扇开> 扭曲係壓力集中 點,及可能在後續製程期間,以及在關於一些結構之焊料 ϋ 回焊及可靠性測試期間造成失效(斷裂及短路)。因此需要 發展減輕鋸齒狀的佈局之方法。 半導體材料可具有在各種龍電路結構之構造中的許多
應用。在一此康用φ, j. L ,—應用中一+導體材料可為支撐積體電路的 晶圓形式。在此等應用中 Ύ 開口可形成以延伸進入用於電 路製ia·之晶圓,及/成延抽办、風田 ^伸牙過用於穿過晶圓互連(TWI)之 製造的晶圓。 在些應用中,半導體; 體材枓可用以形成在一下結構上支 撑一上結構的基座(或間陪技、 1 ^ ^件)。例如,半導體材料基座可 在一電磁輻射感測器上支 — 叉釋 微距鏡頭(macrolens)系統。 132049.doc 200908140 在一些應用中,一微透鏡系統可在電磁輻射感測器上,且 微距鏡頭可在微透鏡系統上形成。 一在形成半導體基座中可能發生的問題係基座可能具有 不合需要的銳利角落。因此,需要發展減輕此等銳利角落 的方法。 【實施方式】 在一些具體實施例中,半 吵μ 7丹碼 >、橫跨-佈局之特徵的銳度。銳度中之此減少可減輕在此 揭示内容之以上"先前技術"㈣中討論的—或多個問題。 在-些具體實施例中,係達到結構銳度之減少(例如,扇 形扭曲的減少)同時維持高產量。範例具體實施例係來^ 圖1至17描述。 參考圖1 ’其說明—半導體構造⑺之部分。該構造包括 有一具有一基底14的半導體基板12。 該基底可包括任何的各種半導體材料,例如 材料可依任何適合形式,且在一些具體實施例中,至少_ 些半導體材料可依單晶形式。術語"半導電基板” 體構造"及”半導體其说”立4t y y “ 土板思扣任何包含半導電材料之 造,包括(但不限於)主體半導電材料,例如半導電 獨或在包含其他材料之㈣内)1及半導電 :在包含其他材料之組件内)。術語"基板"二 構,包括(但不限於)上述半導電基板。 牙、,、。 雖'、、、半導體基板基底14係顯示為同質,其在一此且 施例中基底可能包含_容I 二/、體實 争夕層。例如,基底^可含有關聯積 132049.doc 200908140 體電路製造之一或多層。在此等具體實施例,該等層可對 ;金屬互連層、阻障層、擴散層、絕緣物層等等中之一 或多個。 半導體基板12包含一前側13及一背側15。一些結構係示 意地說明為係關聯前側。明確言《,已顯示一感測器陣列 1 6、一介電材料丨8及一導電層。該感測器陣列可為一 CMOS陣列,其經組態以偵測電磁韓射。該介電材料可為
任何適合組成物或組成物之組合,且可(例如)包含二氧化 矽或基本上由(或由)其組成。導電層可包含任何適合組成 物或組成物之組合,且可(例如)包含鋁或基本上由(或由) 其組成。 一圖案化掩膜材料22係在基底14的背側15上。圖案化掩 膜材料可包含一聚合物有機材料。此有機材料可為一包含 無機成分之複合物。在一些具體實施例中,有機材料可為 一光阻。在一些具體實施例中,圖案化掩膜材料可視為對 應於一係在背側15之一表面上的保護性有機材料。 圖案化掩膜材料22係依一對片斷24及26之形式,其門且 有-間隙28。間隙28係直接在—用於穿過晶圓連接:位置 34上。穿過晶圓連接位置34係示意性顯示為_在虛線μ間 之位置。 導電層20係橫跨介電材料18之一片斷,且介電材料a及 導電層20兩者具有橫跨穿過晶圓連接位置延伸的部分。感 測器陣列16係說明為自延伸橫跨該穿過晶圓連接位=之^ 電材料18及導電層20的部分橫向偏移。 I32049.doc 200908140 半導體基板12可能難以用自動化設備抓持及_ 1 此,基板12係顯示透過黏著物32接合至一載體晶圓% 體晶圓及黏著物可包含習知組態及組成物。載體晶圓可用 作一在基板12處理期間可藉由自動化設備抓持及操縱的 柄。 參考圖2 ’ -钕刻係實行以將間隙28延伸進入基底μ 内,且因此形式一延伸穿過基底14至介電材料18之開口 36。若基底14包含—單晶石夕晶圓,透過此晶圓的_可為 使用S F 6及C 4 F 8氣體的B 〇 s c h型名虫刻。 ’ 該敍刻沿開口 36之側壁周邊形成職狀的側壁表面η。 鋸齒狀的側壁表面係顯示包含扇形扭曲,#中此扇形扭曲 沿側壁周邊形成實質上尖狀特徵39。該等特徵係稱為"實 質上尖狀,,以將該等特徵之形式與一來自以下參考圖3討論 之後續蝕刻的較不尖狀(或鈍狀)形式區別。在一些具體^ 施例中’鋸齒狀的側壁表面可包含單晶矽或基本上由(或 由)其組成。 開口 36係-在穿過晶圓連接位置34(,)中形成之穿過 晶圓開口。該穿過晶圓開口可具有—自背側i 5之一上表面 至介電質18的一上表面的約ι〇〇微米之深度。 參考圖3,一蝕刻係實行以透過介電材料“延伸開口 3 6。蝕刻同時減少側壁3 7的鋸齒性。蝕刻係相對於材料2 2 選擇材料14及18。若蝕刻以一比其移除第二材料更快之速 率移除第一材料’該蝕刻係相對於—第二材料選擇」第J 材料,其可包括(但不限於)一係相對於第二材料百分之 132049.doc 200908140 選擇該第一材料的蝕刻。 在其中材料22係有機材料(如同光阻)之具體實施例中, 材料14由單晶矽組成或摻雜單晶矽’且材料丨8由二氧化石夕 組成,該蝕刻可使用(例如)一或多個含氟組成物,及可(例 如)使用CF4、CHF3及NF3中一或多個。蝕刻可在反應室中 實行’其使用約10〇C之夾頭溫度,壓向構造1〇之約9托爾 (t〇rr)的背側壓力,約200毫托爾的室壓力,及約1〇5〇瓦特 的基板偏壓。處理可實行達到約22〇秒之時間。在一範例 具體實施例中,該蝕刻使用所述溫度、壓力及偏壓條件, 及使用所有CF4、CHF3及NF3。CF4係以每分鐘約7〇標準立 方公分(seem)之流率流入該室,CHF3係以約20 sccm之流 率流入該室,且NF;係以約20 sccm之流率流入該室。此 外’氛可以約50 seem之流率流入該室。 該蝕刻可具有二氧化矽18相對於有機材料22之至少約 10: 1的選擇性·’及可具有半導體材料14相對於有機材料 22之至少約5 : !的選擇性。蝕刻對於材料“比材料14具有 更大選擇性之部分原因可為基板上之偏壓使蝕刻主要係各 向異性。 側壁37之鋸齒性的減少可從側壁除去(或至少實質上除 去)突出39(如圖示)。在-些具體實施例中,鑛齒性的減少 可視為當相對於該突出自其延伸之側壁表面來測量時該突 出的高度之減少。明確言之,虛線41係在圖2中提供以說 明主要側壁之近似位置(其中此等近似位置對應於沿有機 材料22之片斷24及26的邊緣之延伸)。突出之一的”高度,,係 132049.doc 10 200908140 用一測量該突出從主要側壁41之近似位置延伸的距離之軸 43 ‘示。藉由圖3的製程完成的側壁37之鋸齒性的減少可 對應於至夕2之因子之突出高度的減少。高度之減少(沒有 對應寬度的變化)造成在突出之高度-半處的寬度增加, 其係表:突出之銳度減少的另-方法。在-些具體實施例 中,在犬出之至少一者的高度一半處之寬度增加至少約百 分之30。 S 3之開口 3 6可被視為一穿過晶圓開口,其自背侧I 5之 一上表面沿前側延伸至導電材料20。開口可具有任何適合 形狀,且當從上方檢視時可(例如)看似圓形或橢圓形。 參考圖4,各種材料係在% 口 36内形成以產生一穿過晶 圓互連°明確言之’—電絕緣間隔件5G係形成在開口中, 之後為-銅阻障材料52、—晶種材料53及最後係—導電材 料54有機材料22可為高溫固化,且可在導電材料52及矽 14間用於純化。 間隔件50可包含任何適合組成物或組成物之組合,且可 (例如)包含二氧化矽及/或其他低]^介電材料(其中低^介電 材料係具有-小於或等於二氧化矽之介電常數的介電常數 之材料)’或基本上由(或由)其組成。間隔件的形成可藉由 檢跨背側15之-表面及在開口36内沈積間隔件材料,接著 使忒材料經受一各向異性蝕刻以留下使開口變窄之所示間 隔件5 0。 阻障材料52可包含任何適合組成物或組成物之組合,或 基本上由(或由)其組成,且可(例如)包含Ta、TaN、丁丨及1 132049.doc 200908140 散進入側壁鈍 之一或多個。阻障材料52可減輕或防止銅擴 化件且後續短路至矽。 其後銅可電鍍於其 晶種材料53包含一組成物(如銅), 材料52及53可藉由物理汽相沈積(pvD)沈積。
導電材料54可包含任何適合組成物或組成物之合,且 可(例如)包含銅、鎳及把中之-或多個,或基本上由(或 由)其組成。材料54可電解地形成在晶種材料上,或可藉 由無電極沈積形成。圖案化光阻之—保護層可在材料处 電鑛前形成在材料53上’以保護構造1()中不f要材料㈣ 區域而留下其他區域曝露用於材料54的電鍍。光阻接著可 用異丙醇及丙_]除,且接著材料52及53之曝露部分可用 適合㈣移除。例如’ _含銅晶種材料53可使用㈣ 移除,且-含钽阻障可用一使用氯及氩之乾式餘刻移除 (若該阻障包括W,此可用濕式非乾式㈣移除)。 雖然材料54係顯示填充通道,在其他具體實施例中,該材 料可不完全填滿通^可能f要材料54不完全填滿通道以 避免或可能發生之應力,54可(例如)在一具有約纖 米之直徑的通道中形成至約2微米的厚度。 在開口 36内形成材料5〇、 取何刊ου 52、53及54前,側壁37之鋸齒 性的減少’可減輕(或甚至防止)若在開口内形成材料5〇、 52、53及54期間銳利突出39(圖2)保持時,在材料%、& 53及54之-或多個内可能發生之斷裂或其他缺陷。側壁的 «性之減少亦可減輕或防止在焊料回焊及/或可靠性測 132049.doc -12· 200908140 試期間可能發生之問題。 圖1至4之製程係一種# φ 一 種其中蝕刻可用以在開口内形成導 連材料之前減少開口之側壁鋸齒性的方法。另一具體 知例係參考圖5至9討論。類似標號視需要將會用於描述 圑至9 ’如以上描述圖1至4所用。 參考圖5,構造10係在圖丨其後的製程階段處說明,苴係 在濕式_以形成部分延伸進人基底14内之開口36後。 ^圖6,掩膜材料22(圖5)被移除及用另—圖案化掩膜 材^替換。材料45可包含(例如)微⑽刻圖案化光阻。 >考圖7,另一濕式触刻係竇 材料18。 貫仃以將開口 36延伸至介電 =圖:,掩膜材料45係橫向凹下以從開口抑移除掩 底4。或者’掩臈材料45可被移除及用係圖案化為在基 底上14及在開口 36外的另一掩膜材料替換。 37圖8的開口 36具有-含有複數個尖狀突出39的側壁周邊 參^圖9,構造1()係經受—以上參考圖增論之類型的钱 ^此㈣打穿介電f18而_減少突㈣之銳度(圖8)。 壁37成::二實施例中,姓刻已除去突出及轉換圖8的側 7成為平直側壁。所示侧壁依 9〇。的角度延伸。 之上表面少於 額外製程可與圖9之構造相關地實 示的類型之穿過晶圓互連。實订4成—在圖4中顯 形成-穿過晶圓互連的另一具體實施例係參考圖 132049.doc •13· 200908140 1論。類似標號視需要將會用於描述圖咖… 述圖1至4所用。 怕 參考圖構造H)係在圖!其後的製程階段處說明。一 圖案化掩膜材料47係在基底14上。材料47可包句 ㈣刻圖案化光阻。一濕式姓刻已實行以形成 至 基底14内之開口 36’且一乾式钮刻已實行以延伸開 - 部分到達基底。濕式蝕刻形成開口之— " 形成開口的下區域,且上及下區域在《包il屮乾式钱刻 η處彼此接合。扇形扭曲(未顯示)可在藉 開口的部分内。 、蝕刻形成之 參考圖η,構造1〇係經受一以上 韻刻。此敍刻打穿介電質之類型的 •在所示具體實施例中,㈣已除去突出出=度(圖 成為平直側壁。•”移除二及實轉= 粗度於產生於乾式敍刻之扇形扭曲的側壁π的任何佈局 形成一穿過晶圓互連的呈 討論。類似標號 J㈣㈣_圖12及13 述圖⑴所用需要將會用於描述圖12及⑴如以上描 參考圖12,構造10係在圖4 圓案化掩臈材料49係在基底]4上。材處說明。一 =圖案化光阻。複數個順序的濕:::)微 Γ36。濕式㈣形成開口之漸窄區域,且在I:场成 由一濕式餘刻形成之_部分^ 且在其中.藉 束,及藉由另—濕式 132049.doc -14· 200908140 成之部分開始的—介面處形成突 造10係經受一以上參考圖3討論之類型的 ⑵㈣u了穿介電fl8而同時減少突出39之銳 )。在所示的具體實施例令,银刻已除去突出及轉換圖 12的侧壁37成為平直側壁。 、圖
-旦形成穿過晶圓互連,可在與導電層2〇之電連接中形 成焊球或其他連接器,以致構造1G可併人至—半導體封裝 内。圖示意地說明構造1G在圖4其後的製程階段處之二 4刀。圖14中所不之部分顯示與相對於圖4的部分顛倒, 且包含-比圖4的部分更延伸之構造1〇的片斷。在參考圖 14時’類似標號係視需要如以上描述圖4所用來使用。 圖14之構造包含支撐複數個感測器陣列16之基底μ。黏 著物32(圖4)及載體晶圓30(圖4)已被移除。 許多穿過晶圓互連6 〇延伸穿過基底丨4以連接再分配層 65。穿過晶圓互連可包含圖4的導電材料52、幻及“,但 此等導電材料在圖I4中不明確說明以簡化該圖式。另外, 純化物22可保留在晶圓背側之至少一些區域上,且導電材 料20可保留在晶圓之前側的一些區域上,但此係未顯示以 簡化該圖式。 再分配層65係顯示細分成複數個片斷。該等片斷可彼此 電絕緣,或該等片斷之至少一些可在圖14之斷面之平面外 的區域處彼此麵合。 再分配層65係顯示透過焊墊區域62耦合至焊球64。焊墊 區域可包含習知結構’且因此可包含鎳、鈀、銅、金等等 132049.doc -15- 200908140 一 5 焊球料在料區域上形成的互連之-類 !且可將其他類型的互連用於其他具體實施例中。另— 2型之互連㈣例係金對金連接。料區域係在—絕緣村 '63内。此材料可包含任何適合組成物或組成物之組合, 且可(例如)包含二氧化石夕、有機聚合物材料、氮化石夕等等 之一或多個。 導電互連60將連接輕合感測器陣列16之積體電路(圖μ 未顯不),以致互連可用以在感測器陣列及焊球Μ間傳送 電信號。焊球64可最終地連接至晶片1G外料電路,以致 來自感測器16的資料可傳遞給此外部電路。例如,晶片⑺ 可併入至-數位相機成為用於記錄數位影像之光感測器。 相機可為-獨立相冑’或可併入至一不同裝置中,例如行 動電話。 以上參考圖3、9、11及13討論之钱刻可具有除了在穿過 晶圓開口製造期間移除銳利突出的特定描述應用之外的其 他應用。例如’圖15至17說明一其中钮刻可用以自半導體 材料間隔件移除角落,及其中間隔件接著被用以支撐一在 感測器陣列上之微距鏡頭的應用。 參考圖15,其說明一半導體構造1〇〇之部分。構造1〇〇包 含一具有穿過晶圓互連104延伸穿過其間之基底1〇2。基底 可包含如以上針對基底14討論的相同組成物,且該等穿過 晶圓互連亦與以上參考圖4所討論的互連相同。 基底102支撐一感測器陣列1〇6,其係示意性說明以包含 個別感測器108、110、112、114、116及118。個別感測器 132049.doc •16- 200908140 可為習知CMOS感測器。感測器陣列1 〇6可與以上參考圖i 至13討論之感測器陣列16相同。 複數個微透鏡120、122、124、126、128及130係分別形 成在感測器1 08、11 0、112、114、116及11 8上。微透鏡可 包含習知材料及構造,例如在美國專利第6,3〇7,243、 〇
6,916,680、及7,139,028號中所討論之該等者的任一者。因 此’微透鏡可包含任何各種有機組成物;且可(例如)包含 聚醯亞胺、熱塑性、熱固性樹脂、光敏明膠及輻射可固化 樹脂中之一或多個,或基本上由(或由)其組成。可將該等 微透鏡統稱為在感測器陣列1 〇6上形成的微透鏡系統。 一對結構支撐件132及134係形成在接近感測器陣列1〇6 之基底102上。個別支撐件各包含一下區域136、一中間區 域138及一頂部區域14〇;及可為習知結構。 下區域係一可接合至基底1〇2及中間區域138的材料,且 可(例如)包含聚合物黏著⑯’或基本上由(或由)其組成, 例如一可熱固化及/或用紫外輻射固化的環氧樹脂。 中間區域138係-間隔件且可(例如)包含單晶石夕,基本 上由(或由)其組成。單晶石夕係沿結晶面切 角落139。間隔件可藉由切入半導體材料内-半以:= 形成間隔件’接著翻轉半導體材料及從第二曝露側切入— 半以形成間隔件之剩餘部分而依所示形狀形成。 頂部區域140包含一可接合至中間區域138,且亦至一微 距鏡頭糸統之材料,且可(例如)包含-聚合物黏著物,A 本上由(或由)其組成,例如-可熱固化及/或用紫外咖 132049.doc 200908140 化的環氧樹脂。 銳利角落139可能之問題在於其可能造成橫跨此等角落 沈積之材料的斷裂,及/或可能阻隔電磁輻射達到感測器 陣列106之一些部分(換句話說,可能在感測器陣列上產生 陰影)。 參考圖16,構造1〇〇係說明在經受以上參考圖3討論之類 主的钮刻後。此钮刻移除中間區域丨3 8之部分以使角落13 9 仏圓(圖1 5)。在一些具體實施例中,角落之修圓可移除(例 如)角落材料的至少約三分之一。蝕刻相對於微透鏡12〇、 122 124、126、128及130之曝露有機材料選擇性地移除 單晶矽138的部分,且因而不負面地影響微透鏡。 參考圖17,一微距鏡頭結構15〇係橫跨基座^及134, 及在微透鏡120、122、124、126、128及130上形成。微距 鏡頭結構可包含適合將電磁輻射聚焦在微透鏡上之任何組 成物或組成物之組合,且可(例如)包含聚合物或複合材 料’基本上由(或由)其組成。 【圖式簡單說明】 圖1係在一具體實施例之製程階段處的一半導體構造之 部分的示意性斷面圖。 圖2係一在圖1其後之製程階段處所顯示之圖丨的部分之 圖式。 圖3係一在圖2其後之製程階段處所顯示之圖丨的部分之 圖式。 圖4係一在圖3其後之製程階段處所顯示之圖丨的部分之 132049.doc -18- 200908140 圖式。 圖5係在另一具體實施例之製程階段處的一半導體構造 之部分的示意性斷面圖。 圖6係一在圖5其後之製程階段處所顯示之圖5的部分之 圖式。 圖7係一在圖6其後之處理階段處所顯示之圖5的部分之 圖式。 圖8係一在圖7其後之製程階段處所顯示之圖5的部分之 圖式。 圖9係一在圖8其後之製程階段處所顯示之圖5的部分之 圖式。 圖10係在另一具體實施例之製程階段處的一半導體構造 之部分的示意性斷面圖。 圖11係一在圖10其後之製程階段處所顯示之圖10的 之圖式。 圖12係在另一具體實施例之製程階段處的一半導體構造 之部分的示意性斷面圖。 圖13係一在圖12其後之製程階段處所顯示之圖12的部分 之圖式。 圖14係一在圖13其後之製程階段處之半導體構造的部分 之示意性斷面圖。 圖15係在另一具體實施例之製程階段處的一半導體構造 之部分的不意性斷面圖。 圖16係一在圖15其後之製程階段處所顯示之圖15的部分 132049.doc -19- 200908140 之圖式。 圖17係一在圖16其後之製程階段處所顯示之圖15的部分 之圖式。 【主要元件符號說明】 10 半導體構造/晶片 12 半導體基板 13 前側 14 基底 15 背側 16 感測器陣列 18 介電材料/介電質 20 導電層/導電材料 22 圖案化掩膜材料 24 片斷 26 片斷 28 間隙 30 載體晶圓 32 黏著物 34 穿過晶圓連接位 36 開口 37 側壁(表面) 39 尖狀特徵/突出 41 主要側壁 43 軸 132049.doc •20· 200908140 45 47 49 50 52 53 54 60 62 63 64 65 100 圖案化掩膜材料 圖案化掩膜材料 圖案化掩膜材料 電絕緣間隔件/材料 銅阻障材料 晶種材料/含銅晶種材料 導電材料 穿過晶圓互連 焊墊區域 絕緣材料 焊球 再分配層 構造 102 基底 104 106 108 110 112 114 116 118 120 穿過晶圓互連 感測器陣列 感測器 感測器 感測器 感測器 感測器 感測器 微透鏡 微透鏡 132049.doc -21 - 122 200908140 124 微透鏡 126 微透鏡 128 微透鏡 130 微透鏡 132 結構支撐件/基座 134 結構支撐件/基座 136 下區域 138 中間區域/單晶矽 139 銳利角落 140 頂部區域 ϋ 132049.doc -22-

Claims (1)

  1. 200908140 十、申請專利範圍: 1. 一種半導體製程方法,其包含: 形成一構造,其具有一沿一開口之半導體材料側壁, 且具有一在至少一表面上之有機材料;該半導體材料側 壁包含至少一實質上銳利突出;及 . 將該至少一實質上銳利突出及該有機材料兩者曝露至 • 一相對於該有機材料選擇該半導體材料之蝕刻,以減少 °亥至夕一突出的銳度;該蝕刻包含至少一含氟組成物。 ° 2·如請求項1之方法,其中該半導體材料由單晶矽組成。 如咕求項1之方法,其中該至少一含氟組成物包含、 chf3及NF3之一或多個。 4. 如凊求項!之方法,其中該至少一含敗組成物&含队、 CHF3及NF3之所有。 5. 如請求項!之方法’其中該至少一突出之銳度的該減少 曰加°亥至少一突出的一半高度處之一寬度達到至少約 30%。 6. 如凊求項丨之方法’其中該至少一突出之銳度的該減少 實質上除去該至少一突出。 • 7,如請求項1之方法,其中: 料導體材料係—單晶_基底,其具有-前側及-相 對之背側; 積體電路係接近該前側及藉由該單晶基底支撐;及 該開口係—自該單晶基底之該背側延伸至該前側的穿 過晶圓互連的部分。 132049.doc 200908140 8. 如响求項1之方法,其中一微透鏡系統包含該有機材 料,其中該半導體材料係一接近該微透鏡系統之間隔 件,及在該蝕刻後進一步包含在該微透鏡系統上形成— 微距鏡頭結構及藉由該間隔件支揮。 9. 一種半導體製程方法,其包含: 在一第一材料上形成一圖案化掩膜材料,該圖案化掩 膜材料定義一開口之一位置; 形成該開口以延伸穿過該第一材料及至一第二材料, μ開口具有沿该第一材料的扇形扭曲,該扇形扭曲形成 沿該開口之周邊的實質上尖狀特徵;及 以一相對於該掩膜材料選擇該等第一及第二材料之蝕 刻延伸該開口進入該第二材料内;該蝕刻在該開口進入 該第二材料内之該延伸期間鈍化該等實質上尖狀特徵。 10·如請求項9之方法,其中: 該圖案化掩膜材料包含一有機聚合物; 該第一材料包含單晶矽;及 5亥第二材料包含二氧化石夕。 U.如請求項10之方法,其中該蝕刻具有—至少約5 : i之該 早晶矽相對於該有機聚合物的選擇性,且具有一至,丨、 1 0 · Ί ^ .之該二氧化矽相對於該有機聚合物的選擇性。 ,丨、:災項9之方法’纟中該實質上尖狀特徵之該鈍化減 此等特徵之一高度達到一至少約2之因子。 13·:請求項9之方法中該實質上尖狀特徵之該鈍化實 、上除去該等特徵。 132049.doc 200908140 14. 一種半導體製程方法,其包含: 、形成-構造,其具有在複數個電磁輻射感測器上之微 透鏡,该微透鏡包含一第一材料; 在該構造上形成半導體材料間隔件,該等間隔件之至 少一者具有至少一銳利角落; 使用一相對於該第一材料選擇該等間隔件之該半導體 材料的敍刻’以減少該至少一角落之銳度;該钮刻包含 至少—含氟組成物;及 " 形成—藉由該等半導體間隔件支撐的微距鏡頭結構。 15. 如請求項14之方法’其中該等間隔件之該半導體材料包 含早晶碎。 16. 如明求項14之方法,其中該等間隔件的該半導體材料包 含單晶⑦’且其中㈣—材料包含—有機組成物。 17. 如吻求項14之方法,其中該第一材料包含聚醯亞胺、熱 塑丨生熱固性樹脂、光敏明膠及輻射可固化樹脂中之一 或多個。 ) 18·如請求項14之方法,其中該至少一含氟組成物包含 CF4、CHF3及NF3之所有。 19 · 士明求項丨4之方法,其中該至少一角落之銳度的該減少 包含該角落之修圓。 2〇.如叫求項14之方法,其中該至少一角落之銳度的該減少 移除該角落之材料的至少約三分之一。 21· —種半導體製程方法,其包括: 形成一半導體構造,用以包含一沿一半導體晶圓之一 132049.doc 200908140 月ί側的介電材料’用以包含一沿該前側之感測器陣列, 及用以包含一在該介電材料之一片斷上的導電層;該半 導體晶圓具有一與該前側相對之背側,及具有一定義在 其内之穿過晶圓連接位置;該介電材料係形成以具有一 k跨該穿過晶圓連接位置延伸之一部分,及該導電層係 形成以具有橫跨該穿過晶圓連接位置延伸之一部分;該 感測器陣列係從該介電材料及導電層之該等部分橫向偏 移’在β玄半導體晶圓之該背側上形成一圖案化掩膜材 料,該圖案化掩臈材料具有一延伸穿過其至該穿過晶圓 連接位置的間隙; 钱刻該半導體晶圓穿過該間隙以形成一延伸至該介電 材料的穿過晶圓開口,該穿過晶圓開口具有一沿一側壁 周邊之扇形扭曲,該扇形扭曲沿該側壁周邊形成實質上 尖狀特徵; 以一相對於該掩膜材料選擇該半導體晶圓及介電材料 之蝕刻,透過該介電材料延伸該開口且延伸至該導電材 料;該蝕刻在該開口進入該介電材料内之該延伸期間鈍 化該等實質上尖狀特徵; 在該鈍化後沿該側壁周邊形成一電絕緣間隔件,該間 隔件使該開口變窄;及 在該變窄開口内形成導電材料;該導電材料包含一互 連之至少一部分,其從該晶圓之該背側延伸至該晶圓之 該前側上的該導電層。 22·如請求項21之方法,其中該蝕刻使用從由€匕、CHF3及 132049.doc 200908140 NF3組成之群組選出的至少一含氟組成物。 23 .如請求項21之方法,其中: 該圖案化掩膜材料包含一有機聚合物; 該實質上尖狀特徵包含單晶矽;及 該介電材料包含二氧化石夕。 24·如請求項21之方法,盆中該咸測 x、T茨A判态陣列係一 CMOS感測 器陣列。 25.如凊求項21之方法,装中辞装音併L丨 Ο u 、 具中該4實貝上尖狀特徵之該純化 減少此等特徵之一高度達一至少2之因子。 26·如請求項21之方法,豆中哮笼眘@ L,丨、, 再中该#實質上尖狀特徵之該鈍化 實質上除去該等特徵。 27.如請求項21之方法,其進一步包含: 在該感測器陣列上形成一微透鏡結構’其中此等微透 鏡結構包含一或多個有機材料; 在該半導體晶圓之該前侧上形成半導體材料間隔件, 其中該等間隔件之至少一間隔件具有至少一銳利角落,· _使用-相對於該微透鏡結構之該有機材料選擇該 隔件之該半導體材料的蝕刻,以減少該至少一角落之 度;及 Λ 形成-藉由該等半導體材料間隔件支標的微距鏡頭結 構。 、σ h求項27之方法’其中相對於該微透鏡結構之該有 材料選擇該等間隔件之該半導體材料的該㈣使用至+ 一含氟組成物。 ^ 132049.doc 200908140 29. 如請求項27之方 〃、中相對於該微透鏡結;t 9 i 材料選擇該等間隔件之該半導體材料的該二= cf^、Chi^NF3組成之群組選出的至少―含氟組成物。 30. 如》月求項27之方法,其中該微透鏡結構之該有機材料包 含聚醯亞胺、熱塑性、熱固性樹脂、光敏明膠及輻射可 固化樹脂中之一或多個。 31. 如請求項27之方法,其中該等半導體材料間隔件係由單 晶矽組成。 32·如請求項27之方法’其中該形成該等半導體材料間隔件 在該導電材料於該變窄開口内之該形成後發生。
    132049.doc
TW097122546A 2007-07-09 2008-06-17 半導體製程方法 TWI394211B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/774,761 US20090017576A1 (en) 2007-07-09 2007-07-09 Semiconductor Processing Methods

Publications (2)

Publication Number Publication Date
TW200908140A true TW200908140A (en) 2009-02-16
TWI394211B TWI394211B (zh) 2013-04-21

Family

ID=40228959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097122546A TWI394211B (zh) 2007-07-09 2008-06-17 半導體製程方法

Country Status (3)

Country Link
US (3) US20090017576A1 (zh)
TW (1) TWI394211B (zh)
WO (1) WO2009009234A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908869A (zh) * 2021-01-19 2021-06-04 上海先方半导体有限公司 一种封装结构及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017576A1 (en) * 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US7947601B2 (en) * 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
US20110108703A1 (en) * 2009-11-10 2011-05-12 Orbotech Medical Solutions Ltd. Segmented guard strip
KR20110139550A (ko) * 2010-06-23 2011-12-29 삼성전자주식회사 반도체 소자의 형성방법
US8242012B2 (en) 2010-07-28 2012-08-14 International Business Machines Corporation Integrated circuit structure incorporating a conductor layer with both top surface and sidewall passivation and a method of forming the integrated circuit structure
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
JP2014063866A (ja) * 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
CN105244312B (zh) * 2014-07-11 2018-06-29 中芯国际集成电路制造(上海)有限公司 接触通孔蚀刻方法
CN105448841B (zh) * 2014-08-28 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105374742B (zh) * 2014-09-02 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
US11262506B1 (en) * 2020-08-07 2022-03-01 Advanced Semiconductor Engineering, Inc. Recessed portion in a substrate and method of forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US717339A (en) 1902-07-28 1902-12-30 William Burrows Ventilating-fan.
FR2670021B1 (fr) * 1990-12-04 1994-03-04 Thomson Csf Procede de realisation de microlentilles pour applications optiques.
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6555476B1 (en) * 1997-12-23 2003-04-29 Texas Instruments Incorporated Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric
US7173339B1 (en) * 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
TW432594B (en) * 1999-07-31 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method for shallow trench isolation
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US20050205898A1 (en) * 2002-05-30 2005-09-22 Koninkijkle Phillips Electronics N.V. Electronic imaging device
US7074723B2 (en) * 2002-08-02 2006-07-11 Applied Materials, Inc. Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
US6924235B2 (en) * 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
KR100444588B1 (ko) * 2002-11-12 2004-08-16 삼성전자주식회사 글래스 웨이퍼의 비아홀 형성방법
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
KR20050012659A (ko) * 2003-07-26 2005-02-02 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성방법
US7479318B2 (en) 2003-09-08 2009-01-20 E.I. Du Pont De Nemours And Company Fibrillar microstructure and processes for the production thereof
JP3816484B2 (ja) * 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法
TWI249767B (en) * 2004-02-17 2006-02-21 Sanyo Electric Co Method for making a semiconductor device
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
US7413846B2 (en) * 2004-11-15 2008-08-19 Microchips, Inc. Fabrication methods and structures for micro-reservoir devices
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7425507B2 (en) * 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
KR100728649B1 (ko) * 2005-09-13 2007-06-14 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
KR100870820B1 (ko) * 2005-12-29 2008-11-27 매그나칩 반도체 유한회사 이미지 센서 및 그의 제조방법
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP4900693B2 (ja) 2006-11-27 2012-03-21 アイシン・エィ・ダブリュ株式会社 ハイブリッド駆動装置
US20090017576A1 (en) * 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908869A (zh) * 2021-01-19 2021-06-04 上海先方半导体有限公司 一种封装结构及其制备方法

Also Published As

Publication number Publication date
TWI394211B (zh) 2013-04-21
US20110070679A1 (en) 2011-03-24
US20090017576A1 (en) 2009-01-15
US20120252153A1 (en) 2012-10-04
US8617975B2 (en) 2013-12-31
US8211787B2 (en) 2012-07-03
WO2009009234A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
TW200908140A (en) Semiconductor processing methods
TWI354339B (en) Method and system for fabricating semiconductor co
JP5460703B2 (ja) 背面照射型イメージセンサ及びその製造方法
TWI337405B (en) Image sensors and methods for forming a semiconductor device
TWI509780B (zh) 積體電路及其製造方法
TW200913015A (en) Methods for device fabrication using pitch reduction and associated structures
TW201041108A (en) Bump pad structure and method for creating the same
CN104412372B (zh) 半导体装置、半导体装置的制造方法和电子设备
JP2004128063A (ja) 半導体装置及びその製造方法
JP2007311771A (ja) 半導体装置及びその製造方法
TW200947659A (en) Semiconductor apparatus and method for manufacturing the same
TW201117346A (en) Semiconductor device including through-electrode and method of manufacturing the same
TW200947616A (en) Fluorine depleted adhesion layer for metal interconnect structure
TW201225220A (en) Method for manufacturing microelectronic device and integrated circuit to prevent metal pad damage in wafer level package
TW201029115A (en) Integration of damascene type diodes and conductive wires for memory device
JP2010171038A (ja) 固体撮像装置およびその製造方法
JP2011029491A (ja) 半導体装置およびその製造方法
JP2012178520A (ja) 半導体装置及びその製造方法
TW201108376A (en) Integrated circuit chip
JP6970075B2 (ja) 再配線の形成方法及びこれを利用する半導体素子の製造方法
TWI711093B (zh) 製造晶圓級低熔化溫度互連之方法
TWI548094B (zh) 半導體構造及形成半導體構造之方法
JP3706310B2 (ja) 微細構造の製造方法
KR102549864B1 (ko) Mems 디바이스를 위한 아치형 멤브레인 구조
TW200919638A (en) Metal line in semiconductor device and fabricating method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees