KR101687469B1 - 반도체 구조 및 반도체 구조를 형성하는 방법 - Google Patents

반도체 구조 및 반도체 구조를 형성하는 방법 Download PDF

Info

Publication number
KR101687469B1
KR101687469B1 KR1020147034983A KR20147034983A KR101687469B1 KR 101687469 B1 KR101687469 B1 KR 101687469B1 KR 1020147034983 A KR1020147034983 A KR 1020147034983A KR 20147034983 A KR20147034983 A KR 20147034983A KR 101687469 B1 KR101687469 B1 KR 101687469B1
Authority
KR
South Korea
Prior art keywords
electrically conductive
photosensitive material
post
posts
cap
Prior art date
Application number
KR1020147034983A
Other languages
English (en)
Other versions
KR20150013772A (ko
Inventor
양양 선
란달 에스. 파커
재스프리트 에스. 간디
진 리
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20150013772A publication Critical patent/KR20150013772A/ko
Application granted granted Critical
Publication of KR101687469B1 publication Critical patent/KR101687469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

일부 실시예는 반도체 구조를 포함한다. 이 구조는 반도체 다이를 관통하여 연장하는 전기 전도성 포스트를 갖는다. 포스트는 다이의 후표면 위에 상위 표면을 가지며, 후표면과 상위 표면 사이를 연장하는 측벽 표면을 갖는다. 감광성 물질이 후표면 위에 그리고 측벽 표면을 따라 있다. 전기 전도성 물질이 포스트의 상위 표면에 바로 닿아 있다. 전기 전도성 물질은 포스트 위에 캡으로서 구성된다. 캡은, 포스트를 넘어서 측방향 외부로 연장하며 포스트를 에워싸는 에지를 갖는다. 에지 전체는 감광성 물질 바로 위에 있다. 일부 실시예는, 웨이퍼-관통 상호연결 인근에 감광성 물질을 갖고, 상호연결의 상위 표면 위에 그리고 그에 바로 닿아 있으며, 감광성 물질의 상위 표면에 바로 닿아 있는 전기 전도성 물질 캡을 갖는 반도체 구조를 형성하는 방법을 포함한다.

Description

반도체 구조 및 반도체 구조를 형성하는 방법{SEMICONDUCTOR CONSTRUCTIONS AND METHODS OF FORMING SEMICONDUCTOR CONSTRUCTIONS}
본 발명은 반도체 구조 및 반도체 구조를 형성하는 방법에 관한 것이다.
메모리 다이들과 같은 집적 회로 디바이스의 상업적 생산은 단일 반도체 웨이퍼 또는 기타 대형 반도체 기판 상에서의 많은 수의 동일한 회로 패턴의 제조를 수반할 수 있다. 주어진 크기의 반도체 기판 상에 제조된 반도체 디바이스의 밀도를 증가시켜서 반도체 디바이스의 증가한 수율과 그 향상된 성능을 달성하는 것이 반도체 제조사들의 계속되고 있는 목표이다.
반도체 어셈블리에서 반도체 디바이스의 밀도를 증가시키는 하나의 방법은, 반도체 다이를 전체적으로 관통하여 연장하며; 구체적으로는 다이의 능동 표면으로부터 다이의 반대편 후표면까지 연장하는 비아(즉, 관통 구멍)를 만드는 것이다. 비아는 전기 전도성 물질로 채워질 수 있어서, 기판-관통 상호연결(웨이퍼-관통 상호연결로도 지칭될 수 있음)을 형성할 수 있다. 상호연결은 다이의 능동 표면으로부터 다이의 후표면까지의 전기 경로를 제공한다. 기판-관통 상호연결은, 다이의 후면을 따르며 다이 외부의 회로 구성요소까지 연장하는 전기 콘택트에 전기적으로 결합될 수 있다. 일부 응용에서, 다이는 3-차원 다중칩 모듈(3-D MCM) 내에 병합될 수 있으며, 다이 외부의 회로 구성요소는 다른 반도체 다이 및/또는 캐리어 기판에 의해 포함될 수 있다.
반도체 기판에서 기판-관통 상호연결을 형성하는 여러 방법이 개시되어 있다. 예컨대, US 특허 제7,855,140호, 제7,626,269호 및 제6,943,106호는, 기판-관통 상호연결을 형성하는데 사용할 수 있는 예시적인 방법을 기재하고 있다.
기판-관통 상호연결로의 연결의 형성 동안 여러 가지 문제를 겪을 수 있다.
그러므로, 기판-관통 상호연결로의 연결을 형성하는 새로운 방법을 개발하고, 새로운 기판-관통 상호연결 아키텍처를 개발하고자 하는 요구가 있다.
상술한 바와 같이, 본 발명에 의하면, 기판-관통 상호연결로의 연결을 형성하는 새로운 방법과, 새로운 기판-관통 상호연결 아키텍처를 개발할 수 있다.
도 1 내지 도 7은, 예시적인 실시예 방법의 여러 처리 단계에서 구조의 일부분의 개략적인 횡단면도이다.
도 3a, 도 5a 및 도 7a는 각각 도 3, 도 5 및 도 7의 구조의 평면도이며, 도 3, 도 5 및 도 7은 각각 도 3a의 라인 3-3, 도 5a의 라인 5-5 및 도 7a의 라인 7-7을 따른 도면이다.
도 8 내지 도 10은, 다른 예시적인 실시예의 방법의 여러 처리 단계에서 구조의 일부분의 개략적인 횡단면도이다.
도 10a는 도 10의 구조의 평면도이며, 도 10은 도 10a의 라인 10-10을 따른 도면이다.
도 11은, 다른 예시적인 실시예에 따라 도 3의 것의 대안인 처리 단계에서의 구조의 일부분의 개략적인 횡단면도이다.
도 12는, 예시적인 실시예에 따라 도 11의 것에 후속하는 처리 단계에서의 구조의 일부분의 개략적인 횡단면도이다.
일부 실시예에서, 본 발명은, 감광성 물질이 전기 전도성 포스트(일부 구성에서 웨이퍼-관통 상호연결일 수 있음) 위에 제공되며, 그 후 감광성 물질은 포스트 위에 개구를 형성하도록 패터닝되는 방법을 포함한다. 후속하여, 언더 범프 메탈러지(UBM: Under Bump Metallurgy)가 개구 내에 그리고 감광성 물질 위에 형성될 수 있다. 감광성 물질은 UBM의 전도성 물질 아래에서 절연 물질로서 마무리된 구조에서 남아 있을 수 있다. 일부 실시예는, 전기 전도성 포스트 인근에 감광성 물질을 포함하며, 포스트 위에 있고 감광성 물질 위까지 연장하는 전기 전도성 캡을 포함하는 구조를 포함한다.
예시적인 실시예를 도 1 내지 도 12를 참조하여 기재한다.
도 1을 참조하면, 반도체 구조(10)가, 반도체 베이스(12) 내로 연장하는 복수의 전기 전도성 포스트(20 내지 22)를 포함하는 것으로 도시되어 있다. 일부 실시예에서, 베이스(12)는 반도체 다이에 대응할 수 있다. 그러한 다이는 후면(14)과 전면(16)을 갖는다. 집적 회로(미도시)가 전면과 관련될 수 있으며, 점선(17)은 다이 내에서 회로의 대략적인 경계를 개략적으로 예시하기 위해 제공된다. 집적 회로는 메모리(예컨대, NAND, DRAM 등), 로직 등을 포함할 수 있다. 집적 회로가 주로 전면과 관련될 수 있지만, 일부 실시예에서 후면과 관련된 집적 회로가 있을 수 도 있다.
후면은 표면(15)을 가지며, 그러한 후표면은 도 1의 처리 단계에서 포스트 위에 있다. 베이스는 또한 전표면을 가질 것이며, 일부 실시예에서 포스트(20 내지 22)는 전체적으로 다이를 관통할 수 있어서, 포스트는 다이의 전표면을 따라서 표면을 갖는다. 전표면은 도 1에는 예시하고 있지 않다. 다이의 전표면은 도 1의 처리 단계에서 캐리어 웨이퍼(미도시)에 연결될 수 있다.
베이스(12)는 단결정 실리콘을 포함할 수 있으며, 반도체 기판으로서 또는 반도체 기판의 일부분으로서 지칭할 수 있다. 용어, "반도체성 기판", "반도체 구조" 및 "반도체 기판"은, (단독으로 또는 다른 물질을 포함한 조립체로) 반도체성 웨이퍼와 같은 대형 반도체성 물질과, (단독으로 또는 다른 물질을 포함한 조립체로) 반도체성 물질 층을 포함하되 이들로 제한되지 않는 반도체성 물질을 포함하는 임의의 구조를 의미한다. 용어, "기판"은 전술한 반도체성 기판을 포함하되 이것으로 제한되지 않는 임의의 지지 구조를 지칭한다.
전기 전도성 포스트(20 내지 22)는 임의의 적절한 전기 전도성 성분 또는 성분 조합을 포함할 수 있다. 일부 실시예에서, 포스트는 기판-관통 비아(TSVs) 내에 형성된 하나 이상의 전기 전도성 성분을 포함할 수 있다. 일부 실시예에서, 포스트는 구리를 포함할 수 있다.
유전 물질(18)이 포스트(20 내지 22) 주위에 연장하여, 포스트를 베이스(12)로부터 전기 절연시킨다. 유전 물질은 예컨대 이산화 실리콘, 질화 실리콘 등을 포함하는 임의의 적절한 성분 또는 성분 조합을 포함할 수 있다. 일부 실시예에서, 포스트는 구리를 포함할 수 있으며, 구리-장벽 물질(예컨대, 루테늄-함유 물질)이 포스트의 구리와 유전 물질(18) 사이에 있을 수 있다.
도 2를 참조하면, 구조(10)는 그라인딩 및/또는 다른 적절한 처리를 받아서 포스트(20 내지 22) 및 베이스(12)에 걸쳐서 연장하는 평탄화된 표면으로 후표면(15)을 형성한다.
도 3을 참조하면, 반도체 물질(12)은, 후표면(15)을 포스트(20 내지 22)에 대해 우묵하게 하는 릴리프 에칭(relief etch)을 겪는다. 예컨대, 반도체 물질(12)이 후면(14)을 따라 실리콘을 포함하고, 본질적으로 실리콘으로 구성되거나, 실리콘으로 구성된다면, 릴리프 에칭은 탄화플루오르 및/또는 산화제를 사용하여 행할 수 있다.
도 3의 포스트(20 내지 22)는 후표면(15) 위에 상부 표면을 가지며, 상부 표면으로부터 후표면(15)까지 연장하는 측벽 표면을 갖는다. 예컨대, 전도성 포스트(20)는 상부 표면(25)을 포함하고, 상부 표면(25)으로부터 베이스(12)의 후표면(15)까지 연장하는 측벽 표면(23)을 포함하도록 도시되어 있다.
포스트(20 내지 22)는 임의의 적절한 구성을 가질 수 있다. 예컨대, 도 3a는 도 3의 평면도를 도시하며, 포스트는 일부 실시예에서 원통형 기둥일 수 있음을 도시한다. 도 3a의 평면도는 또한, 도 3의 측벽(23)이 포스트(20) 주위를 전체적으로 연장하는 연속 측벽의 일부일 수 있음을 도시한다.
도 3의 처리 단계가, 후표면(15) 위의 영역에서 포스트의 측벽을 따라서부터 유전 물질(18)이 제거되는 것을 도시하지만, 다른 실시예에서, 유전 물질은 포스트의 그러한 측벽을 따라서 남아 있을 수 도 있다. 그러한 다른 실시예의 예를 도 11을 참조하여 후술할 것이다.
도 4를 참조하면, 감광성 물질(30)이 다이(12)의 후표면(15) 위에 그리고 포스트(20 내지 22) 위에 형성된다. 도시한 실시예에서, 감광성 물질(30)은 다이(12)의 반도체 물질과 바로 접촉하며, 포스트의 상부(예컨대, 포스트(20)의 상부(25))를 따라서 그리고 포스트의 측벽(예컨대, 포스트(20)의 측벽(23))을 따라서 포스트(20 내지 22)의 전기 전도성 물질과 바로 접촉한다. 포스트가 구리를 포함한다면, 감광성 물질(30)은 일부 실시예에서 포스트의 상부 및 측벽을 따라서 구리와 바로 접촉할 수 있다. 다른 실시예에서, 감광성 물질은 구리 장벽 물질(예컨대, 루테늄-함유 물질)에 의해 포스트의 측벽을 따라서 구리로부터 이격되어 있을 수 있다. 일부 실시예에서, (도 11을 참조하여 물질(80)로서 후술된) 유전 물질이 감광성 물질(30)을 형성하기 전에 후표면(15)에 걸쳐서 제공될 수 있으며, 따라서 감광성 물질은 유전 물질에 의해 다이(12)의 후표면으로부터 이격될 수 있다.
감광성 물질(30)은 임의의 적절한 성분을 포함할 수 있으며, 바람직하게는 마무리된 구조에서 남아 있기에 적절한 유전 성분을 포함한다. 일부 실시예에서, 감광성 물질은 실록산-함유 물질, 에폭시 아크릴레이트-함유 물질, 폴리이미드-함유 물질 및 폴리(벤족사졸(benzoxazole))-함유 물질로 구성된 그룹으로부터 선택한 하나 이상의 물질을 포함한다.
감광성 물질은 일부 실시예에서는 포토-이미저블 스핀-온(photo-imageable spin-on) 유전체일 수 있다. 또한, 감광성 물질은, 대략 200℃ 이하의 온도에서 퇴적할 수 있는 물질일 수 있다. 감광성 물질의 퇴적을 위한 저온의 이용은 유리할 수 있으며, 이는 다이를 캐리어 웨이퍼에 부착하는데 이용하는 본딩 접착제가 대략 200℃를 초과하는 온도에 노출되면 다이를 릴리스하도록 구성될 수 있기 때문이다.
감광성 물질(30)의 이용은 유리하게도, 전자기 방사선에의 후속한 노출에 의해 쉽게 패터닝될 수 있으며 마무리된 반도체 구조에서 유전 물질로서 남아 있을 수 있는 물질을 제공한다. 본 개시 및 다음의 청구범위를 해석하기 위해, "감광성 물질"은, 전자기 방사선에 노출되면 변하여 노출된 영역이 노출되지 않은 영역에 대해 선택적으로 제거될 수 있거나 그 역으로도 가능한 물질이다. 노출되지 않은 영역에 대한 노출된 영역의 또는 그 역의 관계의 선택적인 제거는 현상액을 이용하여 행할 수 있다.
도 5 및 도 5a를 참조하면, 감광성 물질(30)은 광-패터닝된다. 그러한 광-패터닝은 감광성 물질을 패터닝된 전자기 방사선에 노출시킨 후, 현상액을 이용하여 노출된 영역을 노출되지 않은 영역에 대해 또는 그 역의 관계로 선택적으로 제거하는 종래의 방법을 포함할 수 있다. 감광성 물질의 광-패터닝은 포스트(20 내지 22)의 상위 표면을 노출시키고(예컨대, 포스트(20)의 상위 표면(25)을 노출시킴), 포스트 사이의 감광성 물질(30)의 영역을 남겨둔다. 도시된 실시예에서, 감광성 물질(30)은 포스트 각각 주위에서 우묵한 영역(32)을 형성하도록 패터닝되며, 그러한 우묵한 영역은, 포스트의 상부 표면을 노출시키는 것 외에 포스트의 측벽(예컨대, 포스트(20)의 측벽(23))을 노출시킨다. 일부 실시예에서, 우묵한 영역(32)은 얇은 영역인 것으로 생각할 수 있으며, 도 5의 광-패터닝된 물질(30)은 그러한 얇은 영역 사이를 연장하는 두꺼운 영역(31)을 포함한다고 생각할 수 있다. 두꺼운 영역은 두께(T1)를 가지며, 얇은 영역은 두께(T2)를 갖는다. 도시한 실시예에서, 포스트(20 내지 22)의 상위 표면(예컨대, 포스트(20)의 상위 표면(25)은 얇은 영역(32)의 감광성 물질(30) 위에 있다. 두께(T2)는 일부 실시예에서 두께(T1)의 대략 절반 이하일 수 있다.
도 6을 참조하면, 전기 전도성 물질(40)이 물질(30)과 포스트(20 내지 22)에 걸쳐서 형성된다. 도시한 실시예에서, 전기 전도성 물질(40)이 포스트(20 내지 22)의 상부 표면(예컨대, 포스트(20)의 상부 표면(25))에 바로 닿아 있고 그러한 포스트의 측벽 표면(예컨대, 포스트(20)의 측벽 표면(23))에 바로 또한 닿아 있다. 전기 전도성 물질(40)은 또한 감광성 물질(30)의 상위 표면에 바로 또한 닿아 있다. 일부 실시예에서, 포스트(20 내지 22)는 구리를 포함할 수 있으며, 구리 장벽 물질(예컨대, 루테늄-함유 물질)은 포스트의 측벽을 따라 있을 수 있다. 그러한 실시예에서, 전도성 물질(40)은, 포스트의 구리에 바로 닿아 있기보다는 포스트의 측벽에 인접한 구리 장벽 물질을 따라서 있을 수 있다.
일부 실시예에서, 전기 전도성 물질(40)은 후속한 구리의 전해질 성장을 위한 시드 물질로서 이용할 수 있다. 그러한 실시예에서, 물질(40)은 예컨대 티타늄과 구리의 혼합물을 포함할 수 있고, 그러한 혼합물로 본질적으로 구성될 수 있거나, 그러한 혼합물로 구성될 수 있다.
패터닝된 마스킹 물질(42)이 전기 전도성 물질(40) 위에 형성된다. 일부 실시예에서, 패터닝된 마스킹 물질(42)은 포토리소그래피 방식으로 패터닝된 포토레지스트를 포함할 수 있다. 패터닝된 마스킹 물질(42)은 관통하여 연장하는 개구(43 내지 45)를 갖는다. 개구는 포스트(20 내지 22) 바로 위에 있으며, 포토레지스트 물질(30)의 얇은 영역(32)의 일부분 바로 위에 있다.
전기 전도성 물질(46 및 48)이 개구(43 내지 45) 내에 형성된다. 일부 실시예에서, 물질(46)은 전도성 물질(40) 위에서 전해질 성장하는 구리를 포함할 수 있으며, 물질(48)은 물질(46) 위에서 전해질 성장하는 니켈 또는 팔라듐을 포함할 수 있다. 두 개의 물질(46 및 48)이 도시한 실시예에서 개구(43 내지 45) 내에 형성되더라도, 다른 실시예에서, 단일 전도성 물질이 개구 내에 형성될 수 있거나 둘 이상의 물질이 그러한 개구 내에 형성될 수 있다. 예컨대, 니켈과 팔라듐 모두가 일부 실시예에서 구리-함유 물질(46) 위에 형성될 수 있다. 물질(46 및 48)은 결국 언더 범프 메탈러지(UBM) 내에 병합될 수 있으며, 따라서 일부 실시예에서 UBM에 이용하기에 적절한 종래의 성분을 포함할 수 있다.
도 7 및 도 7a를 참조하면, 마스킹 물질(42)(도 6)이 제거되고, 후속하여 물질(48)을 물질(40)의 에칭 동안 하드 마스크로서 이용한다. 도 7 및 도 7a의 구조는, 물질(46 및 48)과 함께 물질(40)로 형성되는 복수의 전기 전도성 캡(50 내지 52)을 포함하는 것으로 생각할 수 있다. 캡(50 내지 52)은 포스트(20 내지 22)와 일대일 대응 관계에 있으며, 결국 솔더 볼 또는 다른 배선 구성요소(미도시)를 포스트와 전기적으로 결합하는데 이용되는 UBM에 대응한다.
캡(50 내지 52)은 임의의 적절한 형상을 가질 수 있으며, 도 7a는, 캡이 원형인 실시예를 도시한다. 포스트(20 내지 22)는 도 7a에서 점선으로 도시하여 그러한 포스트가 캡(50 내지 52) 밑에 있음을 나타낸다.
도 7은, 포스트(20 내지 22)의 상위 표면에 바로 닿아 있으며 또한 포스트의 측벽 표면을 따라 바로 있는 캡(50 내지 52)의 전기 전도성 물질을 도시한다. 구체적으로, 캡의 전도성 물질(40)은 도시한 실시예에서 포스트의 상위 표면과 측벽 표면에 바로 닿아 있다. 도 7은 또한, 캡이 포스트를 넘어서 측방향 외부로 연장하며 포스트를 에워싸는 에지를 가짐을 도시한다(예컨대, 캡(51)은 포스트(21)의 측방향 외부에 있으며 포스트를 둘러싸는 에지(55)를 갖도록 도시됨). 캡의 그러한 에지는 도시한 실시예에서 감광성 물질(30) 바로 위에 전체적으로 있다. 캡의 에지의 바로 아래에 있는 감광성 물질(30)의 영역은 도시한 실시예에서 포스트(20 내지 22)의 상위 표면 아래에 상위 표면을 갖는다.
캡(50 내지 52)의 에지는 도시된 실시예에서 감광성 물질(30)의 얇은 영역(32)의 일부분을 덮으며, 얇은 영역(32)의 다른 부분은 덮여 있지 않다(즉, 제2 두께 영역(32)의 일부 부분이 캡(50 내지 52)의 에지를 넘어서 외부로 연장한다). 도시한 실시예에서, 캡의 전기 전도성 물질의 에지(예컨대, 캡(51)의 에지(55)) 전체는 감광성 물질(30)에 바로 닿아 있다. (미도시된) 다른 실시예에서, 유전 물질(예컨대, 이산화 실리콘 또는 질화 실리콘)이 캡의 전도성 물질과 감광성 물질(30) 사이에 제공될 수 있다.
도 8 내지 도 10은, 전도성 포스트 위에 있으며 이와 전기적으로 결합되는 전기 전도성 캡을 형성하는 처리 내에 감광성 물질을 병합하는 다른 예시적인 실시예의 방법을 예시한다. 도 8은, 일부 실시예에서 도 4의 것 다음에 올 수 있는 처리 단계에서의 구조(10a)를 도시한다.
도 8의 구조(10a)는 다이(12)의 후표면(15)에 걸쳐서 감광성 물질(30)을 포함한다. 이 물질은 패터닝되어 이 물질을 관통하여 포스트(20 내지 22)의 상위 표면까지 연장하는 복수의 개구(60 내지 62)를 형성한다. 패터닝된 물질(30)은 포스트(20 내지 22)에 인접한 얇은 영역(64)을 가지며, 이 얇은 영역 사이의 두꺼운 영역(63)을 갖는다. 도시한 실시예에서, 얇은 영역은, 포스트(20 내지 22)의 상위 표면과 대략 동일 평면에 있는 상위 표면을 갖는다. 일부 실시예에서, 얇은 영역 중 일부만이 인접한 포스트의 상위 표면과 대략 동일 평면에 있는 표면을 갖도록 인접한 포스트의 상위 표면 위 또는 아래에 있는 표면을 가질 수 있다.
개구(60 내지 62)가 도시된 실시예에서 포스트(20 내지 22)보다 넓을지라도, 다른 실시예에서 개구는 포스트의 폭에 필적할 만할 수 있으며, 다른 실시예에서 개구는 포스트보다 좁을 수 있어서, 포스트의 상위 표면의 일부분만이 노출된다.
도 9를 참조하면, 전기 전도성 물질(40)이 물질(30)과 포스트(20 내지 22)에 걸쳐서 형성된다. 도시된 실시예에서, 전기 전도성 물질(40)이 포스트(20 내지 22)의 상부 표면에 바로 닿아 있고 그리고 감광성 물질(30)의 상위 표면에 바로 닿아 있다.
패터닝된 마스킹 물질(42)이 전기 전도성 물질(40) 위에 형성된다. 패터닝된 마스킹 물질은 관통하여 연장하는 개구(70 내지 72)를 갖는다. 개구는 포스트(20 내지 22) 바로 위에 있으며, 포스트에 인접한 감광성 물질(30)의 일부분 바로 위에 있다.
전기 전도성 물질(66)이 개구(70 내지 72) 내에 형성된다. 일부 실시예에서, 물질(66)은 도 6을 참조하여 전술한 물질(46 및 48)을 포함할 수 있으며, 결국 언더 범프 메탈러지 내에 병합될 수 있다.
도 10 및 도 10a를 참조하면, 마스킹 물질(42)(도 9)이 제거되며, 후속하여 물질(66)은 물질(40)의 에칭 동안 하드 마스크로서 이용된다. 도 10 및 도 10a의 구조는 물질(66)과 함께 물질(40)로 형성된 복수의 전기 전도성 캡(74 내지 76)을 포함하는 것으로 생각할 수 있다. 캡(74 내지 76)은 포스트(20 내지 22)와 일대일 대응 관계에 있으며, 솔더 볼 또는 다른 배선 구성요소(미도시)를 포스트와 전기적으로 결합하는데 이용되는 UBM에 결국 대응할 수 있다.
캡(74 내지 76)은 임의의 적절한 형상을 가질 수 있으며, 도 10a는, 캡이 원형인 실시예를 도시한다. 포스트(20 내지 22)는 도 10a에서 점선으로 도시되어 그러한 포스트가 캡(74 내지 76) 밑에 있음을 나타낸다.
도 10은, 포스트(20 내지 22)의 상위 표면에 바로 닿아 있는 캡(74 내지 76)의 전기 전도성 물질을 도시하며, 또한 캡이, 포스트를 넘어서 측방향 외부로 연장하며 포스트를 에워싸는 에지를 가짐을 도시한다(예컨대, 캡(75)은, 포스트(21)의 측방향 외부에 있으며 포스트를 둘러싸는 에지(77)를 갖도록 도시되어 있다). 캡의 그러한 에지는 도시된 실시예에서 감광성 물질(30) 바로 위에 전체적으로 있다. 캡의 에지 바로 아래에 있는 감광성 물질(30)의 영역은 도시한 실시예에서 포스트(20 내지 22)의 상위 표면 위에 상위 표면을 갖는다.
도 11 및 도 12는, 전도성 포스트 위에 있으며 이와 전기적으로 결합되는 전기적 전도성 캡을 형성하는 처리에 감광성 물질을 병합하는 다른 예시적 실시예의 방법을 예시한다. 도 11은, 도 4를 참조하여 전술한 것에 대한 대안일 수 있는 처리 단계에서 구조(10b)를 도시한다. 물질(30)이 다이(12)의 후표면(15) 위에 형성된다. 그러나 물질(30)은, 다이(12)의 후표면에 바로 닿아 있는 것보다는, 유전 물질(80)에 의해 그러한 후표면으로부터 이격된다. 유전 물질(80)은 임의의 적절한 물질을 포함할 수 있으며, 예컨대 제2 질화물, 산화 실리콘 등을 포함할 수 있고, 이들로 본질적으로 구성될 수 있거나 이들로 구성될 수 있다. 유전 물질(80)은, 감광성 물질(30)만으로 제공되는 것을 넘어서 다이(12)의 반도체 물질 위에 추가 보호 및/또는 전기 절연을 제공하는데 이용될 수 있다.
도 11의 실시예는 또한, 유전 물질(18)이 다이(12)의 후표면(15) 위의 포스트(20 내지 22)의 측벽 표면을 따라 연장하는 것으로 도시되는 점에서 도 4의 실시예와 상이하다(예컨대, 유전 물질(18)이 포스트(20)의 측벽 표면(23)을 따라 연장하는 것으로 도시된다). 유전 물질이 도 11의 실시예에서 후표면(15) 위의 포스트의 측벽을 따라 도시된 유전체(18)일지라도, 추가로 또는 대안적으로 다른 실시예에서 포스트의 그러한 측벽을 따라 전도성 물질이 있을 수 있다. 예컨대, 포스트가 구리를 포함한다면, 후표면(15) 위의 포스트의 측벽을 따라서 구리 장벽 물질(예컨대, 루테늄-함유 물질)이 있을 수 있다.
도 12를 참조하면, 구조(10b)가 도 7을 참조하여 전술한 것과 유사한 처리 단계에 도시되어 있다. 따라서, 물질(30)은 두꺼운 영역(31)과 얇은 영역(32)으로 패터닝되었으며, 전기 전도성 캡이 얇은 영역 위에 그리고 포스트(20 내지 22)의 상위 표면에 바로 닿아 있게 형성되었다. 캡은 전기 전도성 물질(40, 46 및 48)을 포함하며, UBM 메탈러지에 대응할 수 있다. 도 12의 구조는 도 7을 참조하여 전술한 구조와 유사하다. 이 구조는, 유전 물질(80)이 감광성 물질(30)과 다이(12) 사이에 있다는 점에서 도 7의 구조와 상이하다. 이 구조는 또한, 전도성 물질(40)이 포스트(20 내지 22)의 측벽 표면(예컨대, 포스트(20)의 측벽 표면(23))에 바로 닿아 있기보다는, 물질(18)에 의해 그러한 측벽 표면으로부터 이격된다는 점에서 도 7과 상이하다.
본 명세서에서 기재된 실시예 중 일부는, 종래 기술의 방법과 비교하면 그러한 실시예가 광-처리 도구 등과 같은 반도체 제조 설비에 이미 존재하는 도구를 이용할 수 있다는 점에서 기존의 제조 처리 내에 병합하기에 유리하게도 상대적으로 간단할 수 있다. 일부 실시예에서, 전술한 감광성 물질(30)은 포토-이미저블 스핀-온 유전체일 수 있다. 그러한 물질은 1㎛ 이하의 감광 해상도를 가질 수 있으며, 다이 패키징 처리 동안 이용될 수 있는 고온 스태킹 절차를 견디기 충분한 열 저항을 가질 수 있다. 일부 실시예는 종래 기술의 처리에 대해 웨이퍼에 걸쳐서 감소한 관통 두께 편차(TTV: Through Thickness Variation)를 가능케 할 수 있다.
도면의 여러 실시예의 특정한 배향은 오직 예시용이며, 실시예는 일부 응용에서 도시된 배향에 대해 회전할 수 있다. 본 명세서에서 제공된 상세한 설명 및 다음의 청구범위는 여러 특성 사이의 전술한 관계를 갖는 임의의 구조에, 이 구조가 도면의 특정한 배향에 있는지 또는 그러한 배향에 대해 회전하는지에 관계없이, 속한다.
수반하는 예시의 횡단면도는 횡단면의 평면 내의 특성부만을 도시하며, 도면을 간략화하기 위해 횡단면의 평면 뒤의 물질을 도시하지는 않는다.
구조가 다른 구조 "상에" 또는 "닿아(against)" 있는 것으로서 칭해질 때, 이 구조는 다른 구조 상에 바로 있을 수 있거나 중간의 구조가 또한 존재할 수 있다. 대조적으로, 구조가 다른 구조 "상에 바로" 또는 "바로 닿아" 있는 것으로 지칭될 때, 중간의 구조는 존재하지 않는다. 구조가 다른 구조에 "연결" 또는 "결합"되는 것으로 지칭될 때, 구조는 다른 구조에 바로 연결되거나 결합될 수 있거나, 중간의 구조가 존재할 수 있다. 대조적으로, 구조가 다른 구조에 "바로 연결" 또는 "바로 결합"되는 것으로 지칭될 때, 중간의 구조가 존재하지 않는다.
일부 실시예에서, 반도체 구조는 반도체 다이를 관통해 연장하는 전기 전도성 포스트를 포함한다. 포스트는 다이의 후표면 위의 상위 표면을 가지며, 후표면과 상위 표면 사이를 연장하는 측벽 표면을 갖는다. 감광성 물질이 후표면 위에서 그리고 측벽 표면을 따라서 있다. 전기 전도성 물질이 포스트의 상위 표면에 바로 닿아 있다. 전기 전도성 물질은 포스트 위에 캡으로서 구성된다. 캡은 포스트를 넘어서 측방향 외부로 연장하며 포스트를 에워싸는 에지를 갖는다. 전체 에지는 감광성 물질 바로 위에 있다.
일부 실시예에서, 반도체 구조는 반도체 구조를 관통하여 연장하는 복수의 전기 전도성 포스트를 포함한다. 포스트는 다이의 후표면 위에 상위 표면을 가지며, 후표면과 상위 표면 사이를 연장하는 측벽 표면을 갖는다. 감광성 물질은 후표면 위와 측벽 표면을 따라서 있다. 전기 전도성 물질 캡은 포스트의 상위 표면에 바로 닿아 있고 포스트에 인접한 감광성 물질의 영역 바로 위에 있다. 감광성 물질은 캡 사이의 영역에서 제1 두께를 가지며, 캡 바로 아래의 영역에서 제2 두께를 갖는다. 제2 두께는 제1 두께 미만이다. 제2 두께 영역의 상위 표면은 포스트의 상위 표면 아래에 있다.
일부 실시예에서, 반도체 구조는 반도체 다이를 관통해 연장하는 복수의 전기 전도성 포스트를 포함한다. 포스트는 다이의 후표면 위에 상위 표면을 가지며, 후표면과 상위 표면 사이를 연장하는 측벽 표면을 갖는다. 감광성 물질은 후표면 위와 측벽 표면을 따라서 있다. 전기 전도성 물질 캡은 포스트의 상위 표면에 바로 닿아 있고 포스트에 인접한 감광성 물질의 영역 바로 위에 있다. 감광성 물질은 포스트 사이의 영역에서 제1 두께를 가지며, 포스트에 인접한 영역에서 제2 두께를 갖는다. 제2 두께는 제1 두께 미만이다. 제1 두께 영역의 상위 표면은 포스트의 상위 표면 위에 있다.
일부 실시예에서, 반도체 구조를 형성하는 방법은 복수의 웨이퍼-관통 상호연결에 걸쳐서 감광성 물질을 형성하는 단계와, 감광성 물질을 광-패터닝하여 상호연결 사이의 감광성 물질의 영역을 남겨두면서 상호연결의 상위 표면을 노출시키는 단계를 포함한다. 방법은 또한 상호연결의 노출된 상위 표면에 바로 닿아 있고 감광성 물질에 바로 닿아 있게 전기 전도성 물질을 형성하는 단계를 포함한다. 전기 전도성 물질은 상호연결 위에 캡을 형성하며, 캡은, 상호연결을 넘어서 측방향 외부로 연장하며 상호연결을 에워싸는 에지를 갖는다. 에지는 전체적으로 감광성 물질 바로 위에 있다.

Claims (26)

  1. 반도체 다이를 관통하여 수직으로 연장하는 전기 전도성 포스트 - 상기 포스트는 상기 다이의 후표면보다 고도가 높은 전기 전도성 상위 표면을 가지며 상기 후표면과 상기 전기 전도성 상위 표면 사이를 연장하는 전기 전도성 수직 측벽 표면을 가짐 - ;
    상기 후표면 위에 있으며 상기 후표면과 물리적으로 접촉하며, 실록산-함유 물질, 에폭시 아크릴레이트-함유 물질, 폴리이미드-함유 물질 및 폴리(벤족사졸)-함유 물질로 구성되는 그룹으로부터 선택된 감광성 물질 - 상기 감광성 물질은 상기 전기 전도성 수직 측벽 표면과 물리적으로 바로 접촉해 있음 - ; 및
    상기 포스트의 전기 전도성 상위 표면에 바로 닿아 있는 전기 전도성 물질 - 상기 전기 전도성 물질은 상기 포스트 위에서 캡으로서 구성되며; 상기 캡은, 상기 포스트를 넘어서 측방향 외부로 연장하며 상기 포스트를 에워싸는 에지를 가지며; 상기 에지의 전체는 상기 감광성 물질 바로 위에 있음 - 을 포함하는 반도체 구조.
  2. 청구항 1에 있어서, 상기 캡의 상기 에지 바로 아래의 상기 감광성 물질의 상위 표면이 상기 포스트의 상위 표면 아래에 있는, 반도체 구조.
  3. 청구항 1에 있어서, 상기 포스트에 인접한 상기 감광성 물질의 상위 표면의 부분들은 상기 포스트의 상위 표면과 동일 평면에 있는, 반도체 구조.
  4. 청구항 3에 있어서, 상기 캡의 상기 에지 바로 아래의 상기 감광성 물질의 상위 표면의 일부는 상기 포스트의 상위 표면보다 고도가 높은, 반도체 구조.
  5. 청구항 1에 있어서, 상기 전기 전도성 물질의 에지 전체가 상기 감광성 물질에 바로 닿아 있는, 반도체 구조.
  6. 삭제
  7. 청구항 1에 있어서, 상기 감광성 물질은 상기 반도체 다이의 반도체 물질에 바로 닿아 있는, 반도체 구조.
  8. 청구항 1에 있어서, 하나 이상의 전기 절연 물질이 상기 감광성 물질과 상기 반도체 다이의 반도체 물질 사이에 있는, 반도체 구조.
  9. 청구항 1에 있어서, 상기 포스트는 구리를 포함하는, 반도체 구조.
  10. 청구항 1에 있어서, 상기 포스트는 구리와, 상기 구리를 따른 전기 전도성 구리 장벽 물질을 포함하는, 반도체 구조.
  11. 반도체 다이를 관통하여 수직으로 연장하는 복수의 전기 전도성 포스트 - 상기 포스트는 상기 다이의 후표면보다 고도가 높은 전기 전도성 상위 표면을 가지며 상기 후표면과 상기 상위 표면 사이를 연장하는 전기 전도성 수직 측벽 표면을 가짐 - ;
    상기 후표면 위에 있으며 상기 후표면과 물리적으로 접촉하며, 실록산-함유 물질, 에폭시 아크릴레이트-함유 물질, 폴리이미드-함유 물질 및 폴리(벤족사졸)-함유 물질로 구성되는 그룹으로부터 선택된 감광성 물질 - 상기 감광성 물질은 상기 전기 전도성 측벽 표면에 물리적으로 바로 접촉해 있음 - ;
    상기 포스트의 전기 전도성 상위 표면에 바로 닿아 있고, 상기 포스트에 인접한 상기 감광성 물질의 영역 바로 위에 있는 전기 전도성 물질 캡을 포함하며;
    상기 감광성 물질은 상기 캡 사이의 영역의 부분에서의 제1 두께와, 상기 캡 바로 아래의 영역에서의 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께 미만이며; 상기 제2 두께 영역의 상위 표면은 상기 포스트의 상위 표면보다 고도가 낮은, 반도체 구조.
  12. 청구항 11에 있어서, 상기 제2 두께 영역은 상기 캡의 에지를 넘어서 측방향 외부로 연장하는, 반도체 구조.
  13. 반도체 다이를 관통하여 수직으로 연장하는 복수의 전기 전도성 포스트 - 상기 포스트는 상기 다이의 후표면보다 고도가 높은 전기 전도성 상위 표면을 가지며 상기 후표면과 상기 상위 표면 사이를 연장하는 전기 전도성 수직 측벽 표면을 가짐 - ;
    상기 후표면 위에 있으며 상기 후표면과 물리적으로 접촉하며, 실록산-함유 물질, 에폭시 아크릴레이트-함유 물질, 폴리이미드-함유 물질 및 폴리(벤족사졸)-함유 물질로 구성되는 그룹으로부터 선택된 감광성 물질 - 상기 감광성 물질은 상기 전기 전도성 측벽 표면에 물리적으로 바로 접촉해 있음 - ;
    상기 포스트의 전기 전도성 상위 표면에 바로 닿아 있고, 상기 포스트에 인접한 상기 감광성 물질의 영역 바로 위에 있는 전기 전도성 물질 캡을 포함하며;
    상기 감광성 물질은 상기 포스트 사이의 영역에서의 제1 두께와, 상기 포스트에 인접한 영역에서의 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께 미만이며; 상기 제1 두께 영역의 상위 표면은 상기 포스트의 상위 표면보다 고도가 높은, 반도체 구조.
  14. 청구항 13에 있어서, 상기 제2 두께 영역의 상위 표면은 상기 전기 전도성 포스트 중 적어도 일부의 상위 표면과 동일 평면에 있는, 반도체 구조.
  15. 청구항 13에 있어서, 상기 캡은 상기 감광성 물질의 상기 제1 두께 영역 위에 에지를 갖는, 반도체 구조.
  16. 복수의 웨이퍼-관통 상호연결에 걸쳐, 실록산-함유 물질, 에폭시 아크릴레이트-함유 물질, 폴리이미드-함유 물질 및 폴리(벤족사졸)-함유 물질로 구성되는 그룹으로부터 선택된 감광성 물질을 형성하는 단계로서, 상기 감광성 물질은 상기 상호연결의 전기 전도성 측벽 표면의 일부와 물리적으로 바로 접촉해 있는, 단계;
    상기 감광성 물질을 광-패터닝하여, 상기 상호연결 사이의 상기 감광성 물질의 영역을 남겨두고 상기 상호연결의 상위 표면을 노출시키는 단계; 및
    상기 상호연결의 노출된 상기 상위 표면에 바로 닿아 있고, 상기 감광성 물질에 바로 닿아 있는 전기 전도성 물질을 형성하는 단계 - 상기 전기 전도성 물질은 상기 상호연결 위에 캡을 형성하며, 상기 캡은, 상기 상호연결을 넘어서 측방향 외부로 연장하며 상기 상호연결을 에워싸는 에지를 가지며; 상기 에지는 전체적으로 상기 감광성 물질 바로 위에 있음 - 를 포함하는, 반도체 구조 형성 방법.
  17. 청구항 16에 있어서, 상기 캡의 에지 바로 아래의 상기 감광성 물질의 상위 표면은 상기 상호연결의 상위 표면 아래에 있는, 반도체 구조 형성 방법.
  18. 청구항 16에 있어서, 상기 상호연결에 인접한 상기 감광성 물질의 상위 표면은, 상기 상호연결 중 적어도 일부의 상위 표면과 동일 평면에 있는, 반도체 구조 형성 방법.
  19. 청구항 18에 있어서, 상기 캡의 에지 바로 아래의 상기 감광성 물질의 상위 표면은 상기 상호연결의 상위 표면 위에 있는, 반도체 구조 형성 방법.
  20. 청구항 16에 있어서, 상기 전기 전도성 물질의 에지는 상기 감광성 물질에 바로 닿아 있는, 반도체 구조 형성 방법.
  21. 삭제
  22. 청구항 16에 있어서, 상기 감광성 물질은 상기 반도체 다이의 반도체 물질에 바로 닿아 있도록 형성되는, 반도체 구조 형성 방법.
  23. 청구항 16에 있어서, 상기 감광성 물질은, 하나 이상의 전기 절연 물질에 의해 상기 반도체 다이의 반도체 물질로부터 이격되도록 형성되는, 반도체 구조 형성 방법.
  24. 삭제
  25. 삭제
  26. 삭제
KR1020147034983A 2012-05-22 2013-04-25 반도체 구조 및 반도체 구조를 형성하는 방법 KR101687469B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/478,010 2012-05-22
US13/478,010 US20130313710A1 (en) 2012-05-22 2012-05-22 Semiconductor Constructions and Methods of Forming Semiconductor Constructions
PCT/US2013/038128 WO2013176824A1 (en) 2012-05-22 2013-04-25 Semiconductor constructions and methods of forming semiconductor constructions

Publications (2)

Publication Number Publication Date
KR20150013772A KR20150013772A (ko) 2015-02-05
KR101687469B1 true KR101687469B1 (ko) 2016-12-28

Family

ID=49620962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034983A KR101687469B1 (ko) 2012-05-22 2013-04-25 반도체 구조 및 반도체 구조를 형성하는 방법

Country Status (7)

Country Link
US (1) US20130313710A1 (ko)
EP (1) EP2852971B1 (ko)
JP (1) JP6005853B2 (ko)
KR (1) KR101687469B1 (ko)
CN (2) CN109037180A (ko)
TW (1) TWI548094B (ko)
WO (1) WO2013176824A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MA40575A (fr) * 2014-09-17 2016-03-24 Genentech Inc Pyrrolobenzodiazépines et conjugués à base de disulfure d'anticorps associés
US9477148B1 (en) 2015-05-26 2016-10-25 Industrial Technology Research Institute Polymer, method for preparing the same, and a photosensitive resin composition thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071516A (ja) * 2009-09-22 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造
US20120013004A1 (en) 2009-06-08 2012-01-19 Stats Chippac, Ltd. Semiconductor Device Having an Interconnect Structure with TSV Using Encapsulant for Structural Support

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP2007073909A (ja) * 2005-09-09 2007-03-22 Oki Electric Ind Co Ltd 半導体メモリの製造方法
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8227295B2 (en) * 2008-10-16 2012-07-24 Texas Instruments Incorporated IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
US7741148B1 (en) * 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
JP2010191283A (ja) * 2009-02-19 2010-09-02 Sharp Corp アクティブ素子基板の製造方法、アクティブ素子基板、アクティブ型表示装置
KR101187977B1 (ko) * 2009-12-08 2012-10-05 삼성전기주식회사 패키지 기판 및 그의 제조방법
TWI419257B (zh) * 2009-12-29 2013-12-11 Advanced Semiconductor Eng 半導體製程、半導體元件及具有半導體元件之封裝結構
US8466059B2 (en) * 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
JP2011228579A (ja) * 2010-04-22 2011-11-10 Hitachi Chem Co Ltd 半導体装置の製造方法
JP5549458B2 (ja) * 2010-07-23 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
US8928159B2 (en) * 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8039385B1 (en) * 2010-09-13 2011-10-18 Texas Instruments Incorporated IC devices having TSVS including protruding tips having IMC blocking tip ends
US8466553B2 (en) * 2010-10-12 2013-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package having the same
US8298944B1 (en) * 2011-06-01 2012-10-30 Texas Instruments Incorporated Warpage control for die with protruding TSV tips during thermo-compressive bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120013004A1 (en) 2009-06-08 2012-01-19 Stats Chippac, Ltd. Semiconductor Device Having an Interconnect Structure with TSV Using Encapsulant for Structural Support
JP2011071516A (ja) * 2009-09-22 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造

Also Published As

Publication number Publication date
EP2852971A4 (en) 2016-03-09
EP2852971A1 (en) 2015-04-01
US20130313710A1 (en) 2013-11-28
CN104335335A (zh) 2015-02-04
KR20150013772A (ko) 2015-02-05
CN109037180A (zh) 2018-12-18
EP2852971B1 (en) 2020-01-15
WO2013176824A1 (en) 2013-11-28
JP6005853B2 (ja) 2016-10-12
TWI548094B (zh) 2016-09-01
CN104335335B (zh) 2018-05-04
TW201405817A (zh) 2014-02-01
JP2015523718A (ja) 2015-08-13

Similar Documents

Publication Publication Date Title
TWI708344B (zh) 重佈線路結構、扇出型積體電路封裝及電性連接於至少一導體的重佈線路結構的製造方法
US8778738B1 (en) Packaged semiconductor devices and packaging devices and methods
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
US10892228B2 (en) Method of manufacturing conductive feature and method of manufacturing package
TWI354339B (en) Method and system for fabricating semiconductor co
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
KR102013770B1 (ko) 반도체 소자 및 그 제조 방법
KR20210028801A (ko) 반도체 소자
TW202145487A (zh) 扇出型矽中介物
TW202111900A (zh) 半導體封裝基材精細節距金屬凸塊及強化結構
KR101687469B1 (ko) 반도체 구조 및 반도체 구조를 형성하는 방법
US11152273B2 (en) Conductive structures and redistribution circuit structures
US9029257B2 (en) Semiconductor constructions and methods of planarizing across a plurality of electrically conductive posts
US11973046B2 (en) Semiconductor structure and method for preparing the same
CN111383992B (zh) 半导体器件的制造方法
CN118280845A (zh) 半导体结构的制备方法
CN115377088A (zh) 凹入式半导体装置以及相关联系统和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 4