CN105244312B - 接触通孔蚀刻方法 - Google Patents

接触通孔蚀刻方法 Download PDF

Info

Publication number
CN105244312B
CN105244312B CN201410329093.2A CN201410329093A CN105244312B CN 105244312 B CN105244312 B CN 105244312B CN 201410329093 A CN201410329093 A CN 201410329093A CN 105244312 B CN105244312 B CN 105244312B
Authority
CN
China
Prior art keywords
contact
hole
material layer
etch process
engraving method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410329093.2A
Other languages
English (en)
Other versions
CN105244312A (zh
Inventor
伏广才
许继辉
苏良得
倪梁
汪新学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410329093.2A priority Critical patent/CN105244312B/zh
Publication of CN105244312A publication Critical patent/CN105244312A/zh
Application granted granted Critical
Publication of CN105244312B publication Critical patent/CN105244312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种接触通孔蚀刻方法，适用于至少由第一材料层和第二材料层堆叠形成的复合层结构，其中该第一材料层和第二材料层的材料不同，该接触通孔蚀刻方法包括：a.使用博世蚀刻工艺蚀刻第一材料层，以在该第一材料层内形成接触通孔，其中该博世蚀刻工艺进一步包括：a1.在接触通孔的侧壁和底部形成聚合物；a2.去除该接触通孔的底部处的聚合物；a3.在接触通孔中蚀刻预定深度；a4.重复执行上述步骤a1‑a3，直至该接触通孔在该第一材料层内达到一指定深度；以及b.使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻已达到该指定深度的接触通孔，使得该接触通孔达到该第一材料层下面的第二材料层。本发明可以使蚀刻得到的接触通孔具有更好的形貌。

Description

接触通孔蚀刻方法
技术领域
本发明涉及半导体集成电路器件制造领域，尤其涉及一种接触通孔蚀刻方法。
背景技术
随着技术发展的深入，半导体器件的特征尺寸现在已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。
目前，微机电系统部门为了满足生产要求对蚀刻工艺提出了更高的要求，例如包括高深宽比、垂直剖面、良好的器件尺寸控制以及蚀刻均匀性等等方面。对于腔绝缘体上硅(Cavity SOI)的单元触点蚀刻(Cell-Contact Etch，CCT-ET)工艺来说，特殊的应用要求蚀刻工艺穿过硅层(例如34um)并停止于下面的氧化物层。在Cavity SOI深硅触点蚀刻工艺的发展过程中，技术人员发现所形成的接触通孔具有底切的问题，即蚀刻形成的接触通孔底部两侧出现凹口。即便通过博世技术(Botch Technique)来精调单元触点蚀刻可以解决底切问题，但这样又会引起整个蚀刻形貌粗糙度的劣化。上述的凹口和粗糙度都会不利地影响后续的CVD工艺，并且会引发电流泄露问题。
首先参考图1a-1c来简单介绍现有技术的接触通孔蚀刻方法的一个示例。例如，图1a示出了一器件100，其中由下至上依次包括衬底101、氧化物层102、硅层103、氧化物层104、氮化硅层105、氧化物层106以及光刻胶层107。首先，通过蚀刻打开硬掩模层ONO(即，氧化硅层106、氮化硅层105、氧化硅层104)，该蚀刻步骤停止于硅层103，然后干法灰化工艺和湿法清洗工艺去除光刻胶107，得到如图1b所示的结构。其次，对图1b所示的结构实施深硅孔单元触点蚀刻，例如采用深反应离子蚀刻(DRIE)或博世(Bosch)蚀刻工艺来形成接触通孔108。该博世蚀刻工艺包括三个步骤，即步骤1：用SF6作为蚀刻剂蚀刻硅层103；步骤2：在接触通孔侧壁上形成聚合物；步骤3：清洗聚合物。重复执行上述步骤1-步骤3(例如145次循环)，以最终形成如图1c所示的接触通孔108。如图1c所示，最终形成的接触通孔108的底部存在底切的现象。
发明内容
针对现有技术的上述技术问题，本发明旨在提供一种新颖的接触通孔蚀刻方法。该接触通孔蚀刻方法可以使得蚀刻得到的接触通孔具有更好的形貌，消除凹口、降低粗糙度，并改善氧化物覆盖，以利于后续的CVD工艺。
具体地，本发明提出了一种接触通孔蚀刻方法，适用于至少由第一材料层和第二材料层堆叠形成的复合层结构，其中该第一材料层和第二材料层的材料不同，该接触通孔蚀刻方法包括：
a.使用博世蚀刻工艺蚀刻第一材料层，以在该第一材料层内形成接触通孔，其中该博世蚀刻工艺进一步包括：
a1.在接触通孔的侧壁和底部形成聚合物；
a2.去除该接触通孔的底部处的聚合物；
a3.在接触通孔中蚀刻预定深度；
a4.重复执行上述步骤a1-a3，直至该接触通孔在该第一材料层内达到一指定深度；以及
b.使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻已达到该指定深度的接触通孔，使得该接触通孔达到该第一材料层下面的第二材料层。
较佳地，在上述的接触通孔蚀刻方法中，所述步骤b中的另一蚀刻工艺进一步包括：b1.利用第一蚀刻剂蚀刻穿过所述第一材料层上形成的自然氧化物层；b2.利用第二蚀刻剂蚀刻穿过所述第一材料层，以达到所述第二材料层。
较佳地，在上述的接触通孔蚀刻方法中，所述第一材料层是硅层，且所述第二材料层是氧化物层。
较佳地，在上述的接触通孔蚀刻方法中，所述第一蚀刻剂是CF4，且所述第二蚀刻剂是Cl2和HBr。
较佳地，在上述的接触通孔蚀刻方法中，所述步骤a3中采用的蚀刻剂不同于所述第二蚀刻剂，且所述第二蚀刻剂是Cl2和HBr。
较佳地，在上述的接触通孔蚀刻方法中，所述步骤a3中采用的蚀刻剂是SF6。
较佳地，在上述的接触通孔蚀刻方法中，在步骤b之后，所述接触通孔蚀刻方法进一步包括去除所述接触通孔中的有机副产物的步骤。
综上所述，本发明的接触通孔蚀刻方法组合了博世技术和非博世技术，从而有效消除了不同材料层之间的界面处的凹口和粗糙度高的问题。通过本发明的接触通孔蚀刻方法蚀刻得到的接触通孔具有更好的形貌，不再有底切或者粗糙度高的问题，并可以避免电流泄露的潜在风险。
应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。
附图说明
包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1a-1c示出了现有技术的接触通孔的蚀刻过程的一个示例。
图2示出了根据本发明的接触口蚀刻方法的基本步骤的流程图。
图3a-图3c示出了本发明的接触通孔的蚀刻过程的一个实施例。
图4a-图4d示出了本发明的接触通孔的蚀刻过程的另一实施例。
具体实施方式
现在将详细参考附图描述本发明的实施例。现在将详细参考本发明的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。
首先参考图2-图3c，其示出了根据本发明的接触口蚀刻方法的基本步骤的流程图。本发明的接触通孔蚀刻方法200主要适用于至少由第一材料层和第二材料层堆叠形成的复合层结构，例如图3a中所示的第一材料层301和第二材料层302所形成的复合层结构，其中该第一材料层301和第二材料层302的材料是不同的。
如图所示，本发明的接触通孔蚀刻方法200主要包括以下步骤：
步骤201：使用博世蚀刻工艺蚀刻第一材料层301，以在该第一材料层301内形成接触通孔303(参加图3b)，其中该博世蚀刻工艺进一步包括：
步骤201-1：在经蚀刻形成的接触通孔303的侧壁和底部形成聚合物；
步骤201-2：去除该接触通孔303的底部处的聚合物，以便于后续的蚀刻步骤；
步骤201-3：在接触通孔303中蚀刻预定深度；
步骤201-4：重复执行上述步骤201-1-步骤201-3，直至该接触通孔303在该第一材料层301内达到一指定深度，如图3b所示。此时，接触通孔303的该指定深度小于第一材料层301的厚度，但优选接近于第一材料层301和第二材料层302之间的界面。
步骤202：使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻已达到该指定深度的接触通孔303，使得该接触通孔达到该第一材料层301下面的第二材料层302。如图3c所示。根据本发明的一个优选实施例，该步骤202中的另一蚀刻工艺可以进一步包括：利用第一蚀刻剂蚀刻穿过该第一材料层上形成的自然氧化物层；以及利用第二蚀刻剂蚀刻穿过该第一材料层，以达到该第二材料层。例如，上述的自然氧化物层(native oxide layer)是硅和空气接触时形成的一层自然氧化物，厚度例如为10埃。当然，也可以采用其他合适的已知蚀刻工艺来完成该步骤202，只是为避免出现底切或者为避免出现不期望的粗糙度，该步骤202所采用蚀刻工艺需不同于上述步骤201中的博世蚀刻工艺。
较佳地，在上述的接触通孔蚀刻方法200中，在上述的步骤202之后，还可以进一步包括去除所述接触通孔中的有机副产物的步骤。例如，如以下将进一步讨论的，这里的有机副产物可能是在蚀刻Si层时产生的聚合物。
从图3c中可以看出，根据本发明的接触通孔蚀刻方法200所形成的接触通孔303可以避免在底部出现底切的情况。
以下，进一步结合图4a-图4d来详细讨论本发明的一个更具体的实施例。该实施例是对图1a-图1c所示的现有技术示例的改进。
图4a示出了一示例性器件400。该示例性器件400由下至上依次包括衬底401、氧化物层402、硅层403、氧化物层404、氮化硅层405、氧化物层406以及光刻胶层407。
首先，通过蚀刻打开硬掩模层ONO(即，氧化硅层406、氮化硅层405、氧化硅层404)，该蚀刻步骤停止于硅层403。例如，该打开硬掩模ONO的步骤可以进一步包括以下三个步骤：
步骤1：蚀刻穿过氧化物层406并停止于氮化硅层405，该步骤的工艺参数可以设定为：压力80mt、射频功率1600W、偏压800W、气体流量(Ar:150sccm(标准每立方厘米)；O2:15sccm；C4F8:15sccm)；
步骤2：蚀刻穿过氮化硅层405并停止于氧化物层404，该步骤的工艺参数可以设定为：压力140mt、射频功率1700W、偏压500W、气体流量(CF4:45sccm；CHF3:25sccm；Ar:300sccm)；
步骤3：蚀刻穿过氧化物层404并停止于硅层403，该步骤的工艺参数可以设定为：压力80mt、射频功率1600W、偏压800W、气体流量(Ar:150sccm；O2:15sccm；C4F8:15sccm)。
然后，利用干法灰化工艺和湿法清洗工艺去除光刻胶407，得到如图4b所示的结构。
接着，对图4b所示的结构实施深硅孔单元触点蚀刻，例如采用深反应离子蚀刻(DRIE)或博世(Bosch)蚀刻工艺来形成接触通孔408(步骤201)。如以上已讨论的，该博世蚀刻工艺可以进一步包括：
步骤201-1：在经蚀刻形成的接触通孔408的侧壁和底部上形成聚合物，该步骤的工艺参数例如可以设定为：压力55mt、射频功率2200W、气体流量(C4F8:380sccm)、持续时间1.5秒；
步骤201-2：去除接触通孔408的底部处的聚合物，该步骤的工艺参数例如可以设定为：压力30mt、射频功率2200W/250w(偏置功率)、气体流量(SF6:450sccm)、持续时间1.2秒；
步骤201-3：在接触通孔408中蚀刻预定深度，该步骤的工艺参数例如可以设定为：压力35mt、射频功率2200W/100w(偏置功率)、气体流量(SF6:450sccm)、持续时间为1.2秒；
步骤201-4：重复执行上述步骤201-1-步骤201-3(例如循环132次，避免如以上的现有技术那样循环145次后直接蚀刻至下一层)，直至该接触通孔408在该硅层403内达到指定深度(例如距离氧化物层402为3um，该3um的厚度将留给后续的非博世处理，以防止出现底切等不利后果)，如图4c所示。此时接触通孔408的该指定深度需要小于硅层403的厚度，但优选接近于硅层403和氧化物层402之间的界面。
然后，在步骤202中，使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻已达到该指定深度的接触通孔408，使得该接触通孔408达到该硅层403下面的氧化物层402，如图4d所示。
根据本发明的一个优选实施例，该步骤202可以进一步包括：利用第一蚀刻剂(例如CF4)蚀刻穿过该硅层403上形成的自然氧化物层，其中工艺参数例如包括：压力8mt、射频功率400W、偏压40w、工艺气体(CF4和O2)；以及利用第二蚀刻剂(例如Cl2和HBr)蚀刻穿过该硅层403，以达到该氧化物层402，其中工艺参数例如包括：压力8mt、射频功率500W、偏压60w、工艺气体(Cl2、HBr和O2)。可以理解，更优选的，步骤202中的第二蚀刻剂优选不同于博世蚀刻工艺中所使用的蚀刻剂，例如本例中博世蚀刻工艺中所使用的蚀刻剂是SF6，而第二蚀刻剂是Cl2和HBr。
此外，优选地，在步骤202之后还包括用湿法清洗工艺去除在蚀刻Si层时产生的聚合物的步骤。
综上所述，本发明的接触通孔蚀刻方法有效组合了博世技术和非博世技术两种不同的蚀刻技术，使得蚀刻得到的接触通孔具有更好的形貌，消除凹口、降低粗糙度。
本领域技术人员可显见，可对本发明的上述示例性实施例进行各种修改和变型而不偏离本发明的精神和范围。因此，旨在使本发明覆盖落在所附权利要求书及其等效技术方案范围内的对本发明的修改和变型。

Claims (6)

1.一种接触通孔蚀刻方法，其特征在于，适用于至少由第一材料层和第二材料层堆叠形成的复合层结构，其中该第一材料层和第二材料层的材料不同，该接触通孔蚀刻方法包括：
a.使用博世蚀刻工艺蚀刻第一材料层，以在该第一材料层内形成接触通孔，其中该博世蚀刻工艺进一步包括：
a1.在接触通孔的侧壁和底部形成聚合物；
a2.去除该接触通孔的底部处的聚合物；
a3.在接触通孔中蚀刻预定深度；
a4.重复执行上述步骤a1-a3，直至该接触通孔在该第一材料层内达到一指定深度；以及
b.使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻以达到该指定深度的接触通孔，使得该接触通孔达到该第一材料层下面的第二材料层；
其中所述步骤b中的另一蚀刻工艺进一步包括：
b1.利用第一蚀刻剂蚀刻穿过所述第一材料层上形成的自然氧化物层；
b2.利用第二蚀刻剂蚀刻穿过所述第一材料层，以达到所述第二材料层。
2.如权利要求1所述的接触通孔蚀刻方法，其特征在于，所述第一材料层是硅层，且所述第二材料层是氧化物层。
3.如权利要求2所述的接触通孔蚀刻方法，其特征在于，所述第一蚀刻剂是CF4，且所述第二蚀刻剂是Cl2和HBr。
4.如权利要求1所述的接触通孔蚀刻方法，其特征在于，所述步骤a3中采用的蚀刻剂不同于所述第二蚀刻剂。
5.如权利要求4所述的接触通孔蚀刻方法，其特征在于，所述步骤a3中采用的蚀刻剂是SF6，且所述第二蚀刻剂是Cl2和HBr。
6.如权利要求1所述的接触通孔蚀刻方法，其特征在于，在步骤b之后，所述接触通孔蚀刻方法进一步包括去除所述接触通孔中的有机副产物的步骤。
CN201410329093.2A 2014-07-11 2014-07-11 接触通孔蚀刻方法 Active CN105244312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410329093.2A CN105244312B (zh) 2014-07-11 2014-07-11 接触通孔蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410329093.2A CN105244312B (zh) 2014-07-11 2014-07-11 接触通孔蚀刻方法

Publications (2)

Publication Number Publication Date
CN105244312A CN105244312A (zh) 2016-01-13
CN105244312B true CN105244312B (zh) 2018-06-29

Family

ID=55041900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410329093.2A Active CN105244312B (zh) 2014-07-11 2014-07-11 接触通孔蚀刻方法

Country Status (1)

Country Link
CN (1) CN105244312B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230376234A1 (en) * 2019-11-19 2023-11-23 Invensas Llc 3d memory circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818564B1 (en) * 2001-12-20 2004-11-16 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US20090017576A1 (en) * 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818564B1 (en) * 2001-12-20 2004-11-16 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230376234A1 (en) * 2019-11-19 2023-11-23 Invensas Llc 3d memory circuit

Also Published As

Publication number Publication date
CN105244312A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
US9082719B2 (en) Method for removing a dielectric layer from a bottom of a trench
CN103578930B (zh) 多重图形化的掩膜层的形成方法、半导体结构
CN101515560A (zh) 形成浅槽隔离区的方法
CN106158633B (zh) 纳米线场效应晶体管的形成方法
CN104112654A (zh) 一种减少浮栅孔洞的工艺方法
CN105244312B (zh) 接触通孔蚀刻方法
CN105374675B (zh) 半导体结构的形成方法
CN103400796B (zh) 双深度浅沟道隔离槽的刻蚀工艺
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
CN106711149B (zh) 垂直通道结构
CN104952788B (zh) 一种斜孔刻蚀方法
CN105590859B (zh) 半导体结构及其形成方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN103700622B (zh) 硅通孔的形成方法
CN108573867A (zh) 硅深孔刻蚀方法
CN106128996A (zh) 一种无缝多晶硅插塞的形成方法
CN109326519B (zh) 一种倾角硅槽刻蚀工艺
CN105336669B (zh) 一种制作半导体器件的方法
CN104118845B (zh) 一种在soi硅片上制备微机械悬空结构的方法
CN105097494B (zh) 刻蚀方法
WO2006118673A3 (en) Method of forming shallow trench isolation structures in the logic and memory areas
CN104022034B (zh) 半导体结构的形成方法
CN103413779A (zh) 硅通孔刻蚀方法
CN108231806A (zh) 电容及其形成方法、图像传感器电路及其形成方法
CN105097653B (zh) 一种硅通孔的结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant