TW200903687A - Test structure, test structure formation and mask reuse in semiconductor processing - Google Patents

Test structure, test structure formation and mask reuse in semiconductor processing Download PDF

Info

Publication number
TW200903687A
TW200903687A TW97124580A TW97124580A TW200903687A TW 200903687 A TW200903687 A TW 200903687A TW 97124580 A TW97124580 A TW 97124580A TW 97124580 A TW97124580 A TW 97124580A TW 200903687 A TW200903687 A TW 200903687A
Authority
TW
Taiwan
Prior art keywords
layer
feature
mask
mark
pattern
Prior art date
Application number
TW97124580A
Other languages
English (en)
Inventor
Calvin K Li
Yung-Tin Chen
En-Hsing Chen
Paul Wai Kie Poon
Original Assignee
Sandisk 3D Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/772,137 external-priority patent/US7998640B2/en
Priority claimed from US11/772,130 external-priority patent/US7830028B2/en
Priority claimed from US11/772,128 external-priority patent/US7932157B2/en
Application filed by Sandisk 3D Llc filed Critical Sandisk 3D Llc
Publication of TW200903687A publication Critical patent/TW200903687A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

200903687 九、發明說明: 【發明所屬之技術領域】 本發明係、關於半導體製程中的測試結構及其形成方法盘 重複利用的遮罩。 〃 本申請案主張2007年6月30日申請的題為“TestStructure Formation in Semiconductor Processing”之美國專利申請案序 列號第U/77U28號、2007年6月3〇曰申請的題為 “Sermconductor Test Structures”之美國專利申請案序列號第 11/772,130號及2007年6月30日申請的題為“MaskReuse比 Semiconductor Processing” 之美國專利申 U/772,137號之權利,該等中請案均藉此以全文'引用方式併 入本文中。 【先前技術】 在半導體製程中,通常不重複利用遮罩。此係(至少部分) 歸因於當重複利用遮罩時,來自先前使用之參考標記(對準 及/或上覆標記)可能干擾後續使用之參考標記的事實。 【發明内容】 提供此【發明内容】以引入簡化形式的一系列概念,下 文在【實施方式】中進一步描述該等概念。此【發明内容】 不欲識別本發明主體的關鍵因素或本質特徵,亦不欲用以 限制本發明主體的範疇。 藉由一遮罩在半導體製程期間形成不同類型之測試結 構,s亥遮罩經重複利用以在多個層中形成相同圖案。亦藉 由該遮罩形成允許檢查對準準確性之參考標記。一類型之 200903687
測試結構包含彼此對準且由不同層形成之特徵。其他類型 之測試結構包含由各別層形成之特徵,其不與其他測試結 構特徵對準。不同類型之測試結構藉由單一遮罩形成,^ 亦允許形成在圖案化後續層時不彼此干擾的對準標記之方 式使用該遮罩。不同類型之測試結構可提 程繼續對不同類型之裝置之效能特徵的洞見。者丰導體I —為了實現前述及相關目標,以下描述及附加圖式陳述特 疋說明性態樣。然而,在結合附加圖式考慮時可自以下詳 細描述顯而易見其他態樣、優勢及/或特徵。 【實施方式】 參看圖式進行本文中之描述,其中遍及圖式,相似參考 L字一般用以指代相似元件,且其中各種結構未必按比例 二4在以下描述中’出於闡述之目&,陳述眾多特定細 :以促進理解。然而,$ f此項技術者可顯而易見可藉由 程度的此等特定細節來實踐本文中描述之―或多個態 在其他情況下,以方塊圖形式展示已知結構及裝置來 促進理解。 微〜術般指代用於在各種媒體之間轉印一或多個圖案 ^。在微影術中,纟圖案待轉印至之—或多層上形成 /U蝕劑塗層。接著藉由使抗蝕劑塗層曝露於(選擇性 含有圖案之插人遮罩的-或多種類型之輻射及/或 #八、U加以圖案化。光使得抗蝕劑塗層之曝露或未曝露 變使蝕劑的_ (正性或負性)而或多或少 圖二"=著使用顯影劑來移除較為可溶之區域而留下 二:化抗蝕劑。圖案化抗蝕劑接著可充當可被選擇性蝕刻 〔或換雜或以其他方式處理)之—或多個下伏層的模板。- 200903687 旦下伏層受到處理,就移除(例如 案化抗蝕劑而留下經處理 :、矛、)圖 圖案)。 & ^㈧如’具有形成於其中的 在半導體製程中,使用多伽、疮$ + 圖案。可瞭解重要的是精m來在不同層令形成各別 罩與-或多個其r(;:=n罩1基t及/或對準遮 a、, 、兀1引漫立之)層。使用參考標咛决者 罩之對準。參考標記以兩種類型出現:對準: =Γ而:Γ準標記來對準遮罩與基板及/或2 夕個其他層’而使用上覆標記來評估對準之準確性。 圖_1說明對準標記⑽。諸如(例如)步進機的微 對於立層中尋找此對準標記且相 對於其置放遮罩。應瞭解遮罩一般為固定的, 於遮罩移動基板或晶圓。圖2&及2b說明上覆標記 200b。:標上覆標記2G2a、2Q2b形成於作為對準目標之層 / ’且量測上覆標記204a、2〇4b (與目標上覆標記相符)θ 形成於被對準之層中。圖2&說明大體上準確之對準,其 量測上覆標記204a大體上居中定位於目標上覆標記施 内以使得此等標記之間的距離在所有側上大體相同 =208a = 210a = 212a)。圖2b說明不大體上準確之對 從而量測上覆標記2〇4b不居中定位於目標上覆標記鳥 内,且此等標記之間的距離因此在不同位置處為不同的 C 206b φ 21〇b > 208b f 212b) ° 應瞭解雖然所說明之上覆標記大體上為正方形,但可實 施諸如同心圓之不同上覆標記。類似地,該等標記可;包含 可彼此“相符’’(且/或相符程度可受到檢查)之任何^二 特徵。舉例而言,在圖2c及圖2d中說明直角三角形^覆 標記200c、200d,其中一個三角形將形成於作為對準目標 200903687 之層中,且另一三角形將形成於被對準之層中。如圖2c中 所說明,可(例如)在三角形202c、204c最終彼此鄰近而 形成f方形以使得所有側上之長度大體上相同(206c = 一 21〇C~212㈠(且在三角形之間大體上不存在間隔) %定大體上準確的對準。圖2d說明不夠準確之對準的情 形/、可(例如)藉由尋找圍繞標記之諸側的不同長度(“Μ 美210d)、標記之間的間隔(2i4d)及/或標記之間的間隔之 變化(216d# 218d)而確定。 考j標記之形狀,在當前層中之標記與一或多個先前 二記之間一般幾乎不存在干擾之風險,因為使用不 罩來圖案化不同層’且該等不同遮罩為獨特的一因 1 s不同位置產生對準及/或上覆標記。然而,在重複利用 〜罩以在多個層中形成相同圖案之情況下,可能發生干擾。 ^,圖3 ’舉例而言,作為對準目標之下伏層规(例如, 土 具有形成於其中之目標標記304。在下伏層3〇2上 =第:層3。6’且在第一層3〇6上形成第二層3層〇二 ^例中,使用同—遮罩來圖案化第 層308以使得第一層3〇6具有與第 = 第;圖案31°。亦即,形成於… :藉(ϋ 於第—層3〇6中之特徵310相同的佔據 於其頂部上)(其中使用介電 :二層308中之特徵之間)。然而,遺憾地 中之量測上覆標記316形成於第- “可使記318之正上方或與其相符。因此, θ中之量測標記來檢查第一層3〇 與下伏層302之間的對犟f益 υό 中之目標標記304之間ϋ 此標記318與下伏層 擾了檢查第二層308===此同-標記…干 ,、下伏層302之間的對準(藉由抑制 200903687 對第二層308中之量測標記316與下伏層3q 記304之間的相對取向之檢查)。 T之目標^ 用同層中之參考標記之間的干擾之問題,可使 的。舉例而言,用不同以外為相同 覆標記將處於盥用以^宰化第—3〇8之遮草上的量測上 層俨卞工门 圖案化第—層306之遮罩上的量測上
覆^不同的位置。以此方H 318將不干擡筮-恳^。士 丁心里利心5己 处非當日主 層〇8中之量測標記316。然而,遮罩可 此非P平貝,使得此並非吸引人之選項。 因此’圖4巾說日㈣於重複制同—遮罩來在多個 圖案同時減輕對準/干擾問題之實例方法彻:且 " 1 7中大體說明該方法所實施於之實例半導體芙板 _。應瞭解用於本文中之美柘…主道二』牛導體基板 如半導體晶圓及/或晶圓上:―或多 二板可包含諸 ; = :(例如 声。又:Π目關聯的任何其他類型之半導體及/或磊晶 中將方法400 (以及本文中描述之其 動作或事^ 述為一系列動作或事件,但應瞭解該等 而J b所說明排序不應以限制性意義來解譯。舉例 二二Γ以不同次序發生及,或與除本文中㈣明 ^或^4之動作或事件以外的其他動作或事件同時發 η:可並不需要所有說明之動作來實施本文中之描 述的或夕個態樣及/或實施例。另外 ;動作及/或階段中執行本文中所描緣之動作中的 500圖可用以促進方法4〇0之實例遮翠500。遮罩 -有包3待轉印至下伏層上之特徵、圖案等等的曝光 200903687 區域502 (虛線)。在所說明之實例中,區域5〇2内包含十 六個正方形504 (雖然可實施任何合適數目)。此等正方形 504般對應於晶圓/半導體基板上之晶粒以使得待轉印至 各別晶粒上之特徵、圖案等等包含於此等區域5〇4内。為 了理解之簡單與簡易起見,未說明此等特徵、圖案等等, 因為其一般過小且過於眾多而無法得到準確描繪(至少相 對於參考標記)。舉例而言,待重複形成於各別晶粒上之積 ,電路(1C)布局可包含(例如)對應於電晶體及/或其他 半導體裝置之數百萬個特徵。 、f所說明之實例中,遮罩500亦包含促進在下伏層中形 成里測上覆標記之八個區域506 (雖然可實施任何合適數 目)。類似地,遮罩500包含促進在下伏層中形成測試結構 之:個區域510 (雖然可實施任何合適數目)。以某方式處 理,域506及51〇 (以及具有待轉印至下伏層之特徵、圖 案等等的遮罩500之其他區域(例如,正方形5〇4))以保 護、'抗蝕劑的)下伏區域。舉例而言,此等區域可包含抑 制f及/或輻射穿過的不透明材料(例如,鉻 > 另外/其他, 此等區域可經組態以使進入之光/輻射發生相移,使得在光 /輪射照射於具有抗姓劑之下伏區域上時其在使抗蚀劑之 下伏區域可溶(或不可溶,此取決於所使用之抗蝕劑的類 型)方面的效應較小。 在所說明之實例中,測試結構界定區域51〇形成於遮罩 ,對應於切割道的區域512 _。切割道為在自晶圓/基板切 副晶粒時失去之犧牲區域。在切割道中形成測試結構因此 上、,許產生機構,可貝穿製造過程對其加以存取或“測 ^ +以提供關於品質及/或過程之進展的反饋(例如,藉由 隨著過程進行而連續地產生對—或多個效能特徵之量^ 而無須佔據晶粒中之寶貴半導體面積。然而,如應瞭解的, 200903687 可在包括在晶粒内之任何位置處形成測試結構。 开明之實例中,於遮罩500之曝光區域502的外部
形成兩個開σ 516 f跆妙π虚 刃外口I 的,使用此# Μ 一可只施任何合適數目)。如將瞭解 記。特定寺開口 516自曝光或圖案化抗姓劑移除參考標 圖案心:如在測試結構及其他特徵、 圖示)所界定)轉印至二、Μ及遮罩之其他區域(未 抗钱劑之前),上钱劑之初始曝光之後(但在顯影 者作石$丨入立使開口 自抗蝕劑移除標記中之至少一 者不到王部。本質上,使遮罩移位以 位於開口 516中之一去夕抄伹使侍待移除之標記 時’光/輻射直接照射於抗::此^域:執行後續曝光 與先前曝光之環之此等區域上’使得其具有 . 、几^域相同的可溶性/不可溶性,以佶i力 抗蝕劑經顯影時同樣 ^便/、在 遮罩移位,作—般而」 應瞭解雖然在本文中參考使 如,藉由步進機)而二,T、上移動基板/晶圓/下伏層(例 基板/晶二機 =罩=大體上固定。因此,遮罩與 或描述遮罩移位二在本文中提及及/ 通常遮罩極少(若夂化)時之意義,同時應理解 在方法400開始時,於 有形成於其中之一或多個目p 對準目標(且因此具 圖6至叫=== 任何所要厚度7及合適材料且可形成為 之半導體材料,且开^第—層6〇4包含諸如多晶矽 /成為(例如)在約100奈米與約400 '丁、水之間的厚度。應瞭解可以任何合 一] 及本文中描述之其他層中的任一者及所^成第一層(以 長、沈積、旋塗及/或㈣技術。者及所有),諸如藉由生 200903687 經由遮罩二丨I 6〇4上形成第一抗蝕劑606且於406 瞧光使r由碑(圖5)使其第一次曝光(圖6至圖8)。此 6==罩5〇0保護的第一抗㈣ 1 6°6之區域— 几蝕劑之其他未受保護/曝光區域變得可溶(或 及圖:由在取決於所使用之抗蝕劑的類型)。因此,在圖7 分別由遮罩5〇。之區域5。6及“Ο覆 域61G、612以指示此可溶性差異(且 m 有圖式中一在圖6中(及在所有類似圖式令) 虛=明目標上覆標記6〇2以指示其存在於下伏層 於待形:於解/ 7抗钮劑6 0 6之許多其他區域(例如,對應 同可、、= 粒上之特徵、圖案等等)將亦擁有此不 α β冷,,但其出於簡單起見而未經說明。另外,圖6說 =:06執行第一次曝光之後的第一抗姓劑6〇6之俯視 ^ (而非如圖5中的遮罩5⑻之視圖)。16個正方形616 因此表示將含有待轉印至各別晶粒上之層之特徵、圖案等 等j未圖示)的第一抗蝕劑6〇6之區域。為了理解之簡單 及簡易起見,未在圖7及圖8(或其他相似圖中)中所說 明之橫截面圖中描繪此等區域616。 ° 在第一次曝光之後,於408在第一方向上使遮罩5〇〇移 f且執行第二次曝光(w 9至® 11)。可在圖9中觀察到(一 般在61 8 )使遮罩相對於第一抗蝕劑6〇6移位以使得在第 —次曝光期間由遮罩500之區域506覆蓋的第—抗蝕劑6〇6 之區域610中之一或多者在第二次曝光期間經由遮罩5〇〇 中之開口 516中之一者可見。因此,此等區域現具有與第 —抗钱劑606之其他區域(見620、622、624處之缺少) 相同的可溶性,第一抗蝕劑606之該等其他區域在4〇6處 進行之第一次曝光期間被曝光。因此,第一抗蝕劑之 剩餘部分在於408進行之第二次曝光期間不受影響,第一 -12- 200903687 抗蝕劑606之剩餘部分在第二次曝光期間由某—類型之材 料(例如,存在於微影設備上之撞閉)覆蓋。此在圖9 (及 圖12)中以虛線626說明。 在410處,使遮罩相對於第一抗蝕劑6〇6在第二(相反) 方向上移位且執行第三次曝光(圖12至圖14)。以此方式, 自“曝光”區域628 “移除”第—抗#劑之額外(之前受 到保護)區域(見630、632、634處之缺少),而再次由(經 重新組態)材料626保護第一抗姓劑6〇6之剩餘部分。應 瞭解雖,然說明並描述了遮f 5〇〇在第一方向上之移位及接 著遮罩500在第二(相反)方向上之移位,但可以任何合 適方式使遮罩500移位來“移除”形成於第一抗蝕劑6〇6 内的一或多個參考標記區域。此外’可在第一抗钱劑_ 士之任一處形成此等參考標記區域且可以任何方式(包括 單次)使遮罩500移位而自第一抗钱劑6〇6移除此等表考 標記區域中之-或多者。舉例而言’可在對應於半導體基 板上之切割道的位置内及/或包括對應於晶粒上之活動及/ 或非活動區域之區域的任何別處形成此等區域◦另外,可 =將允許參考標記隨後藉由遮罩“移除,,之任何方式來組 態遮罩50〇(例如,4有形成於其中任何一處之 的開口)。 在所要圖案“形成於,’第一抗蝕劑606中之情況下,方 法400月ij進至412 ,其中顯影第一抗蝕劑6〇6 (圖、圖 14a)。移除第一抗蝕劑6〇6之未由遮罩5〇〇保護的部分而 僅留下第一抗蝕劑6〇6之由遮罩5〇〇保護之部分6丨〇、 (許多其他剩餘部分(晶粒上方)未圖示)。在414,使用 圖案化第-抗蝕劑606來圖案化(例如,經由蝕刻)第一 層_ (圖13b、圖14b)。接著於416移除(例如,以化 學方式去除)圖案化第一抗蝕劑6〇6以露出由第一層6〇6 •13· 200903687 形成之量測上覆標記636及測試結構638(圖Uc、圖i4c)。 接著可於418藉由比較第—層6〇4中之 ^伏層6。。中之目標上覆標記叫其之== ^圖13〇而檢查對準。應瞭解亦可緊接在於412 又_) 抗敍劑606 (圖13a、圖14a)之後檢查對準。此可^理却 因為其可尤其允許在蝕刻任何(昂貴)層之前進行; 舉^而言,若债關(過多)失準,則可移除圖案化 抗蚀劑且置放另-(第―)抗敍劑並重複過程, ,虫劑材料與其他層(例如’層6〇4)相比—般較易於: 如,較為節省成本)犧牲。接著於42〇藉由諸如 之介電或非傳導㈣64〇來填充量測上覆標記㈣ 結構638及第-層604中之其他圖案化特徵(未圖示)^ (圖13d、® 14d)。一般而言,該材料層形成於 苐一層604上,或確切地說自其形成/剩餘之特徵上,且 著藉由可選化學機械研磨(CMP)過程而向回研磨 或與形成於第-層内之特徵齊平。CMp為可選的里 對於非常薄之層可能過於具侵蝕性。 八 在圖案化第一層604之情況下,於422形成第二層7〇4 且於424在第二層704上形成第二抗蝕劑7〇6 (圖15至 17)。第二層704可包含(例如)金屬氧化物,且可形成為 (例如)在約1奈米與約10奈米之間的厚度。接著於似 使用同一遮罩500來曝光第二抗蝕劑7〇6(圖15至圖 此在第二抗蝕劑706中產生與藉由於4〇6進行之第一次曝 光而在第-抗蝕劑606中產生之結果相同的結& (圖6: 圖15)。應瞭解第二抗蝕劑7〇6之由遮罩5〇〇之區域5〇6 ,護的區域710中之至少一者與位置724、734對準,其中 藉由408及/或410處的對第一抗蝕劑6〇6之第二次及/或第 三次曝光而自第一抗蝕劑606 “移除,,相應區域61〇 (圖 -14- 200903687 " 1 7 )。如應瞭解的,此將促進檢查第二層704與下伏層6〇〇 . 之對準。 在428處顯影第二抗蝕劑706以使得第二抗蝕劑706之 未受遮罩500保護的部分經移除(圖16a、圖na)。因此, 僅第二抗蚀劑706之受遮罩500保護的部分710、712保留 (許多其他剩餘部分(晶粒上方)未圖示)。應瞭解圖17a 中所說明的第二抗蝕劑706之部分710與位置724、734對 準,其中藉由408及/或410處的對第一抗蝕劑6〇6之第二 次及/或第二次曝光而自第一抗银劑6〇4 “移除,,相應區域 610。 在430,使用圖案化第一抗蝕劑7〇6來圖案化(例如, 經由蝕刻)第二層704 (圖16b、圖l7b)。接著於432移 除(例如,以化學方式去除)圖案化第二抗蝕劑;〇6以露 出由第二層706形成之量測上覆標記736及測試結構738 (―圖16c、圖17c注意圖14c中之相應特徵的缺少)。接 者可於434错由比較圖17C中第二層中之量測上覆標記乃6 與下伏層600中之目標上覆標記6〇2 (其之間的相符程 而檢查對準。類似於上文關於在418檢查對準而進行之論 述亦可緊接在顯影第二抗蝕劑706之後檢查對準。接著 2 4,36猎由諸如二氧切之介電或非傳導材料74G來填充 = 測試結構738及第二層7°”之其他 如▲徵(未圖不)之間的區域(圖16d、圖i7d)。_ 开該材料層形成於第二層704丨,或確切地說自盆 過二剩餘之特徵上’且接著藉由可選化學機 p、 :為可:研磨為均句或與形成於第二層内之特徵齊平。 、’、’、σ選的,因為其對於非㈣之層可能過於具侵餘性。 、'位置724、734處之標記的缺少允許於434在無干 -15- 200903687 擾情況下進行量測。量測上覆標記636因此允許檢查第一 層與下伏層600之對準(圖13c ),而量測上覆標記736 允許檢查第二層704與下伏層600之對準(圖i7c)。另外, 測試結構現包含特徵638、738以使得可檢查在過程之此階 段的效能特徵。舉例而言,假定測試結構之特徵與相應層 中之特徵的形成同時形成,則測試結構—般而言模型化形 成於晶粒上之半導體裝置的行為。在所說明之實例中,測 =構可(例如)模型化包含呈支柱形式之二極體的記憶 早兀,其中特徵638對應於半導體且特徵738對應於反 溶絲。 ,、 包含半導體及反熔絲之記憶體單元至少部分由於其在跨 越一極體支柱被施加程式化電壓之前具有第__1電性且在 跨越二極體支柱被施加程式化電壓之後具有第二導電性而 #作°更特=言之’因為反熔絲738 -般包含介電材料, 以,在向單兀施加程式化電壓之前處於第一傳導狀態且 A f單7L加加程式化電壓之後處於第二傳導狀態。亦即, :!!*加充f電,(例如,程式化電壓)時,反熔絲738之 :貝:之一或多者被改變以使得電流可較為易於穿過。舉 二ίΪ絲738可被稱為斷裂、經受相變、具有不同 ^戀^等等。二極體支柱之導電性因此在反㈣738 變之後顯著增大。單元因此可被視為在反熔絲改變之前 尹々經程式化)儲存二進位0或1且在反溶絲改變之後(經 矛王式化)儲存二進位]七Λ ^ ^ ^ 、、' 經f 彳卜-r ^ 位1或〇。判疋皁兀疋否經程式化或未 息二二、°列如)藉由跨越二極體支柱施加特定電壓且 里測穿過盆之雷,、々工 絲斷裂時知所施加之電塵在反溶 如,大體二為且在反熔絲完整時注入不同(例 特徵638肖738之心:J暸解二極體支柱之傳導性亦為 之間的對準之函數(例如,在特徵638與 -16- 200903687 下傳導性可顯著減小)。因此,具有如本文 式執行查對準之能力為產生以所要及/或可預測方 憶體單元的重要部分。然而,對準不僅僅對於 5己憶體早兀為重要的。 牵同眸、沾ί明用於重複利用遮罩以在多個層中形成相符圖 圖β W至對準/干擾問題之另一實例方法800,且圖20至 1000。Hi大體忒明該方法所實施於之實例半導體基板 οπλ 19中説明可用以促進方法800之實例遮罩900。 ίί,ΓΙ—於料_,且因此不再詳述類似態樣、操 光區』而,遮罩900不同於遮罩500在於其在曝 勺二、外部不具有開口 516 (圖5)。另外,遮罩900 伏區域中形成目標上覆標記之區4 908,且 ^域9〇8以及量測上覆產生區域_形成於對應於晶粒 904中。又,測試結構產生區域91〇形成於對應 於切割道之區域912中。 在802纟,在作為對準目標(且因此具有形成於其中之 一或多個目標上覆標記1〇〇2)之層1〇〇〇上形成第一層1〇〇4 (圖20至圖22)。在—實例中,第一層趣包含諸如多晶 半導體材料,且形成為(例如)在約1〇〇奈米與約4〇〇 奈米之間的厚度。在804,第一抗蝕劑1〇〇6形成於第一層 上(圖20至圖22),且在8〇6第一次曝光(圖2〇^ 圖22)。以此方式,區域1010、1012及1014 “形成,,於第 一抗蝕劑1006中(圖20至圖22)。接著使遮罩9〇〇充分 移位(例如,四個晶粒行)且在8〇8經由遮罩9〇〇第二次 曝光第一抗蝕劑1006 (圖23至圖25)。以此方式,額外^ 域1010、1012及1014 “形成”於第一抗蝕劑1〇〇6中(圖° 23至圖25)。 • 17· 200903687 於810顯影第一抗蝕劑1006以使得僅第一抗蝕劑1006 之义遮罩9〇〇保護的部分1〇1〇、1012及1〇14保留(許多 其他剩餘部分(晶粒上方)未圖示)(圖24a、圖25a)。在 812,使用圖案化第一抗蝕劑1006來圖案化(例如,經由 姓刻/第層1004 (圖24b、圖25b )。接著於814移除(例 、化予方式去除)圖案化第一抗姓劑1〇〇6以露出由第 層1006形成之量測上覆標記1〇36、目標上覆標記1〇37 及^測尤’Ό構1 〇38 (圖24c、圖25c )。接著可於8 16藉由比 車又=層1006中之量測上覆標記1036與下伏層1〇〇〇中之 目標上覆標記1002 (其之間的相符程度)而檢查對準(圖 24c) >如上文關於418及/或434所論述,亦可緊接在顯影 第抗蝕劑1 0〇6之後檢查對準。接著於8丨8藉由諸如二氧 化矽之介》電或非傳導材料1040來填充量測上覆標記 1036目^上覆標記1037、測試結構1038及第一層1004 中之其他圖案化特徵(未圖示)之間的區域(目24d、圖 25d),包括(視情況)經由cmp平坦化。 、在820,形成第二層11〇4,且在822於第二層ιι〇4上形 成第二抗蝕劑1106 (圖26至圖28)。第二層11〇4可包含 (例如)金屬氧化物,且可形成為(例如)在約i奈米與约 1〇奈米之間的厚度。纟824第一次曝光第二抗㈣ιι〇6, 其中使遮I 9GG移位-個間隔(例如,—個晶粒行)(圖 26至圖28)。以此方式,區域111〇、1112及ιιΐ4 “形成” 於第二抗蝕劑1106中。在826,藉由完全移位遮罩9〇〇(例 如,四個晶粒行)而第二次曝光第二抗㈣11〇6 (圖Μ 至圖31)。以此方式,額外區域111〇、1112及ιιΐ4 “形成” 於第二抗蝕劑1106中。 於828顯影第二抗蝕劑n〇6以使得僅第二抗蝕劑 之部分1110、m2及1114將_ (許多其他剩餘部分(晶 -18- 200903687 。方)未圖示)(圖3〇a、圖31a)。在83〇,使用圖案化 二一=钱劑11 〇 6來圖案化(例如’經由敍刻)第二層U 〇 4 (圖3〇b、圖31b)。接著於832移除(例如,以化學方 除)圖案化第二抗蝕劑1106以露出由第二層ιι〇4形 =覆標記Π36、目標上覆標記1137及測試結構⑽ 圖31C)°接者可於834藉由比較由第二層1UM :成之罝測上覆標記1136與先前由第—層觀形成之目 標〇上覆標記1037 (其之間的相符程度)而檢查對準 3〇+如上文關於418、434及/或816所論述,亦可 顯影第二抗银劑1106之後檢查對準。接著於836藉由諸 二j化石夕之介電材料n4G來填充量測上覆標記Η%、目 =上覆標記1137、測試結構1138及由第二層ιι〇4形成 二他圖案化特徵(未圖示)之間的區域(圖則、圖3 , 匕括(視情況)經由CMP平坦化。 應瞭解在以此方式使用遮罩(例如, 時移位-個晶粒行)時將重複具有形成於目用標 第一/ 1〇04中之標記1137)上的量測上覆標記 歹1 ,形成於第二層11〇4中之標記1136)之配置。然° ,將瞭解可視遮罩之組態而使遮罩移位任何數目之^來達 ^此效f。舉例而言,若目標上覆標記產生區_ 9。8與量 :上覆標記產生區$ 906間隔開不同數目之晶粒行,則將 3理後續層之前使遮罩移位相應數目之晶粒行來達成此 J夕卜,:觀察到在此方法中形成包含不同特徵及/或特徵 之不同組合的不同類型之測試結構。舉例而言,—歧 結構115G包含來自第—層1GG4及第二層UQ4之測試 Γ二;:38,而其他測試結構1152及1154分別:含 水自第一層1004之測試結構特徵1〇38或來自第二層11〇4 19- 200903687 = To^^138(圖叫)°測試結構⑽可被稱為 …Γ 1138之第一例項,其中⑽之第 …-例項上方且與其對準。測試4 52可被稱為包含1〇38之第二例項,其不與⑴8之任— 歹1、對準’且測試結構1154可被稱為包含⑽之第 項’其不與103 8之任一例項對準。 可瞭解不㈣m結構可提供詩製1
之,寶貴資訊。舉例…若所形成之装置包含:: 文關於638、338及圖17d論述之記憶體單元,則可能需要 ▲視且/或比較不同測試結構115〇、1152及ιΐ54之各別J 導性以尤其判定特徵刪及1138對單元丨⑼之 性的各別效應。 寻导 亦應瞭解雖然將第一層6〇4、1〇〇4及第二層7〇4、U⑽ 說明並描述為彼此接觸’在此等層之間可能存在插入層, 仁第層604、1004及第二層7〇4、11〇4仍可彼此對準。 舉例而言,經常用作插入層中之填充劑的二氧化矽大體上 透明且因此允許下伏參考標記自上方保持可見。另外,本 揭示案不欲由本文中所描述之參考標記及/或測試結構的 特定數目及/或配置限制(例如,可根據本揭示案實施處於 相同或不同位置處的較多或較少參考標記及/或測試社 構)。 、口 本文中所揭不之遮罩的使用可尤為適於製造單塊三維記 憶體陣列’其中在諸如晶圓之單一基板上形成多個記憶體 位準而無插入之基板。各別記憶體位準一般包含如上文參 看圖17d及圖31d而論述之複數個記憶體單元,其中藉由 介電材料使該等單元彼此分離。在現有位準之層的正二方 沈積或生長形成一記憶體位準之層。相反,藉由在單獨基 •20- 200903687 板上形成圯憶體位準且將該等記憶體位準黏附至彼此頂部 上而建構堆疊記憶體。可在結合之前使基板變薄或自記憶 體位準移除基板,但由於記憶體位準最初形成於單獨基板 上,故該等記憶體並非真正的單塊三維記憶體陣列。 應瞭解雖然遍及此文件在論述本文描 參考例示性結構(例如,在論述圖4中陳述之方法時於圖 6至圖17中呈現的彼等結構及在論述圖18中陳述之方法 時於圖20至圖31中呈現的彼等結構),但彼等方法不受相 應結構之限制。實際情況為,將方法(及結構)視為彼此 夠為單獨的。又,熟習此項技術者在閱讀及/或理 解祝明書及附加圖式之後即可想到等效改變及/或修改。本 = 内容意欲包括所有該等修改及改變,且-般不 ,:二制。另外,雖然可能已僅關於若干實施中之一或 了特定特徵及/或態樣,但該特徵及/或態樣可如可 Γ另 其他實施之—或多個其他特徵及/或態樣組 二 “包括,,、“具有,’及/或其變體在本文 “包人,,。°,該t術語意欲在含義上為包括性的——如同 .3 又’例示性”僅欲意謂實例而非导彳土 ^ 瞭解出於理解之简里B M p A ^ ^只例而非最佳。亦應 ^ ^ ^ ^ ^ ^ , ^ ^ ^^ J ^ LI際尺寸及/或取向可實質上不同於所說明的尺寸:/或 •21- 200903687 【圖式簡單說明】 圖1說明對準標記。 圖2a說明處於大體上準確或對準之情形中的參考標記 圖2b說明處於不準確或失準之情形中的參考標記。 圖2c說明處於大體上準確或對準之情形中的參考標記 圖2d說明處於不準確或失準之情形中的參考標記。 圖 之間體製程中之一情形1中可能在參考標記 圖4說明用於重複利用同一 輕對準/干擾問題之方法。 遮罩來圖案化多個層同時減 圖5說明可用以圖案化多個層同時減輕對準/干擾問題之 遮罩。 圖6說明在第—次曝光第一抗蝕劑之後的半導體配置之 俯視圖。 圖7說明沿線7 - 7所取的圖6之配置之橫截面圖。 圖8說明沿線8-8所取的圖6之配置之橫截面圖。 圖9說明在第二次曝光第一抗蝕劑之後的半導體配置之 俯視圖。 圖1 0說明沿線10-10所取的圖9之配置之橫截面圖。 圖11說明沿線所取的圖9之配置之橫截面圖。 圖12說明在第三次曝光第一抗蝕劑之後的半導體配置 之俯視圖。 圖13說明沿線13-13所取的圖12之配置之橫截面圖》 .22- 200903687 圖14說明沿線14-14所取的圖12之配置之横截面圖。 圖13a說明在顯影第一抗蝕劑之後沿線13-13所取的圖 12之配置之橫截面圖。 圖14a說明在顯影第一抗蝕劑之後沿線14_14所取的圖 12之配置之橫截面圖。 圖1 3 b說明在圖案化第一層之後沿線13 -13所取的圖12 之配置之橫截面圖。 圖14b說明在圖案化第一層之後沿線ι4_14所取的圖12 之配置之橫截面圖。 圖13c說明在移除圖案化第一抗蝕劑之後沿線13_13所 取的圖12之配置之橫截面圖。 圖14c說明在移除圖案化第一抗蝕劑之後沿線14-14所 取的圖12之配置之橫截面圖。 圖13d說明在執行介電質填充之後沿線13-13所取的圖 12之配置之橫截面圖。 圖14d說明在執行介電質填充之後沿線ι4_14所取的圖 12之配置之橫截面圖。 圖15說明在第—次曝光第二抗蝕劑之後的半導體配置 之俯視圖。 圖16說明沿線16_16所取的圖15之配置之橫截面圖。 圖17說明沿線17_17所取的圖15之配置之橫截面圖。 圖16a說明在顯影第二抗蝕劑之後沿線ι6_16所取的圖 15之配置之橫截面圖。 圖1 7a說明在顯影第二抗蝕劑之後沿線17_丨7所取的圖 -23 - 200903687 15之配置之橫截面圖。 圖16b說明在圖案化第二層之後沿線16_丨6所取的圖工5 之配置之橫截面圖。 圖17b說明在圖案化第二層之後沿線17_丨7所取的圖i 5 之配置之橫截面圖。 圖16c說明在移除圖案化第二抗蝕劑之後沿線16_16所 取的圖15之配置之橫截面圖。 圖17c說明在移除圖案化第二抗蝕劑之後沿線17_17所 取的圖15之配置之橫截面圖。 圖16d說明在執行介電質填充之後沿線16_16所取的圖 15之配置之橫截面圖。 圖17d說明在執行介電質填充之後沿線17_17所取的圖 15之配置之橫截面圖。 圖18說明用於重複利用同一遮罩來圖案化多個層同時 減輕對準/干擾問題之方法。 圖19說明可用以圖案化多個層同時減輕對準/干擾問題 之遮罩。 圖2〇說明在第—次曝光第-抗㈣之後的半導體配置 之俯視圖。 圖21說明沿線21-21所取的圖20之配置之橫截面圖。 圖22說明沿線22_22所取的圖2〇之配置之橫截面圖。 圖23 °兄明在帛二次曝光第-抗钱劑之後的半導體配置 之俯視圖。 圖24說明沿線24,24所取的圖^之配置之橫截面圖。 -24- 200903687 圖25說明/σ線25_25所取的圖23之配置之橫截面圖。 圖24a說明在顯影第—抗钮劑之後沿線24·24所取的圖 23之配置之橫戴面圖。 圖25a D兒明在顯影第—抗蝕劑之後沿線25_25所取的圖 23之配置之橫截面圖。 圖24b說明在圖案化第一層之後沿線24-24所取的圖23 之配置之橫截面圖。 圖25b說明在圖案化第一層之後沿線25-25所取的圖23 之配置之橫截面圖。 圖24C說明在移除圖案化第一抗蝕劑之後沿線24-24所 取的圖23之配置之橫截面圖。 圖25C說明在移除圖案化第一抗蝕劑之後沿線25-25所 取的圖23之配置之橫截面圖。 圖24d說明在執行介電質填充之後沿線24_24所取的圖 23之配置之橫截面圖。 圖25d S兒明在執行介電質填充之後沿線25-25所取的圖 23之配置之橫截面圖。 圖26說明在第—次曝光第二抗蝕劑之後的半導體配置 之俯視圖。 圖27說明沿線27-27所取的圖26之配置之橫截面圖。 圖28說明沿線28-28所取的圖26之配置之橫截面圖。 圖2 9 5兒明在笫—次曝光第二抗钮劑之後的半導體配置 之俯視圖。 圖30說明沿線30-30所取的圖29之配置之橫截面圖。 -25- 200903687 圖3 1說明沿線3 1 -3 1所取的圖29之配置之橫截面圖。 圖30a說明在顯影第一抗蝕劑之後沿線3〇_3〇所取的圖 29之配置之橫截面圖。 圖3 la說明在顯影第一抗蝕劑之後沿線31-31所取的圖 29之配置之橫截面圖。 圖3 0b說明在圖案化第一層之後沿線3 0-3 0所取的圖29 之配置之橫截面圖。 圖3 1 b說明在圖案化第一層之後沿線3 1 -3 1所取的圖29 之配置之橫截面圖。 圖30c說明在移除圖案化第一抗蝕劑之後沿線30-30所 取的圖29之配置之橫截面圖。 圖31c說明在移除圖案化第一抗蝕劑之後沿線31·31所 取的圖29之配置之橫截面圖。 圖30d說明在執行介電質填充之後沿線30-30所取的圖 29之配置之橫截面圖。 圖31d說明在執行介電質填充之後沿線31_31所取的圖 29之配置之橫截面圖。 【主要元件符號說明】 7-7 線 8-8 線 10-10 線 11-11 線 13-13 線 14-14 線 -26 - 200903687 16-16 線 17-17 線 21-21 線 22-22 線 24-24 線 25-25 線 27-27 線 28-28 線 30-30 線 31-31 線 100 對準標記 200a 上覆標記 200b 上覆標記 200c 直角三角形上覆標記 200d 直角三角形上覆標記 202a 目標上覆標記 202b 目標上覆標記 202c 三角形 204a 量測上覆標記 204b 量測上覆標記 204c 三角形 206a 標記之間的距離 206b 標記之間的距離 206c 長度 206d 長度 208a 標記之間的距離 208b 標記之間的距離 208c 長度 -27- 2o〇9〇3687 2 1 〇a 2l〇b 2 1 〇c 2l〇d 2 12a 212b 212c 2 14d 216d 2l8d 302 304 306 308 3 l〇 312 314 316 318 400 402 404 406 408 標記之間的距離 標記之間的距離 長度 長度 標記之間的距離 標記之間的距離 長度 標記之間的間隔 才示§己之間的間隔 標記之間的間隔 下伏層 目標標記 % 一層 第二層 第一圖案/特徵 第二圖案/特徵 介電材料 量測上覆標記 量測上覆標記 ,於重複利用同一遮罩來在多個 付圖案同時減輕對準/干擾問題 :成相 在作為對準目標之層上形成第—層實例方法 在第一層上形成第一抗蝕劑 第一抗蝕劑之第一次曝光 蝕劑之第二次曝光…在 上使遮罩移位 方向 第「抗蝕劑之第三次曝光,其中在 反)方向上使遮罩移位 (相 •28- 410 200903687 412 顯影第一抗Ί虫劑 414 藉由使用第一抗蝕劑圖案化第 一層 416 去除第一抗蝕劑 418 檢查對準 420 介電質填充及CMP 422 形成第二層 424 在第二層上形成第二抗蝕劑 426 曝光第二抗蝕劑 428 顯影第二抗蝕劑 430 藉由使用第二抗蝕劑圖案化第 二層 432 去除第二抗蝕劑 434 檢查對準 436 介電質填充及CMP 500 實例遮罩 502 曝光區域 504 正方形/區域 506 區域 510 區域 512 區域 516 開口 600 實例半導體基板/下伏層 602 目標上覆標記 604 第一層 606 第一抗^虫劑 610 區域 612 區域 616 正方形 620 區域 -29- 622200903687 624 626 628 630 632 634 636 638 640 704 706 710 712 724 734 736 738 740 800 802 804 806 808 810 812 區域 區域 虛線/材料 “曝光”區域 第一抗蝕劑之額外(之前受到保護)區域 第一抗蝕劑之額外(之前受到保護)區域 第一抗蝕劑之額外(之前受到保護)區域 量測上覆標記 測試結構 諸如二氧化矽之介電或非傳導材料 第二層 第二抗蝕劑 區域/部分 部分 位置 位置 量測上覆標記 測試結構/反熔絲 諸如二氧化矽之介電或非傳導材料 用於重複利用遮罩以在多個層中形成相符圖 案同時減輕對準/干擾問題之另一實例方法 在作為對準目標之層上形成第一層 在第一層上形成第一抗钱劑 第一抗蝕劑之第一次曝光 第一抗银劑之第二次曝光 顯影第一抗蝕劑 藉由使用第一抗蝕劑圖案化第一層 去除第一抗钱劑 -30- 814 200903687 816 818 820 822 824 826 828 830 832 834 836 900 902 904 906 908 910 912 1000 1002 1004 1006 1010 1012 1014 檢查對準 介電質填充及CMP 形成第二層 在第二層上形成第二抗蝕劑 以移位之遮罩而進行的第二抗蝕劑之第一次 曝光 以移位之遮罩而進行的第二抗蝕劑之第二次 曝光 顯影第二抗蝕劑 藉由使用第二抗蝕劑圖案化第二層 去除第二抗#劑 檢查對準 介電質填充及CMP 實例遮罩 曝光區域 對應於晶粒之正方形 量測上覆產生區域 促進在下伏區域中形成目標上覆標記之區域 測試結構產生區域 對應於切割道之區域 實例半導體基板/下伏層 目標上覆標記 第一層 第一抗I虫劑 區域 區域 區域 量測上覆標記 -31 - 1036 200903687 1037 目標上覆標記 1 038 測試結構 1040 諸如二氧化矽之介電或非傳導材料 1104 第二層 1106 第二抗蝕劑 1110 區域 1112 區域 1114 區域 1136 量測上覆標記 1137 目標上覆標記 1138 測試結構 1140 諸如二氧化矽之介電材料 1150 測試結構 1152 測試結構 1154 測試結構 •32·

Claims (1)

  1. 200903687 十、申請專利範圍: 1· 一種在半導體製程中形成測試結構之方法,其包含: 形成一第一測試結構,其包含由一第—層形成之一第 一特徵之一第一例項及由上覆於該第一層的一第二層形 成之—第二特徵之一第一例項,該第一特徵之該第一例 項與該第二特徵之該第一例項對準;及 形成一第二測試結構,其包含以下各物中之至少一者: 項特徵之—第二例項,其不與該第二特徵之-例 項對準,及 一特徵之一例 項:以,特徵之一第二例項,其不與該第 2. 如凊求項1所述之方法,其包含: 使用遮罩來形成該第一測試結構;及 使用該同-遮罩來形成該第二測試結構 3. 如印求項2所述之方法,其包含: 元成該第二特徵之該第—仓I π & 該第二例項之間使該遮罩移位。’、形成該第二特徵 4.如請求項3所述之方法,其包含: 在形成該第二特徵之該第— 第一次曝光; 例項中經由該遮罩執行 使該遮罩移位;及 一例項中經由該遮罩執行〜 在形成謗第二特徵之該 第二次曝光。 34 200903687 5 _如請求項2所述之方法,其包含: 使用該遮罩以在該第一層中形成與一 一筝考標記相符的一第一參考標記;及 伏層中之 使用該遮罩以在該第二層中形成與— 二參考標記相符且不與該第—參考標記對 考標記。 W第一參 6·如請求項5所述之方法,該第二下伏層對應於該第一層。 7.如請求項5所述之方法,其包含: 使用該遮罩以在該第一層中形成一第—圖案,盆勺a 對應於該第-測試結構之該第一特徵的至少」特徵Ύ 使用該遮罩以在該第二層中形成一第二 對應於該第一測試結構之該第” ,、匕3 泪,丨钟沾μ 傅I涊第一特徵且與對應於該第一 徵",冓之1¾第一特徵的該至少一特徵對準之至少一特 如睛求項6所述之方法,其包含: :用該遮罩以在該第一層中形成一第—圖案 A 應於該第—測試結構之該第—特徵的至少」特徵;/ :用該遮罩以在該第二層中形成 剛試結構之該第二特徵且與對應於該第-徵。 ^第特徵的該至少一特徵對準之至少一特 如請求項4所述之方法,其包含: ,用該遮罩以在該第一層 〜參考椤# & , τ π^βχ _ 弟一下伙層中之 L己相符的一第一參考標記,·及 35 9. 200903687 使用該遮罩以在該第二層中形成與一第二下伏 一參考標記相符且不與該第一參考標記對^一f 考標記。 弟〜參 10·如請求項9所述之方法,該第二下伏層對應於該第—層。 11.如請求項1 〇所述之方法,其包含: 使用該遮罩以在該第一層中形成一第一圖案,其勺八 對應於該第一測試結構之該第一特徵的至少一特徵\7 使用該遮罩以在該第二層中形成一第二圖案,其勺八 對應於該第一測試結構之該第二特徵且與對應於該$二 測5式結構之該第一特徵的該至少一特徵對準之至w、一 徵。 ^ 一特 12.如請求項2所述之方法,其包含: 使用該遮罩以在該第一層中形成一第—目標上覆找飞 及與—下伏層中之一相應目標上覆標記相符的—第二^ 測上覆標記;及 里 使用該遮罩以在該第二層中形成與該第一目標上覆^ 記相符之一第二量測上覆標記。 τ 1 ^ •如請求項12所述之方法,其包含: 使用該遮罩以在該第一層中形成一第一圖案,其包含 對應於該第一測試結構之該第一特徵的至少一特徵;及 使用該遮罩以在該第二層中形成一第二圖案,其包含 對應於該第一測試結構之該第二特徵且與對應於該第— 測試結構之該第一特徵的該至少一特徵對準之至少_特 徵。 14·如睛求項13所述之方法,其包含: 36 200903687 使用該遮罩以在該第二層中形成與形成於一後續層中 的一隨後形成之量測上覆標記相符之一第二目標上^標 5己0 1 5.如請求項4所述之方法,其包含: 使用該遮罩以在該第一層中形成一第—目標上覆標記 及與一下伏層中之一相應目標上覆標記相符的一第二^ 測上覆標記;及 里 使用該遮罩以在該第二層中形成與該第一目標上覆標 記相符之一第二量測上覆標記。 v 16.如請求項15所述之方法,其包含: 使用該遮罩以在該第一層中形成一第一圖案,其包含 對應於該第一測試結構之該第一特徵的至少一特徵;及3 使用該遮罩以在該第二層中形成一第二圖案,盆包含 對應於該第-賴結狀該第二㈣且與對應於該第一 測试結構之該第一特徵的該至少一特徵對準之至少一特 17. 如請求項16所述之方法,其包含: 使用該遮罩以在該第二層中形成與形成於一後續層中 的一隨後形成之量測上覆標記相符之_第二目標上覆標 舌己0 18. -種在半導體製程中形成測試結構之方法,其包含: 在一第一層中形成第-測試結構及第二測試結構;及 在一第二層中形成與該第一測試結構對準之一第三測 試結構及不與該第二測試結構對準之—第四測試結構。 37 200903687 19_如請求項18所述之方法,其包含: 以一單一遮罩形成該第— 構、該第三測試結構及該第四測㈡:該第二測試結 20. 如請求項19所述之方法,其包含: 使用該遮罩以在該第一層中 考標記相符的一第一參考標記;及/、下伏層中之一參 使用該遮罩以在該第二層中# 士、 考標記相符的一第二參考標記。一。第一層中之一參 21. —種半導體結構,其包含: 一第一測試結構,其包含: 一第一特徵之一第一例項,及 處於該第一特徵之今= 筮-Μ第例項上方且與對·準之一 第一特徵的一第H 對羊之 第 測試結構,其包含: 以下各物中之至少_者. 該第一特徵之—^ , . —例項對準,及-例項,其不與該第二特徵之 /第特徵之第二例項,其不與該第一特徵之 一例項對準。 22.Π:Γ所述之結構,該第-特徵之該第-例項及該 項處於-第—層t,且該第二特徵之 例項 及該弟二例項處於在該第—層上方的一第二層中。 23.如請求項22所述之結構,其包含·· 38 200903687 :::層中之一第一參考標記,其與一第一 之參考標記相符;及 增中 ::二中之一第二參考標記,其與一第二下伏 之 標記相符且不與該第一參考標記料。 中 认如請求項23所述之結構,該第二下伏層對應於該第一声。 25_如請求項23之結構,其包含: 曰 層中之一第一圖案,其包含對應於該 、,,°構之該第一特徵的至少一特徵;及 、J武 該第二層中之一第二圖案,其 結構之該笸-胜舛日彻姐故 t應於該弟一測試 特Si 對應於該第一測試結構之該第- 特徵的该至少一特徵對準之至少一特徵。 弟 26.如請求項24所述之結構,其包含: :第|中之帛圖案,其包含對應於該 結構之該第一特徵的至少一特徵;及 幻5式 2 —層中之第—圖案’其包含對應於該第 該第二特徵且與對應於該第-測試結構之該第: 特徵的該至少一特徵對準之至少—特徵。 弟 27_如請求項21所述之結構,該第—層包含多晶石夕。 28. ^求項21所述Γ結構,該第—層形成為在約⑽夺t 與約400奈米之間的一厚度。 不水 29. 如請求項27之結構,該第一層形 奈米之間的-厚度。 成為在約⑽奈米與約 3〇·如請求項21所述之結構’該第二層包含金屬氧化物。 儿如請求項21所述之結構,該第二層形成為在約ι奈来與 39 200903687 約10奈米之間的一厚度。 32·如請求項30所述之社禮姑贫_ 約10奈米之間的度:層形成為在約1奈求與 33. 如請求項26 奈米與約_奈米=層包含形成為在約⑽ 包含形成為在約丨太 、旱X之多晶矽,且該第二層 氧化物。不' ;;與約1〇奈米之間的-厚度之金屬 34. 如請求項22所述之結構,其包含: 該第一層中之—第—目標上 標記’該第-量測上覆標記與一 -量測上覆 上覆標記相符;及 卜伙層_之—相應目標 該第二層中之一第-旦 上覆標記相符。—里々覆標記,其與該第一目標 35.如請求項34所述之結構,其包含: 該第一層中之—第—圖案,其包 結構之該第-特徵的至少一特徵;&應於该第一測試 該第二層中之一第- 結構之該第一特徵圖案,其包含對應於該第-測試 再心項弟一特徵且與對應於該第— 特徵的該至少一特料#+ / °式、、構之該第一 ^特徵對準之至少一特徵。 36.如請求項35所述之結構,其包含: 該第二層中之一第二目 續層中的-隨後形成之量測上二標:相符其與形成於-後 3 7.如睛求項36所述之結構,該篦一 奈米與約4GG奈米之間的^含形成為在約_ 包含形成為在約}奈米與約J二:二矽’且該第二層 下"、之間的一厚度之金屬 200903687 氧化物。 3 8 ·種半導體結構,其包含: 第〜層中之第一測試結構及第二測試結構;及 右赏 測試結構—it方之一第二層中的第三測試結構及第四 第四^^ 測試結構能第—賴結構對準且該 忒…構不與該第二測試結構對準。 39·如5月求項38所述之結構,其包含: 之:中之一第一參考標記,其與-第-下伏層中 之參考標記相符;及 之:ίϋ中之—第二參考標記’其與-第二下伏層, >号私记相符且不與該第一參考標記對準。 4〇.如請求項39所述之結構,其包含: 層中之―第—圖案’其包含對餘 結構之至少一特徵;及 j忒 =—層t之_第二圖案’其包含對應於 應於該第-測試結構之該至少-特徵以 41. -種在半導體製程中重複利用一遮罩之方法,其包含: 使用該遮罩以在一第一層上形成一第一圖宰及盘3_· -下伏層令之一參考標記相符的—第一參考標記,,及 使用該遮罩以在該第一層上方之一第_ 第一圖索斟進夕鬼 m ^ 弟—層上形成與該 弟圖案對準之一第二圖案及與一第二下伏層… 考標記相符且不與該第一參考標記對準的—苓 記。 弟一參考標 41 200903687 42. :f述之方法’該第-下伏層及該第二下伏層 43. 如請求項41所述之方法,該第二下伏層對應於該第—層。 44. 如請求項43所述之方法,其包含: 使用該遮罩以在該第一層中形成該第二參 形成該第—圖案及該第一參考標記。 不。。 τ 45.如請求項41所述之方法’其包含: 位在形成該第二參考標記中使該遮罩相對於該第二層移 认一種在半導體製程中重複利用一遮草之方法,其包含·, 成3 = —層之一第-抗敍劑中形 或兩個以上第一參考標記與一下兩個 相符; 卜仇看中之相應參考標記 使用該遮罩以自該第一抗蝕 中之至少一者但不到全部;㈣該專弟一參考標記 層將該第一圖案及該等剩餘第一參考標記轉印至該第一 之!用第該=在形成於-形成於該圖案化第-層上方 少一第二‘考的一弟一抗钱劑中形成一第二圖案及至 抗触劑移除少—第二參考標記與自該第-別㈣f —參考標記之_位 中之一相應參考標記相符;及 丰且與下伏層 層將該第二圖案及該至少-第二參考標記轉印至該第二 42 200903687 47.=叫求項46所述之方法,該第一下伏 對應於同—層。 乂弟一下伙層 认ί = 所:之:法’自該第-抗㈣移除該等第- ▼知§己中之一者但不到全部包含: - d—:”使該遮罩移位以使得待移除的該等第 号軚§己中之至少一者不再由該遮罩保護;及 使待移除之該等第一參考標記中之該至少一者曝光。 4Ui項48所述之方法,自該第一抗姓劑移除該等第-參考軚記中之一者但不到全部包含: 弟 之ϊϊϊ移除之該等第一參考標記中之該至少-者曝光 (刖覆盍不欲移除的第一參考標記。 臀尤 50·ίϊΐ: „述之方法,自該第-抗蝕劑移除該等參考 知疋中之—者但不到全部包含: 可 ::該第一方向上使該遮罩移位之後藉 不奴移除的第一參考標記。 1復现 炎:=:8所述之方法,自該第—抗姓劑移除該等第-參考標記中之一者但不到全部包含: 寻弟 链ί:第二方向上使該遮罩移位以使得待移除的至少一 卜第一參考標記不再由該遮罩保護;及 使待移除之該至少一額外第_參考標記曝光。 如求項51所述之方法,自兮楚 夹者移除該等第->考^ 5己中之一者但不到全部包含·· 在使待移除之該至少一額外第—參考標 蓋不欲移除的第一參考標記。 先之前覆 43 200903687 所述之方法,自該第—抗㈣ 1移除該等第一 ,考钛。己中之一者但不到全部包含: 二二二:參,標:遮㈣位之議-㈣蓋 54+口 二抗㈣移除_- 在一第二方向上使該遮罩移位以使得待移 額外第-參考標記不再由該遮罩保護;及…>、一 使待移除之該至少—額外第—參考標記曝光。 55·如請求項52所述之方 參考標記申之-者但不到全自部該^含一 Μ劑移除該等第一 蓋= 標:外第-參考標記曝光之前覆 56.如睛求項5 i所述之方法, — 57 ^ „ 一 D 一該第—方向相反。 A—種在半導體製程中童複利p遮罩之方法,其包人: :用該遮罩以在一第—層中形成 =標上覆標記及與-下伏層中之—相應目=费一弟-付的一第一量測上覆標記; *上覆標記相 使用該遮罩以在上覆於該第一 該第-圖案對準之一第二圖案及二-層中形成與 相符的一第二量測上覆標記。' 一以 目標上覆標記 44 200903687 58. 如請求項57所述之方法,其包含: 在形成該第二圖案及該第二量測上覆標記之前使該遮 罩移位。 59. 如請求項58所述之方法,其包含: j用該遮罩以在該第二層中形成與形成於一後續層中 、隨後形成之量測上覆標記相符之一第二目標上覆標 記。 60. 如請求項59所述之方法,其包含: 使用該遮罩以在上覆於該第—層之―第—抗蚀劑中形 姆,第—圖案、該第一目標上覆標記及該第-量測上覆 目標上覆標記及該第一量測上 將該第一圖案、該第一 覆榡記轉印至該第一層; 使用 成該第
    該遮罩以在上覆於該第二層之劑中形 :圖案、該第二量測上覆標記及該第二目標上覆 覆第量測上覆標記及該第二目標上 45
TW97124580A 2007-06-30 2008-06-30 Test structure, test structure formation and mask reuse in semiconductor processing TW200903687A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/772,137 US7998640B2 (en) 2007-06-30 2007-06-30 Mask reuse in semiconductor processing
US11/772,130 US7830028B2 (en) 2007-06-30 2007-06-30 Semiconductor test structures
US11/772,128 US7932157B2 (en) 2007-06-30 2007-06-30 Test structure formation in semiconductor processing

Publications (1)

Publication Number Publication Date
TW200903687A true TW200903687A (en) 2009-01-16

Family

ID=40226768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97124580A TW200903687A (en) 2007-06-30 2008-06-30 Test structure, test structure formation and mask reuse in semiconductor processing

Country Status (4)

Country Link
KR (1) KR20100038319A (zh)
CN (1) CN101802995B (zh)
TW (1) TW200903687A (zh)
WO (1) WO2009006175A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113515007B (zh) * 2020-04-10 2023-09-01 长鑫存储技术有限公司 掩膜版及掩膜版质量测试方法
CN112510017A (zh) * 2020-12-15 2021-03-16 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229419A (ja) * 1989-03-02 1990-09-12 Fujitsu Ltd 半導体装置の製造方法
JP3859764B2 (ja) * 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
KR100230798B1 (ko) * 1996-08-30 1999-11-15 김영환 포토 마스크
US7553611B2 (en) * 2005-03-31 2009-06-30 Sandisk 3D Llc Masking of repeated overlay and alignment marks to allow reuse of photomasks in a vertical structure

Also Published As

Publication number Publication date
CN101802995A (zh) 2010-08-11
WO2009006175A3 (en) 2009-03-12
CN101802995B (zh) 2012-02-29
KR20100038319A (ko) 2010-04-14
WO2009006175A2 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
TWI302643B (en) Overlay and alignment marks for reusing photomasks in a monolithic vertical structure and methods thereof
CN105474387B (zh) 用于后段(beol)图案切割和插塞的曝光激活化学放大定向自组装(dsa)
US10483119B1 (en) Self-aligned double patterning (SADP) method
US20120049186A1 (en) Semiconductor structures
US10658575B2 (en) Method for magnetic device alignment on an integrated circuit
TW200907609A (en) Mark for alignment an-d overlay, mask having the same, and method of using the same
TW200905828A (en) Semiconductor package having a stacked wafer level package and method for fabricating the same
CN109427715A (zh) 制作半导体封装的方法
US7998640B2 (en) Mask reuse in semiconductor processing
TW200845119A (en) Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
TW200304048A (en) Method of manufacturing electronic device
TW200832090A (en) In-line overlay measurement using charged particle beam system
CN110197821B (zh) 在半导体装置中改善重迭效能的结构及方法
TW200903687A (en) Test structure, test structure formation and mask reuse in semiconductor processing
US7830028B2 (en) Semiconductor test structures
TW200401170A (en) Arrangement and method for transferring a pattern from a mask to a wafer
US7932157B2 (en) Test structure formation in semiconductor processing
TW202105467A (zh) 使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法
JP3828104B2 (ja) 模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群
JP3333603B2 (ja) ウエハ内位置表示を付したチップ及びその製造方法
MacDonald et al. Design and fabrication of highly complex topographic nano-imprint template for dual Damascene full 3-D imprinting
TWI248133B (en) Compliant bump having surface roughness and manufacturing method thereof
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
TW476105B (en) Method to expose field with alignment mark
KR100607733B1 (ko) 반도체 소자의 레티클 제작 장치