TW200903591A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW200903591A TW200903591A TW096147378A TW96147378A TW200903591A TW 200903591 A TW200903591 A TW 200903591A TW 096147378 A TW096147378 A TW 096147378A TW 96147378 A TW96147378 A TW 96147378A TW 200903591 A TW200903591 A TW 200903591A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- layer
- semiconductor layer
- semiconductor device
- transparent
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 182
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 50
- 239000013078 crystal Substances 0.000 claims description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims 3
- WXANAQMHYPHTGY-UHFFFAOYSA-N cerium;ethyne Chemical compound [Ce].[C-]#[C] WXANAQMHYPHTGY-UHFFFAOYSA-N 0.000 claims 2
- 230000001568 sexual effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 241000238631 Hexapoda Species 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
200903591 九、發明說明： 【發明所屬之技術區域】 本發明係有關於一種半導體裝置。 【先前技術】 在習知技術中，如下述之特許文獻1所示，揭露以Si (石夕）為半導體材料之3次元構造的半導體裝置。根據特 許文獻1之技術的話，在半導體基板上形成半導體集積回 路，再於前述基板上隔著層間膜形成Si層。而且，使用此
Si層，並形成半導體集積回路，而構成3次元構造之半導 體裝置。 【特許文獻1】特開2006-203250號公報 【特許文獻2】特開平5-75018號公報 【特許文獻3】特開2000-1 50900號公報 【特許文獻4】特開2003-1 79233號公報 【發明内容】 在形成3次元構造之半導體裝置之際，可以在良好的 精度下將各半導體層之半導體 元件形成於所欲之位置。
之構造的位置關係。 於开> 成3次元構造之情況，
但是’在上述習知技術中， 首先，在基/ 一‘ 在上述構成 造。結果， 度下把握位且。
2118-9303-PF 200903591 馮了避免上述問題，在基板 ，—一 …，日π观卞守通兀件 也可以考慮所謂藉由圖案化製程移除半導體元件以外 f刀的手法。藉此，可以看見基板上之半導體元件。在 使用此手法之情況下，招致步驟數之增加。 、為了解決上述課題’此發明之目的係提供一種3次元 =造之半導體裝置，其中，此半導體裝置除了避免製造步 驟之複雜化，亦可以户a 在南精度下把握分別形成於複數個半 導體層之半導體元件的位置關係而進行製造。 為了達成上述目的，第i發明係提供一種半 第半導體層1半導體層，I1半導體元件，形成於前述 ，2+㈣層’以與前述第1半導體元件重 :成積於前述第1半導體層’且由透明半導體材料 ;’延:半導體元件，形成於前述第2半導體層；以及 伸至前述第2半導體體層内且與前述第卜2半導 體7C件電性連接。 卞守 積之ΓΛ 話’由於以覆蓋〶1半導體元件而疊 此，可、、# t體層係由透明半導體材料形成的緣故，因 此可以透過前述第2半導體層而以杏 本盡辦-π 媸層而以先學的方式檢出第1 +導體兀件之位置。結果， 日m ^ u , f知蚁良造步驟之複雜化， 且了以南精度地把握第卜2半導 成半導體裝置。 件之位置關係’而形 【實施方式】 第1實施例 [第1實施例之構成]
2118-9303-PF 200903591 第1圖係繪示本發明之第丨實施例之半導體裝置之剖 面圖。在本實施例中，係顯示以作為高頻率元件之半導體 装置的例子。如第1圖所示，本實施例之半導體袭置係具 備透明基板之Sic (碳化秒）基板2。在SiC基板2形成電 曰曰體10。電晶體1 〇係具有閘極電極丨2、源極電極丨4、汲 極電極1 6。
^在SlC基板2疊積GaN (氮化）層6。GaN層6係以覆 蓋電晶體10之方式而疊積之單結晶透明半導體層。在GaN 層6還疊積AlGaN層8。在AlGaN層8形成電晶體20。電 晶體20係具備閘極電極22、源極電極24、没極電極 閘極電極22之周圍係具備絕緣膜28。 ^本實她例之半導體裝置係具備配線18。配線18係與 電晶體ίο之汲極電極16、電晶體2〇之汲極電極26電性 連接。配線18係貫通GaN層6之内部而形成。另外，本實 施例之半導體装置係具備與電晶體10之源極電極14接續 之配線30、或與電晶體2〇之源極電極24接續之配線32。 配線30、32也分別貫通A1GaN層8、GaN層6、基板2 等内部而形成。 如此一來，本實施例之半導體裝置乃是具備包含SiC 基板2、GaN層6、AlGaN層8之多層構造，且在前述多層 構造之相異層分別具備電晶體1〇、20之3次元構造的半導 體裝置。
e例如，本實施例之半導體裝置係可以藉由下列述步驟 而製4。首先，準備透明基板之Sic基板2,並在前述SiC
2118-9303-PF 200903591 基板2上形成配線30、32、電晶體10。此後，在SiC基板 2之上蟲晶成長GaN層6。接著，在GaN層6形成配線^、 3 2，並开> 成電晶體2 〇以與配線1 8、3 2電性連接。 、而且，在使用GaN之高頻率元件中，以㈣之結晶構 造為六方晶構造較佳。在本實施例中，考慮到此點，將成 為下方之面之SiC基板2的結晶® (或是結晶構造）作成 GaN層6是六方晶構造的構造。 而且，本實施例中所謂「透明」係指「既存之半導體 製造所用之曝光裝置之晶圓位置檢出用雷射光線之光實質 上不會被吸收」之特定光學特性的意思。具體而言，例如， 可以將本實施例之透明半導體材料作成對於位在可見光波 長區域之光而言具有光透過性的半導體材料。以作為透明 半導體材料之一例而言，例如有能量間隙為2 5#以上且 使用此透明半導體材料而可以形成半導體元件# Μ。、
GaN、ZnO (氧化辞）等。 而且，本實施例之說明t，所謂「能量間隙」之用語 係以與「能帶間隙」「禁制帶幅」相同意思而使用。換言 之’在本實施例之說明中，也可以將「能量間隙」替換為 「能帶間隙」。 述第 第1 係相 係相 而且，在上述第1實施例中，SiC基板2係相當於前 1發明之「第1半導體層」；電晶體i 〇係相當於前述 發明之「帛i半導體元件」；Ga…及編層8 當於前述第i發明之「第2之半導體層」；電晶體2〇 當於前述第1發明之「第2半導體元件」；配線18係
2118-9303-PF 8 200903591 相當於前述第1發明之「配線」。 [第1實施例之效果] 、下"兒明以上所述之第1實施例之半導體裝置的效 果。 、在本實施例中’以SiC基板2上形成之半導體層作為 由透明半導體材料構成之GaN層6。藉此，使用光學的手 法，可以透過GaN層6而檢出電晶體1〇之位置。結果，可 以一邊在高精度下把握電晶體1〇、2〇之位置關係，一邊形 成半導體裝置。 / 換吕之，使用既存之半導體製造所用之曝光裝置之晶 圓位置檢出機構，可以容易識別在Sic基板2形成之電晶 體1 0之位置。而且’可以正確進行相對於電晶體1 〇之電 曰曰體20的位置決定。尤其是，藉由合於既存之光學設備（例 如，曝光裝置之晶圓位置檢出用雷射裝置）之光的波長而 適切地選擇透明半導體材料，不需在前述光學設備作大幅 的變更，即可進行3次元半導體裝置之製造。 另外，根據本實施例之半導體裝置的話，使用Sic基 板2作為基板。由於s i C係透明之故，因此可以從電晶體 1 〇未形成之面侧（從第1圖之紙面下方側）檢出電晶體】〇 之位置。 另外’ GaN等能量間隙（能帶間隙）為2. 5eV以上之 透明半導體材料通常具有半絕緣性之性質。關於此點，在 本實施例中，由於變成在電晶體丨〇、2〇之間夾著GaN層6 之構成的緣故’因此，可以確保各層間之良好絕緣性。結
2118-9303-PF 9 200903591 果，可以得到光透過性與絕緣性同時兼備之優異3次元構 造的半導體裝置。而且，根據上述構成的話，即使省略了 用於使H 10、20絕緣之絕緣層（層間絕緣膜），也可 以得到充分之絕緣性。因此，也有所謂半導體裝置之構造 簡化、製造步驟之簡化的優點。 另外，如上所述’在本實施例中，於Μ基板2上成 “aN層6。可以製造3次元構造之半導體裝置，而多層 疊積之各半導體層係具備良好的結晶品質。 為了滿足要求，例如，有所謂在半導體基板上形成非 晶質或多結晶之半導體層，且之後再對此半導體層進行再 結晶化的技術。但是，在包含上述再結晶化步驟之製造步 驟中，有所謂步驟數增加與耗費時間的問題。 關於此點，根據第1實施例的話，由於藉由結晶成長 而形成疊積在基板上之半導體層的緣故，因此，可以得到 製造步驟簡略化的效果。尤其是，在本實施例中，以Sic 基板2上成長之透明半體層的材料而言，選擇與w晶格 常數接近之GaN。藉此，可以使GaN^ 6在加基板^上 蟲晶成長，且形成Ga…以作為具有良好品質之單社曰 半導體層。結果’可以省略用於再結晶化之煩雜步驟。 另外，由於本實施例之半導體裝置係藉由蟲晶成長而 ㈣層6的緣故’因此’即便在GaN層6之任一區域 也具備良好之結晶性。因此’可以任意定電晶體2。之形成 位置，而可以在高的自由度下進行設計。 另外，在使用GaN或SiC等材料而形成半導體裝置之
2118-9303-PF 200903591 情況下，通常可以在1 ooot以上之溫度下進行製造。例如， 基板之加熱處理溫度會影響藉由磊晶成長步驟而得之結晶 品質。因此，可以在高的加熱處理溫度下製造。關於此點， 在本實施例中，由於使用通常可以在丨〇〇〇 =c以上之溫度下 製造之GaN或Si C的緣故，因此，可以在高溫環境下製造。 而且，例如，在主要考慮Si而形成3次元構造之半導 體裝置的情況（使用特許文獻丨之技術的情況）下，不會 對基板之加熱處理溫度產生制約。具體而言，在特許文獻 1中，記載了 900°C左右之極限。這是因為在使用Si之3 次元構造的情況下，由於過熱的緣故，而產生形成於基板 之半導體元件之性能降低的弊害。 相對地，本實施例即使進行基板溫度為9〇(rc以上之 加熱處理也不會損壞SiC基板2與電晶體1〇。因此，本實 施例相較於特許絲丨之技術而言係具備優異《熱性之構 造。 如以上說明所述，第i實施例之半導體裝置係藉由使 用SlC、GaN作為透明半導體材料，而可以形成具有下列條 件之3次元構造，例如，高的位置決定精度、良好的絕緣 性、高耐熱性、高的結晶品質、步驟之複雜化之避免。總 之’根據第1實施例的話，不僅 个惶』以侍到所謂咼的位置決
定精度的效果，另外，從拟士、 Q A 從形成3-人TL構造之半導體裝置的 觀點來看，亦可得到總合的優異效果。 而且，如第1實施例所述，總合來說，可以實現優異 之3次元構造之半導體裝署沾^^在止 菔衮置的材枓並不限於siC與GaN之
2118-9303-PF 11 200903591 · 組合。具體而言，藉由從SiC、GaN、Zn0選擇基板及透明 半導體層之材料，可以得到與第丨實施例同樣之效果。例 如’也可以使用GaN基板以取代SiC基板2，而作成GaN 基板與GaN層之組合。 [弟1實施例之變形例] 以下’說明第1實施例之變形例。 在第1實施例中，分別以Sic作為基板之材料，且以 GaN作為基板上形成之透明半導體材料。藉此，所謂高的 位置決定精度之思想（為了方便說明，區分為「第】甲、 想」）、所謂關於3次元構造之半導體裝置的總合優異效 果之思想（為了方便說明，區分為「第2之思想」）得以 同時實現。但是’本發明並不限定於此。 例如，可以單獨用第丨思想。換句話說，以所謂使用 應可得至，J高的纟置決定精纟之透明半$體材肖的觀點而 言，可以廣泛的選項之中選擇適宜、透明的半導體材料。 在此種情況下，可以不拘泥於與上述第2思想相關之制約 (材料之種類、組合、製法、結晶構造等），而選擇基板 及半導體層之材料。 土 如上所述，本實施例中所謂「透明」係指「既存之半 導體製造所用之曝光裝置之晶圓位置檢出用雷射光線之光 實質上不會被吸收」t特定光學#性的意思。可以使用具 備上述特定光學特性的半導體材料。 另外，在第1實施例中，使用Sic基板 但是，本發明並不限定於此。在不要求來自基板之
2118-9303-PF 12 200903591 光透過性的情況下，也可以使用由 由不透明的半導體材料（例 如’ S1 )構成的基板。在此種情 & > ^ 裡度况下，也可以透過基板上 形成之透明半導體層，而以光學的方式檢出基板上之構造。 另外’例如，也可以倍用读aB ,, 士 L甘 便用透明的材料而形成基板，並 在此基板上形線層作為下方層，並進一步疊積㈣層。 在此種情況下，形成於透明基板上且作為下方層之W層 係相當於前述第1發明之「帛1半導體層」；疊積於前述 SiC層之GaN係相當於前述第i發明之「第2之半導體層」。 另外，第1實施例係成為既述之第U想與第2思想 同時實現的構成。第2思想係由⑴得到良好的絕緣性之 思想、製造步驟簡略化之思想、（iU)得到高品質 之思想、（iv)得到高耐熱性之思想開始，且包含複數個 思想。第1實施例之半導體裝置係兼備基於上述第2思想 之特徵。但是，本發明並不限定於此。可以個別利用含於 第2思想之複數個思想。例如，可以因應需要而選擇上述 (i)〜（iv)之各種思想之一或將其組合而利用。 例如’可以在第1思想内加人⑴良確保好的絕緣性 之思想，並選擇透明的半導體材料。具體而言，可以適當 地選擇能量間隙（能帶間隙）為2. 5eV以上之其它種種的 半導體材料。藉此，可以得到良好的絕緣性之確保、層間 絕緣膜之省略等利益。 另外，例如，可以在第i思想内加入（u)利用結晶 成長之製造步驟之簡略化的思想或（iii)得到高結晶品質 的思想。具體而言，不拘泥在受能量間隙制約之第丨實施 2118-9303-PF 13 200903591 例之材料選擇的思想，使用SiC、GaN以外之材料，可以藉 由使基板上形成之透明半導體層結晶成長而形成。製造步 驟之簡略化行。尤其是，藉由選擇晶格常數相近之透明半 導體材料之組合，可以在基板上磊晶成長透明半導體層， 了 乂彳于到具有良好結晶品質之3次元構造的半導體裝 置。 ’ 另外，例如，也可以在第i思想内僅加入第2思想中 之（1 v )得到高耐熱性的思想。具體而$，可以利用训、
GaN以外的材料，亦即在通常之製造程序中於高溫下使用 之透明半導體材料。 另外，在第1實施例中’雖然將GaN層6之結晶構造 作成六方晶構造，但是，本發明並不限定於此。也可以因 應形成之半導體裝置的種類、用途，而選擇在SiC基板2 上成長之半導體層的結晶構造。 在第1實施例中，於電晶體20形成前形成配線18。 但是’本發明並不限定於此。也可以在電晶體2〇形成後， 形成配線18。藉此’可以任意選擇電晶體2〇之形成位置， 且可以在高的自由度下進行製造。 另外，藉由將成長於Sic基才反2上之半導體層作成複 數層，可以㈣具備多層構造之3次元半導體元件構造的 裝置。而且，藉由將形成之多層半導體層全部作成透明材 料，可以在高的精度下容易地對準各層構造的位置。 而且’在本實_中’以電晶體1G、2G作為半導體元 件之一例。但是，並不限定於在本發明之3次元構造之半
2118-9303-PF 14 200903591 以將公知技術之 於SiC基板2、 導體裝置所形成之半導體元件的種類。可 包含種種電晶體的半導體元件適當地形成
GaN 層 6 、 AlGaN 層 8 。 而且，如上述說明一樣，才目較於特許文獻i之使用石夕 之3人it構&的半導體裝置而言，本實施例之半導體裝置 係具備材料之選擇性高的優點。 【圖式簡單說明】 [圖1 ]本發明之帛i實施例之半導體裝置之剖面圖。 【主要元件符號說明】 2〜SiC基板 6〜GaN層 8〜AlGaN層 10、20〜電晶體 12、22〜閘極電極 14、2 4〜源極電極 1 6、2 6〜汲極電極 18〜配線 28〜絕緣膜 3 0、3 2〜配線
2118-9303-PF 15
Claims (1)
- 200903591 十、申請專利範圍： 1. 一種半導體裝置，包括： 第1半導體層； 第1半導體元件，形成於前述第1半導體層； 第2半導體層’以與前述第1半導體元件重疊之方式 疊積於前述第1半導體層，且由透明半導體材料構成； 第2半導體元件，形成於月ίι述第2半導體層；以及 配線，延伸至前述第2半導體體層内且與前述第丨、2 半導體元件電性連接。 2_如申請專利範圍第1項所述的半導體裝置，其十， 别述第1半導體層為使用透明半導體材料而形成之半導體 基板。 3. 如申請專利範圍第1項所述的半導體裴置，其中， 前述第2半導體層係藉由能量間隙為2· 5eV以上之半導體 材料而形成。 4. 如申請專利範圍第2項所述的半導體裝置，其中， 月ϋ述第2半導體層係藉由能量間隙為2. 5 e V以上之半導體 材料而形成。 5. 如申請專利範圍第1項所述的半導體裝置，其中， 前述第2半導體層係由成長前述第1半導體層上之前述透 明半導體材料所組成的結晶層。 6. 如申請專利範圍第2項所述的半導體裝置，其中， 别述第2半導體層係由成長前述第1半導體層上之前述透 明半導體材料所組成的結晶層。 2118-9303-PF 16 200903591 7.如申請專利範圍第3項所述的半導體裝置，其中， 前述第2半導體層係由成長前述第1半導體層上之前述透 明半導體材料所組成的結晶層。 8_如申請專利範圍第4項所述的半導體裝置，其中， 前述第2半導體層係由成長前述第1半導體層上之前述透 明半導體材料所組成的結晶層。 9·如申請專利範圍第5項所述的半導體裝置，其中， 月1J述第1半導體層為單結晶層； 前述第2半導體層之晶格常數係前述第1半導體層之 晶格常數的近似值，而前述近似值係使前述第2半導體層 磊晶成長於前述第丨半導體層上之程度。 10. 如申請專利範圍第6項所述的半導體裝置，其中， 前述第1半導體層為單結晶層； 前述第2半導體層之晶格常數係前述第1半導體層之 曰曰格吊數的近似值，而前述近似值係使前述第2半導體層 磊晶成長於前述第丨半導體層上之程度。 11. 如申請專利範圍第7項所述的半導體裝置，其中， 前述第1半導體層為單結晶層； 前述第2半導體層之晶格常數係前述第1半導體層之 晶格常數的近似值，而前述近似值係使前述第2半導體層 磊晶成長於前述第1半導體層上之程度。 1 2.如申請專利範圍第8項所述的半導體裝置，其中， 前述第1半導體層為單結晶層； 、 前述第2半導體層之晶格常數係前述第1半導體層之 2118-9303-PF 17 200903591 日日格吊數的近似值，而前述近似值係使前述第2爭導體層 遙晶成長於前述第1半導體層上之程度。 1 3 ·如申睛專利範圍第1乃至1 2項之1項所述的半導 體裝置，前述第1半導體層係使用SiC(碳化矽）、GaN(氮 化鎵）及ZnO (氧化辞）之任一】個材料而形成； 前述第2半導體層係使用SiC(碳化矽）、_ (氮化 鎵）及ZnO (氧化辞）之任—i個材料而形成。 2118-9303-PF 18
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007181806A JP5298470B2 (ja) | 2007-07-11 | 2007-07-11 | 半導体装置、半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200903591A true TW200903591A (en) | 2009-01-16 |
| TWI376728B TWI376728B (en) | 2012-11-11 |
Family
ID=40121632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096147378A TWI376728B (en) | 2007-07-11 | 2007-12-12 | Semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8008667B2 (zh) |
| JP (1) | JP5298470B2 (zh) |
| CN (1) | CN101345241B (zh) |
| DE (1) | DE102008011799B4 (zh) |
| TW (1) | TWI376728B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102402342B1 (ko) * | 2010-02-05 | 2022-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR20130007597A (ko) | 2010-03-08 | 2013-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치를 제작하는 방법 |
| TWI521612B (zh) * | 2011-03-11 | 2016-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP2013004572A (ja) | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US8587127B2 (en) * | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
| JP2014170872A (ja) * | 2013-03-05 | 2014-09-18 | Toyota Industries Corp | 半導体ウェハおよび半導体ウェハの製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450444A (en) | 1987-08-21 | 1989-02-27 | Agency Ind Science Techn | Manufacture of semiconductor device |
| JPH0770695B2 (ja) * | 1989-03-27 | 1995-07-31 | シャープ株式会社 | 炭化珪素半導体装置の製造方法 |
| JPH0575018A (ja) | 1991-02-26 | 1993-03-26 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US5525536A (en) | 1991-12-26 | 1996-06-11 | Rohm Co., Ltd. | Method for producing SOI substrate and semiconductor device using the same |
| US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| EP1231640A4 (en) * | 2000-06-27 | 2008-10-08 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR COMPONENT |
| JP2003179233A (ja) | 2001-12-13 | 2003-06-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ、及びそれを備えた表示素子 |
| DE10200399B4 (de) * | 2002-01-08 | 2008-03-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung |
| JP2003327497A (ja) * | 2002-05-13 | 2003-11-19 | Sumitomo Electric Ind Ltd | ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法 |
| US6956239B2 (en) * | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
| JP2005175415A (ja) * | 2003-12-05 | 2005-06-30 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路デバイスとその製造方法 |
| KR100583972B1 (ko) | 2004-11-26 | 2006-05-26 | 삼성전자주식회사 | 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들 |
| US7420226B2 (en) * | 2005-06-17 | 2008-09-02 | Northrop Grumman Corporation | Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates |
| KR100697693B1 (ko) * | 2005-06-24 | 2007-03-20 | 삼성전자주식회사 | 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법 |
| JP2007150282A (ja) * | 2005-11-02 | 2007-06-14 | Sharp Corp | 電界効果トランジスタ |
| JP2006203250A (ja) | 2006-04-05 | 2006-08-03 | Ftl:Kk | ３次元半導体デバイスの製造方法 |
| JP2008198675A (ja) * | 2007-02-09 | 2008-08-28 | Doshisha | 積層型半導体集積装置 |
-
2007
- 2007-07-11 JP JP2007181806A patent/JP5298470B2/ja active Active
- 2007-12-12 TW TW096147378A patent/TWI376728B/zh active
- 2007-12-13 US US11/955,672 patent/US8008667B2/en active Active
-
2008
- 2008-02-29 DE DE102008011799A patent/DE102008011799B4/de active Active
- 2008-03-10 CN CN2008100852383A patent/CN101345241B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8008667B2 (en) | 2011-08-30 |
| DE102008011799B4 (de) | 2011-07-28 |
| DE102008011799A1 (de) | 2009-01-15 |
| CN101345241B (zh) | 2011-06-08 |
| JP5298470B2 (ja) | 2013-09-25 |
| JP2009021321A (ja) | 2009-01-29 |
| US20090014728A1 (en) | 2009-01-15 |
| TWI376728B (en) | 2012-11-11 |
| CN101345241A (zh) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211296B2 (en) | P-doping of group-III-nitride buffer layer structure on a heterosubstrate | |
| TW200903591A (en) | Semiconductor device | |
| KR101540127B1 (ko) | 박막 트랜지스터, 다결정 산화물 반도체 박막의 제조 방법, 및 박막 트랜지스터의 제조 방법 | |
| US7745848B1 (en) | Gallium nitride material devices and thermal designs thereof | |
| US20110006343A1 (en) | Semiconductor wafer, method of manufacturing a semiconductor wafer, and electronic device | |
| CN101528991A (zh) | 蓝宝石衬底、使用该蓝宝石衬底的氮化物半导体发光元件及氮化物半导体发光元件的制造方法 | |
| TW201034081A (en) | Method for fabricating semiconductor substrate semiconductor substrate, method for fabricating electronic device, and reaction apparatus | |
| US8354328B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| WO2013122084A1 (ja) | 酸化物半導体及びこれを含む半導体接合素子 | |
| US20150279945A1 (en) | Semiconductor devices with improved reliability and operating life and methods of manufactuirng the same | |
| CN109155330A (zh) | 包含增加半导体器件性能的晶体匹配层的多层结构 | |
| TW201251008A (en) | Group III-N HEMT with a floating substrate region and a grounded substrate region | |
| TW201029071A (en) | Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus | |
| US7915700B2 (en) | Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof | |
| CN105593979A (zh) | 半导体装置及其制造方法 | |
| KR20110081803A (ko) | 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법 | |
| TW202015239A (zh) | 包括增強型電晶體之電路及電子裝置 | |
| CN109545669A (zh) | 用于制造半导体器件的方法 | |
| US20110260325A1 (en) | Semiconductor device | |
| JP4841114B2 (ja) | 高感度のゲートを有する電界効果トランジスタ | |
| TW578275B (en) | Semiconductor structure and device including a monocrystalline compound semiconductor layer formed overlying a compliant substrate and a method of forming the same | |
| JPS5866353A (ja) | 半導体装置 | |
| TW546690B (en) | Semiconductor structure with temperature control device | |
| TW201145507A (en) | Semiconductor substrate, semiconductor device and manufacturing method of semiconductor substrate | |
| JPH0648713B2 (ja) | 多層構造半導体装置 |