TW200844463A - Test pattern generation circuit having plural pseudo random number generation circuits supplied with clock signals at different timing respectively - Google Patents
Test pattern generation circuit having plural pseudo random number generation circuits supplied with clock signals at different timing respectively Download PDFInfo
- Publication number
- TW200844463A TW200844463A TW097100171A TW97100171A TW200844463A TW 200844463 A TW200844463 A TW 200844463A TW 097100171 A TW097100171 A TW 097100171A TW 97100171 A TW97100171 A TW 97100171A TW 200844463 A TW200844463 A TW 200844463A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- clock
- signal
- random number
- control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Description
200844463 九、發明說明: 【發明所屬之技術領域】 依據本發明之一測試樣式產生 =態亂數作為測試樣=^^^^ 【父又參考之相關申請案】 [專利文件1號]曰本公開專 [專利文件2號]日本公開= ;:=_—78447號 [專利文件3號]曰本公^ 〇〇5一339675號 [專利文件4號]日本公PHliHei…85475號 Ί寻⑴公報弟2003-330704號 【先前技術】 近幾年來,在半導體的多種故障 ..^ ^ 電路的轉已輯成—姻題。5^、^制錢排之介面 該匯流排配線傳輸並接_幾亂數面電路從 ==述:r;誤發生在傳碑 夠執行絕佳的傳輸種而言’該介面電路必須要能 式產生電路的需求,以便有對測試電路及測試樣 試電利文件1號之測試電路110的方塊圖。測 輸入之測體裝置101中,且為經由介面電路120 Ιίίΐΐίί» =數樣式及特徵。此時,測試電路110 ί ϊϊίίί =及移位暫存器112來處理隨機職樣
Feedback Shift Jegister^^^ Unear 5 200844463 重s:存:二;串聯正反器將該連續虛 機氣數。接著,=式產將擬隨 則輸入到連接匯流猎此具有隨機性之測試樣式 πη㈣ϋΓ 線的介面電路120。依此方式,測Μ雷玖 2 之_顺人耻面電_。 作為起始值之種子值樣式產生器產生具有- 到半導體裝置。該半導;裝;=!期;==輸出 組悲支持該測試樣式產生器。接著, =電路 數序列來測試。 例2中,介面電路藉由使用一隨機乱 μ ίΛΓί件i與2中,虛擬隨機亂數用來作為測試樣式。而 ίΐίΓ中虛擬隨機亂數的電路之其他範 列方ί利ίΓ ^4號的申請案將龍的隨機性確保在—資料序 二種子值。據此,各== 組,皮限制住了。舉例來說,不能刻意地產二特仏= 無法增加在匯流排寬度丄圍面電路的測試中’ 【發明内容】 -種職樣式產生電路具有多重倾隨機亂 «控制電路。虛擬隨機亂數產生f路對顧流排配線之個別信 200844463 機二產‘=動時序作為提供個別第—時脈信號給多重虛擬隨 隨機亂數產生電路所產生广’式在特疋時間點藉由複數之虛擬 器及一而明·錄式魅祕,一比較 亂數與由複數之】二二nj由介面電路輸入的虛擬隨機 比較。結果保存電路電路所輸出的虛擬隨機亂數作 出該等測試ίί電:===所Ϊ出之測試結果,並且輸 回饋。 制以電路允賴仃能涵蓋歧職範圍之- ㈣if;Ti樣式產生電路及-本發明之測試,藉由改進 二流排寬度方向中資】封二 木執仃此涵盍廣泛測試範圍之回饋。 【實施方式】 實施例1 圖。士圖圖^本^月^實^列繪示一測試樣式產生電路1之方塊 ϊϊίίίΐί Ϊ電路(圖中標示為削Ss)13j至13 P各虛擬 iiiHr出Ϊ接到對應之介面通道。下述中,讀m 到g樣ίϊ生g產生電路1〇及一介面電路14連接 -重ίίίτίί路1〇輸出具有特定頻率之基準時脈。此實施例在 ㈣(RST’ reset _al)(將於下文描述)從-低位準到一 200844463 同位路 用以輸出基準時脈。 測試之介面電本發明之測試電路所欲 一接收電路。匕括有夕重通道,且各通道包括一傳輸電路及 準時,12 ° _等基 rim η。而B 1L制電路2產生弟一時脈信號CLKU至 要机—定多#·笛’ f第—控制信號的值,第—時脈控制電路12需 十^拉ί—時脈錢之各個輸出啟動時序(〇_卜浙t timingS)。接者,第一時脈信號CLK1 1至CLK1 /7個別地作為日4 脈輸入對應第一時脈作跋Π1Π ! s :以 μ-77似別地彳乍為4 數產生雷踉m 虎C KU Κ —77所設置之虛擬隨機亂 能4 1 \i—77。又,第—時脈信號由一具有多重位元組 二二兀)之控制信號所組成。據此,在此實施例中,依據由游 一值控制電路12設定第-時脈信號 —1至CLK1—/7之輸出啟動時序。而且,第一時脈控 接收重設錢RST。各虛擬隨機亂數產生電路13 i至13^ 此重設信號RST。此重設信號將會在稍後中敘述。- 各虛擬隨機亂數產生電路13J至13—^係例如文件4號中之 圖6所繪示的電路,且輸出相同之虛擬隨機亂數資料序列(一資 序列稱作虛擬^機亂數二元序列(p·,pseudQ Rand⑽版町
Sequence)),、該序列包含一具有相同值之作為起始值的種子值(以 下稱作第一初期值)。在此實施例中,各虛擬隨機亂數產生電路 13一1至13—/7在内部包括了由一移位暫存器與經由互斥〇r(ex〇r, exclusive OR)電路之回饋所配置成的線性回饋移位暫存器。在重 設時間時(當重設信號RST位於一低位準時),各虛擬隨機亂數產 生電路13—1至13一/?藉由初始化其内部暫存器(LFSR)具有第一初 期值j接著’在重設解除後,虛擬隨機亂數產生電路13」至13 " 因應第一時脈信號CLK1 一1至CLK1 一/?產生且輸出虛擬隨機亂數。 而且,因虛擬隨機亂數產生電路13J至13一/?相對於介面電路14 200844463 生二包括7個階段(順序w,亦即由7個階 6 ttA(w=6) °ω,]' 序列。換句爷今,罝ff^13一產生了 2 —1=127個虛擬隨機亂數 機亂數具有12°7個^^„產生電路13—1產生的虛擬隨 由6位元標示之° ’第一時脈控制電路12依據 出啟動時序。值叹疋了弟一時脈錢CLK1J至CLK1』之輸 的情況中第-時脈(如_1) 第-控制,仲千的鱗。®4所示之時序圖表示在 12的操作。^ 了既_」3( ^ GGG1f)的情況中第—時脈控制電路 電路12輸出第一時脈,4卢:么表示炉4的情況,第一時脈控制 12之操作藉由參考ΪΪ^α4^^αΚ1—4°第―時脈控制電路 電路S重始之前,第一時脈控制 以在此敘A準^此導致計數器Π—2至 重設解除後,第—時静it f ’猎而解除該*設信號。於該 時脈。因應重ί的從時脈產生電路!〇接收基準 之後,時脈閘控電路16 2 丰時脈之1脈的延遲時間 在距離時脈信號an^。據此, 之後’第-時脈信號CLKU及第一時脈信號叫4如同第 200844463 時脈4§號CLK1-2般地輸出。更詳細地說,輸出第一時脈信號 CLK1—3的啟動由在第一時脈信號CLK1—2(時序T13)之等於基以g 脈之T時脈的時間週期所延遲。輸出第一時脈信號CLK1 一4的啟動 =在第一時脈信號CLK1—3(時序T14)之等於基準時脈之—一時脈之 日寸間週期所延遲,該延遲。簡單地說,第一時脈信號CLKl_l至 CLK1—4在時脈延遲後序列式地輸出,而延遲時脈的數量相當於第 一控制信號的值。 於此,當最後第一時脈信號輸入虛擬隨機亂數產生電路時, 、 時序T15在時序T14之後(包括T14)設定為一時間點。時序τΐ5 之後,第一時脈信號CLK1—1至CLK1 一4以一個或更多之週期施加 ί 於所有虛擬隨機亂數產生電路。此外,時序Τ15之後,產生了可: 以用來作為貫際測试之測試樣式。吾人需注意到,圖3中從時序 Τ11到時序Τ15的週期於下文描述中稱作一測試樣式初期值設定 週期(test pattern initial value setting period)。 接下來,描述圖4中的操作。在圖4中,既然第一控制信號 的值為「4」,當計數器的計數值達到「4」時,比較器18_2導致 啟動信號EN—2成為高位準。據此,在距離第一時脈信號CLK1J (時 序T22)之等於基準時脈的4個時脈之時間週期的延遲後,時脈閘 控電路16—2開始輸出第-時脈信號CLK1—2。其他操作在圖3中皆 ( 相同,且時序T21、T22、T23、T24及T25個別對應到ΤΠ、T12、 T13j T14及T15。注意到,如同時序T15的情況,當最後第一時 脈信號輸入虛擬隨機亂數產生電路後,時序Τ25在時 (包括Τ24)設定為一時間點。 、 » 士上所述,根據弟一控制彳§號之值,第一時脈控制電路設定 • 第一日寸脈仏號CLK1 一1至CLK1—/2的輸出啟動時序。藉由使用第一 時脈控制電路之操作,此實施例之測試樣式在測試開始時產生電 路1設定之各虛俯遺機亂數產生電路13」至13 π之一隨機亂數 ^生起始值(以下稱作第二初期值〕。點單地說,要在實際測試中 4用之測5式樣式的初期值(第二初期值)產生後在時序us與Τ25 200844463 如上述般作設定。 在此描述在一第二初期僧訊 式。首先解釋第二初期值設定使用之測試樣 數產生電路13」至13』輸出—各個虛擬隨機亂 序列包含有127個資料封包。在此,,二j此,-輸出貧料 D1作為啟動操作時之資料,I虛f =值時,藉由將使用資料 序列地且重複地輸出^Dff=機亂數產生電路13」至13』 在藉由第-時脈控制電路12輸出之 CLKl_n給予虛擬隨機亂數產生電路 侧虎CLKU至 隨機亂數產生電路13丨至13 Λ ^^出丨3-7^"月況中,虛擬 說,在圖3之時序T14 T1至_係、,舉例來 虛擬=亂數產㈣路13J至13—增 ΓΜ > D3 ^ D2 A D1, 〇 ^#^Β^Γΐ 7 Γ 脈在時序ΐΐΐ後通過而時序Τ15設定為 寸 〇UT1 至 _,為「組7、D126
如上述’虛擬隨機亂數產生電路13」至13—政初始化I ϊΐ 4 之ίΐ 〇UT1至0刪成為第二初期值。而 ί J^,當時序Τ25如同Τ24般地設定為相同之 Ξα Dlfn 1 ^ TN ΤΡ1 序為D13、D9、D5及!)1」。然而,當在時序T21德 、 m個時脈通過而時序T25類似地設定為相 式m至ΤΡ4⑽二初期值從測試樣式τρι】|占夺貝g篆 況中,時序τΐ5後由虛擬 ^生電路3—1至輸出的測試樣式係序列地供給到介面電路 如上所述,在此實施例之測試樣式產稱電路丨中,依據第一 12 200844463 控制電路11可改變要輸出之多重第一時辭 ί! If ^ 雷改夕榮Di , 电峪奴將鍉供給多重虛擬隨機亂數產峰 期接受不_1信=時:測試樣式初期值設定週 :。:句ζί 數產生電路所輸出的值,設定第二初期 .勉’在多重虛擬隨舰數產生電路所設定之第二初= 擬隨機亂數產生電路在侧始開始j乍二: 虛擬隨機亂數產生電路之功-相當於咖 藉由使用此’根據本實施例之測試樣式 1度方向中在測試開始後任何時間點設 資料封包係由多重虛擬隨機亂數產生電疋 在資料序列方向中具有高隨機性;可成接收 性之消m樣式。 々且碌机排見度方向中具有隨機 而且,因測試樣式產生電路彳白扛夕 路,測試樣式產生電路!能^^==隨=數產生電 中,由LFSR輸出之四個隨機樣式中的一口範例1 輸出*;_制電錢在不同 值被設為零的情況下多重在第一控制信號之 出。,方式,所有由虛擬隨弟機同日^物 任-時間可由相同資料組成。換句 輸出m樣式在 生電路1能非常自由地在匯流排方向;之,樣式產 試樣式產生電路1能蓄意地產生具有特定組合^,測 13 200844463 一4 針對測試樣式產生電路1中時序T15與T25之設定及第 空制#號之位TL寬度的設定作描述。各時序Τ15與Τ25係
i:;值Ϊ所ί虛擬隨機亂數產生電路接收施加之-個或更多J ㈣11脈城CLK1—1至CLK1-4而因此能各自產生虛擬隨機 ^數°在發明的情況中,介面電路有Λ通道,且第一控制信= 此原因,在施加至少週期數量為(^1).1)之: 日寸脈的時序後,此般時序能設定為一時間點。 土旱 第";控制信號代表介於第一時脈錢™ 1至CUU n 辨主Μ ·« ―^至13一具有k階段,便能滿足使第一控制传 作為最A數值°換句話說,々可足夠用於第= tMM2 的種_試介錢路14之測試樣式 脈,實f _卜_試時 生,而第二_==繼_時脈來產 i if6 lf示相#於贿況之實_。圖5係實施例2之 的:ί ίϊ路r的方塊圖,而圖6係第-時脈控制電路12, Γ器3L1至31』更於實二K圖 在你笛卜猎由使用—選擇信號(SEL,selectingsigpaD =於第—時脈控制電路12,之輪出的第—時脈仲 = 乱數產生電路13 1至13^ 測,脈輸出到虛擬隨機 ακ1/?,。第一時作為第一時脈信號cun—r至 圖2中所示系圖6情示之電路,其置換 14 200844463 圖6所示之第一時脈控制電路12, 制電路12的組態差觸第—時脈控制電^122所^時脈控 及一時脈閘控電路16J。時脈閘控 匕括一计數器15 停止信號而具有停止第一時脈传工 ;^應計數器15之- 述差異外,此第-f2aG4輪,舰。除了上 相同的組態。 /、有”弟—時脈控制電路12 什數裔15係一 Ct-位元計數器,舉例來 初期值設定周期間,係計數所施加之基述測試樣式 及重設信號RST輸入計數器15。接著,^置。基準時脈 位準時’計數器15便初始化( 田交虎RST位於-低 RST變成高位準之後,計數著在重設信號 為Ct時,計數器15輪出-停止作^日下來’當計數值變 例中’停止信號提供給時脈脈ff,路。f此實施 指示操作狀態,且停止信號在低 —τ仏號在局位準時 旦停止信細__時^^ 錄態。而且,- 當重設信號RST及停± ^持低位準,直到重設。 16—1將基準時脈輸出作為第_日;;準時J脈閘控電路 15之計數值變成Ct時,停止=:^aK1」。接著’當計數器 脈閘控電路16—1停止該輪出已低固2。。在此狀態中,時 圖7係實施例2之時序圖表 之計數值達到Ct,並接著传在日卞序T35,計數器15 於此,將第二初期值設定/此夕 準切換到低位準。因應 出第一時脈信號CLK1J至^以 $脈控制電路12,停止輸 至13—/7。此時,選擇信穿SEi祖U虛擬隨機亂數產生電路13—1 此,選擇器31】在低位準’直到時序τ35。藉 绩^為第-時脈數產生電路⑴ T35之後一任意時序,選擇作-力。接著,在時序 擇器CLK1—1至CLK1 /2輪出1/^ + 3又疋為咼位準。依此方式,選 肩出測她為第一時脈信號⑽」,至 200844463 CLK1—/7’到虛擬隨機亂數 序T36)。 -至13〜/2(圖中會是為在時 在此’時序T35由c 換句話說,於時序T35時,^ -初期器15之最大計數值。 路中設定。 膽在本發明測試樣式產生電 入的情況下, 能訧㈡脈脈)有作為 控制電路12, 中所示之第一時脈 雜訊生發在切換時脈的日士痒7^苐¥脈控制電路12。然而,在 亦有可作為直^當作物脈。更者, 有本發明之测試樣式產生^用⑸的内部時脈,在⑸上安裝 實施gjj 3 8根據貫施例3繪示測試樣 圖8所不,除了第 =电路」的方塊圖。如 2之-時脈㈣㈣91 I路(圖2)之外,測試樣式產生電路 第二時脈產生電路22,時脈控制電路22。而且,為了 生電路23 1 $外,^式,式產生電路2包括虛擬隨機亂數產 與實施例「由〜77。迫些虛擬隨機亂數產生電路23—1至23一/? 此外,介面ΐί疑/ί機亂數產生電路13J至13-刀實質上相同。 示)。 14與24為待測試之電路,且連接到匯流排(未繪 12所輪 田士述第二時脈控制電路22。由第一時脈控制電路 電路2^ ίί 一時脈信號CLK1J至CLK1 -讀入至第二時脈控制 二時脈控^路之第Γ時脈信號CLK1-1至CLK1』,第 工制電路22輸出第二時脈信號至ακ2^。此時, 16 200844463 依據一第二控制信號,第二時脈控制電路22決定了是否要將第— 時脈信號CLK1J至CLK1 一/?之輸出啟動時序與第二時脈作 CU(2J至CLK2一/?之輸出啟動時序相互變換。需注意到,第二 1號係1位元信號,且有兩個狀態:0(於低位準時)與丨(於高=準 圖9、%示此弟二時脈控制電路22之方塊圖。如圖9所示, ( 二時脈控制電路22包括計數器25-1至25一/?、比較器26J至邰 及時脈閘控電路27J至27一/7。計數器25一 1至25一/7相對於個別笛^ -時脈信號ακι」至ακι—/?來設置,並且計數第—時脈传^ CLK1—1至CLK1—/7之時脈的數量。在第二控制信號之值為零的^ 下,與解除重設同時間,比較器26一 1至26一/7不管計數值而自一 地輸出咼位準。在第二控制信號值為「丨」的情況下,各比較哭沈1 至26^將由一相對設置之計數器25J至邠^所輸出之計^值盥 一預定之遮罩值作比較,並在計數值匹配遮罩值之計的 ^ 時二將一相對啟動信號EN2J至設定為高位準。另一方曰面、, 在計數值小於遮罩值的情況下,各比較器26J至26—λ將 一啟動信號jN2—1至ΕΝ2—/7設定為低位準。在啟動信號聰「 ΕΝ2一/?位於高位準的情況下,時脈閘控電路”」至27』第— =號clku至ακι』輸出作為第二時脈信號ακ2 “ CLK2—/7。另一方面,在啟動信號至觀』位於低位 控電路27J至心輸出低位準,同時阻擋第-i 施例中係各個在計數值匹配遮罩值後収㈣――計數值―。在本貫 第t時脈控制電路22的操作。® 10綠示當第二控制 二=二_」時第二時脈控制電路22之操作的時序圖,而圖11怜 不虽弟二控制信號為「〇」時第二時脈控制電路22之操 ^ ΐ路繪,處理—情況下的範例,其中受測試之 電路14與24各有4通道的組態。而且,圖10與U中之 脈信號CLK1—1至CLK1_4係那些當第一控制信號 ^ 17 200844463 較= 空f所輪出之信號。在圖10與11之^存f φ 早乂态26—1至26—4設定的碑罢 「 11之乾例中,在比 輸出第二時脈控制信號CLK2J至、、、^^2」4且第二時脈控制電路22 在圖10所示之範例中,第一 ;· 在時序T41至T44輪出。此時,$^虎CLK1」至⑽―4分別
:Γ之時脈的數量。當此計數值=達數第-時脈信號 所,之啟動信號EN2J 達^」日=^比較器16J -二,信號CLKU的輪出啟動丰^在^序T45時,第 :專於基準時脈之4個時脈㈣^。_、/序之間的差別係 在從一對應之第一時脈信號ακι ; 、脈k號CLK2—1, 之4個時脈之時間週期的延遲後,各時二么於從基準時脈 CLK2-4啟動輸出(於時序Τ46至Τ48): 一夺脈“ 5虎CLK2—2至 號ακι」之時脈的數量,由夺比較1計數第—時脈信 不管計數值而變成高位準。據此車,第一時動信號25—1 與第一時脈信號CLK1_J之實皙卜相π 唬CLK2J之輸出於 如同第二時脈信號CLK2—1第1日士二么=動(於時序Τ5υ。 與相對之-第-時脈信號ακι—2至^° ^ L^2至CLK2—4於 啟動(於時序T52至T54)。換句話說,,f^貫貝上相同時序時 制錢t零的情況(於低位準乃,遮罩值^於愛的清況中(第二控 前述提及的方法中,依據第二控制^-控制電㈣決定技在介於第—咖/ 的練’弟二時脈 出啟動時序與第二時脈信號⑽―^ 至CLK1—/7之輪 間設定—特定變換程度。特定地’―在除了 啟動時序之 外增加第二時脈控制· 22 制電路12之 制=設定為具有比時脈控制電將^時脈控 根據實施例3之測試樣式產生1 化。依此方式, 之測試樣式電路1在_方向更寬1 18 200844463 虛擬隨機亂數產生電路ί 所有 號CLK1-1至CLK1 一4時的時序,並且° f之弟捋脈信 。在此實施例中,假設介面電"路^ 擬 第一控制信號為讀元,第二控制電路之遮罩值為 而且,第-控制信號能被輸人進第二時脈 、%不在此情況卜測試樣式產生電路2 圖 測試樣式產生電路2a包括-第二時脈 ^^ ® i所不之 比較器,此第二時脈控制電路22 2a U =建 路中的比較器。 匕3於弟一恰脈控制電 圖13繪不此第二時脈控制電路22a之 所示之時序圖表示第-控制信號為4」的情兄。^回。圖13 ,離第一時脈信號CLKL1(於時序T62)“ : 脈的時間週期延遲後,第二時脈信泸叙f π脈之一4 對第一時脈信號CLK1—1至CLKl_4°(i時序—Τ63至^f/f距離相 時脈之-時脈的時間週期延遲後各 )之雜基準 CLK2—4啟動輸出。狀遲後各弟一時脈信號CLK2—2至 仏號的控制,_用具有i位元_ 之第控制 :時脈控制電路可具有使用至少“一健工 實施例 將 根據實施例4之-測試樣式產生電路3係可由以下得到: 19 200844463 ϊϊΐϋ3ΐ_/?及32j至心增加至依照實施例3之測試 樣式j生,路2,以及將第一時脈控制電路12置換成實施例 12,。圖14係繪示測試樣式產生電路3 之方龙® k擇裔31—1至31—77及32一 1至32—/7對應地連接趣 幾亂數產生電路13」至13—讀23」至23; 器 二%观選擇信规之值選定並輸出兩 .此實施射,各第—及第二時脈健ακΐ 1至Oil /7及 •严-柄i-相對應選擇器31—工至;!,及- 二之逆====== 高頻時脈剌達各虛饋機亂數產生 15緣示-時序圖表式測試樣式產生電路3 時設定虛擬隨機;數產 號‘為高^值且開,選擇信 到虛擬隨機亂數產生電路13J至13 =入之尚頻時脈供給 擬隨機亂數產生電路及· 一至23-^_。因此,虛 步輸出虛擬隨機亂數資料序列。一 —3—/7與高頻時脈同 的情H能擇信號狐之時序 加於選擇器31」至31—/7及32—1至把、夺H一開始便連續地施 同步執行切換。而且,一第三時脈二=7=頻 作為内建比較器之包含在第:時脈㈣ 20 200844463 似實施例3之第-時脈控制電 ;第三時脈控制電路兩者皆可由第一制接J外弟-第四時脈控制電路可配詈此拉士知[琥果技制。另外,一 在第-時脈控制電路12,内建比較器之包含 路22的比較器。接著成包含在第二時脈控制電 控制信號來㈣者弟—財四時脈㈣電路兩者皆可由第二 操作料體裝置之 之實_,纽•半频_半導體裝置 實施例5 試電轉具有實施例1之測離式產生電路的測 測試電路试電路4。除了—測試樣式產生電路卜 二 匕括一)丨面電路14、比較器43 1至43 /7、一 έ士杲佴 存電路44及一測試端子45。 — w~n…果保 路了一傳f電路41及-接收電路42。傳輪電 =之接收電路42用一配線FL彼此 41傳輸之信號藉由接收電路42接收。 心k傳輸電路 比較介面電路14之匯流排配線之個別信號線設置 43-仏換句話說,比較器至43_/7的數量等於 產生電路13—1至^的數量。比較器43 1至心 亂數產嫩13J至13-續輸出之測試樣式與輸 入通過;丨面電路14的測試樣式作比較。妹^ 結果。測試端子45係取;該測試結果用之端5 =述測試電路4的操作。首先,第二初期值的設定在 於^虛擬完成。在這之後,職_後,基於在介 入通=人1機亂數產生電路13」至13—77所輪出之測試樣式與輸 面電路14的測試樣式之間的比較結果,比較器43 i至 -77⑨出測試結果。當兩樣式之值相互匹配時,這測試結果代表 21 200844463 式—之值不能匹配時則為NG。接著,測試結果由結果 取出。、保存。測試完成後,保存之測試結果經由測試端子45 锻ϋΊ’根據本實施例之測試電路能夠使使用測試樣式在資 射;^ 在匯流排寬度方向具有高隨機性,麟樣式在測試
Ϊίίίΐ路1中產生。這使之有可能執行—測試,該測試具有 -媳=電路缺陷而且還有串音缺陷之_的高度範圍。附帶 t,==路4可採制試樣式產生魏i,、測試樣式產生電 換用、式產生電路3。目171 會示一方塊圖在測試電路如 式產生電路2作為—範例的情況下。即使實施例3、4 二士自,用該兩個接受測試之電路組(介面電路14與24),可能 ,其中藉由依據待測試之1路數量增加第—與第二時 路=路’測试樣式產生後接著供給到-特$婁丈量待測試之電 介丨明已基於上述範例來描述,但本發明不只侷限在上述範 匕j為理所當錢,其包括能使熟悉本技藝之人士在本申請宰 各申請專利範圍之發明範疇内之各類型之修改與改變。 、 rm再ί ’必須了注意到,本申請人之意願係包含所有中請專利 耗圍几件之均等條件,即使該等元件在曰後申請過程中進行修改。 【圖式簡單說明】 本务,之上述及其他例示性貫施態樣、優點及特徵將可從上 述特定例示性實施例之說明連同隨附之圖示更加明白,其中: 圖1係根據實施例1之測試樣式產生電路的方塊圖二· 圖2係根據實施例1之第一時脈控制電路的方塊圖。 圖3係顯示在根據實施例1之第一時脈控制電路中一一 制信號值為「1」的情況下之操作的一時序圖。 卫
圖4係顯示在根據實施例1之第一時脈控制電路中一第一 制k號值為「4」的情況下之操作的一時序圖。 I 22 200844463 圖1 2 3係根據實施例2之測試樣式產生電路的方 圖6係根據實施例2之第一時脈控制電路的方。 圖7係顯示在根據實施例2之第一時脈控制電路^一 制信號值為「1」的情況下之操作的一時序圖。 τ —第一控 圖8係根據實施例3之測試樣式產生電路的方塊 圖9係根據實施例3之第二時脈控制電路的方塊^ 圖係顯示在根據實施例3之第二時脈控制電:一# 一 制信號值為「1」的情況下之操作的一時序圖。 一弟二控 ί \ 圖11係顯示在根據實施例3之第二時脈控制雷 制信號值為「〇」的情況下之操作的一時序圖。 弟一控 圖12係纷示根據實施例3之一不同範例之測續 的方塊圖。 、Α樣式產生電路 圖13係顯示在根據實施例3之第二時脈控制電 中一第一控制信號值為「i」的情況下之操作^同乾例 圖14係根據實施例4之測式樣式產生電路的方塊圖。 圖15係一時序圖根據實施例4之測試樣式產 : 圖16係根據實施例5之測試電路的方塊圖。逼路的“作。 圖17係在根據實施例5之測試電路採用測 的情況下之方塊圖。 、作八座生電路2 圖18係根據一相關範例之測試電路的方塊圖。 【主要元件符號說明】 1測試樣式產生電路 r 測試樣式產生電路 2測試樣式產生電路 2a測試樣式產生電路 23 1 測試樣式產生電路 2 4測試電路 3 4a測試電路 200844463 10時脈產生電路 11時脈控制電路 12第一時脈控制電路 12’第一時脈控制電路 14介面電路 15計數器 13_1〜13_/?虛擬隨機亂數產生電路 16_1時脈閘控電路 16_2〜16_/?時脈閘控電路 17_2〜17_/?計數器 18_2至18_/?比較器 21時脈控制電路 21’ 時脈控制電路 22第二時脈控制電路 22a第二時脈控制電路 23_1〜23_/?虛擬隨機亂數產生電路 24介面電路 25_1〜25_/?計數器 26_1〜26_/?比較器 27_1〜27_/7時脈閘控電路 31 j〜31_/?選擇器 32„_1〜32_/?選擇器 41傳輸電路 42接收電路 43_1〜43_/7比較器 44結果保存電路 45測試端子 101半導體裝置 110測試電路 24 200844463 111樣式產生單元 112移位暫存器 Π3資料組合單元 116線性回饋移位暫存器 120介面電路 CLK時脈 CLKl_l~CLKlj?第一時脈信號 CLKU’〜CLK1_/Z 第一時脈信號 CLK2_1〜CLK2_/?第二時脈信號 CLK2_1 ’〜CLK2 ’第二時脈信號
Ct計數值 D1〜D127資料封包
Ell〜ENj?啟動信號 EN2_1〜EN2_/7啟動信號 FL配線 LFSR線性回饋移位暫存器 OUT輸出 PRBS虛擬隨機亂數產生電路 RST重設信號 SEL選擇信號 T時序 25
Claims (1)
- 200844463 十、申請專利範圍·· 1· 一種測試樣式產生電路,包含·· 複數之虛擬隨機亂數產生電路,分 信號線而設置;各虛擬隨機亂數產生 配線的 相同之第-初期值;並回應-第-時脈信號:都設定為 期值以作士為-起始值的虛擬隨機亂數;及〜 ”有该第-初 %'脈控制電路,依據一控告丨作骑沾伯 :=,虛_亂數產生電路的以脈 f ===有^虛擬隨機 器。 綺⑽電路而_的-移位暫存 3. 如申請專利範’2項之測試樣式產生電路, Ϊ路包f:第一時脈控制電路,其接收基準時脈作為亡ί控, 唬,且依據该控制信號之值,設定開始—士’、、、輪入b 複數之虛擬隨機乱數產生電路的時序之偏ϋ。—0嫌信號給該 4. 如申請專利範圍第2項之測試樣式產生電路, 電路包括-第-時脈控制電路,其接收基準時脈中2寺,控制 號’,依據該控制信號而決定:是否以有關供:士:輪亡信 給該複數之虛擬隨機亂數產生電路的開始供應日^ 號 之偏移量,輸出該基準時脈信號。 斤之一事先設定 5·如申請專利範圍第3項之測試樣式產生電路, 入㈣,且依據該㈣信號之值,而設定供應= 該複數之虛擬隨機IL數產生電路的開始供應時序之偏^ ^ 電路包括-第二時脈控制電路,其接收該第一時脈控2 號給 量 26 200844463 ^如申請專利範圍第3項之測試樣 =包括—第二時脈控制電路$時脈控制 ί; ’且依據該控制信號而決定:二,號為-輸入 5该複數之虛擬隨機亂數產生電路的開ί =應销―時脈信 事先設 定之偏移量,輪出該基準時脈信號 脈控制電路及該第二時脈電ΐ。4之電路分卿應該第-時 作為輪 雷申』刚5項之測試樣式產生電路,其中瞥_ 收由該*—時脈控制輪确之該等 讥如=專利範圍第2項之測試樣 少其一她號包括-第-控制信號舆-第=制信中號兩者中至 值,該時脈控J電據該第-控制信號之 虛擬隨機亂數產生電路的開始口供“序之m供f給該複數之 在基於該第二控制信號的控制下,該時脈控制電路決定是否 27 200844463 以事先設定之’供給時序之-偏移量,輸丨縣科脈信號。 11·如中請專利範圍第1項之測試樣式產生電路,更包含 器,邊選擇态述擇该弟一時脈信號及一第二時脈信號其中之」, 且提供該選定之雜信號給該複數之虛擬隨機亂電路^ 各電路。 心 值為其一起始值 12·如申請專利範圍帛丨項之測試樣式產生電路,其中該複 虛擬隨機亂數產生電路各自具有—第二初期值,基於該第 值及該第一時脈信號將該第二初期值設定為某一值,且夂 * 試樣式之虛擬隨機亂數,該虛擬隨機亂數具有該第二二期 13· —種測試電路,包含: 如申請專利範圍第1項之該測試樣式產生電路; -比較器,將從-介面電路輸人之虛擬隨機 試,,電路中的該複數之虛擬隨機亂數產 擬隨機亂數作比較;及 一結果保存電路,保存由該比較器所輸出 出該測試絲。 結果,並輸 14· 一種測試樣式產生電路,包含: -時脈控制,輸出複數之時難號,各該 基於一控制信號之時序輸出;及 乜旒係在 複數之虛擬隨機亂數產生電路,其各自具有相 且各自產生虛擬隨機亂數,該虛擬隨機亂數應一刀〔1二 脈信號而财作為-起倾之該初期值。應域之該等時 15.如申請專利範圍第14項之測試樣式產生電路,其中該時脈控 28 200844463 制電路包含: 一計數器’用以計數-基準時脈; 比較ΐ雜麵之值作 出一第一啟動信號;及 I、‘制域之該值匹配時,輸 一第一時脈閘控電路,. 信號輸4作域料脈錄錄人時,將該基準 ;:電:=利範圍第15項之測試樣式產生電 路,其中該時脈控 時脈信號之其中第-個; 制電路^專利*圍第14項之測試樣式產生電路,其中該時脈控 準l計數數量達到 中之:碟? -比次;號之值作比 29 ΖΌΌΜ4463 車父’且當該第二斗叙tm、 出-啟動信號;及③之雜出與該控她號之該值匹配時, 中 之該卿時脈_ 19· ”信號’該等第二時脈信號中之:::以=二數之第 控制信號之一時序輸出;及 才脈L唬係在基於一第二 複數之第二虛擬隨機亂數產生電路,苴右 值’且各自因應該等第二時脈信號中之應時脈信二=期 具有該初期值作為一起始值之虛擬隨機亂數「 〜 生 2〇·如申請專利範圍第19項之測試樣式產生電路,其中該第二日士 脈控制電路包含複數之時脈閘控電路,其接收各一時脈信"號^守 十一、圖式:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014025A JP2008180592A (ja) | 2007-01-24 | 2007-01-24 | テストパターン生成回路及びテスト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200844463A true TW200844463A (en) | 2008-11-16 |
Family
ID=39642434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097100171A TW200844463A (en) | 2007-01-24 | 2008-01-03 | Test pattern generation circuit having plural pseudo random number generation circuits supplied with clock signals at different timing respectively |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080178055A1 (zh) |
JP (1) | JP2008180592A (zh) |
KR (1) | KR100934598B1 (zh) |
TW (1) | TW200844463A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106030543A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 干扰测试 |
TWI634480B (zh) * | 2017-10-17 | 2018-09-01 | 華邦電子股份有限公司 | 隨機數產生系統及其隨機數產生方法 |
TWI749654B (zh) * | 2019-07-25 | 2021-12-11 | 熵碼科技股份有限公司 | 亂數產生器及產生亂數輸出的方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5123150B2 (ja) * | 2008-12-10 | 2013-01-16 | 株式会社東芝 | トリガー信号検出装置 |
US8013654B1 (en) * | 2008-12-17 | 2011-09-06 | Mediatek Inc. | Clock generator, pulse generator utilizing the clock generator, and methods thereof |
FR2960978B1 (fr) * | 2010-06-07 | 2013-06-21 | St Microelectronics Grenoble 2 | Comparateur de sequence asynchrone pour circuit d'autotest integre |
FR2960977B1 (fr) * | 2010-06-07 | 2012-07-13 | St Microelectronics Grenoble 2 | Generateur de sequence a sollicitation variable pour circuit d'autotest integre |
JP2012198065A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 半導体集積回路、試験方法、情報処理装置、及びプログラム |
US9794055B2 (en) | 2016-03-17 | 2017-10-17 | Intel Corporation | Distribution of forwarded clock |
KR101872329B1 (ko) * | 2016-07-07 | 2018-06-28 | 국민대학교산학협력단 | 다중 엔트로피 풀 지원 난수 발생기 |
CN109670343B (zh) * | 2017-10-17 | 2023-01-03 | 华邦电子股份有限公司 | 随机数产生系统及其随机数产生方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4801870A (en) * | 1985-06-24 | 1989-01-31 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
US4905176A (en) * | 1988-10-28 | 1990-02-27 | International Business Machines Corporation | Random number generator circuit |
JP3636506B2 (ja) * | 1995-06-19 | 2005-04-06 | 株式会社アドバンテスト | 半導体試験装置 |
US5761216A (en) * | 1995-02-24 | 1998-06-02 | Advantest Corp. | Bit error measurement system |
US5844925A (en) * | 1996-07-17 | 1998-12-01 | Ericsson Inc. | Spiral scrambling |
JP3459036B2 (ja) * | 1998-06-16 | 2003-10-20 | 日立電子エンジニアリング株式会社 | Ic試験装置のデータ転送装置 |
DE60026186T2 (de) * | 2000-01-26 | 2006-11-16 | Em Microelectronic-Marin S.A., Marin | Verfahren zur Prüfung einer integrierten Schaltung mit vertraulichen Software- oder Hardware-elementen |
US7139397B2 (en) * | 2001-07-20 | 2006-11-21 | Stmicroelectronics S.R.L. | Hybrid architecture for realizing a random numbers generator |
KR100434111B1 (ko) * | 2001-12-26 | 2004-06-04 | 한국전자통신연구원 | 의사 난수 발생 장치 및 방법 |
-
2007
- 2007-01-24 JP JP2007014025A patent/JP2008180592A/ja active Pending
-
2008
- 2008-01-03 TW TW097100171A patent/TW200844463A/zh unknown
- 2008-01-23 US US12/010,264 patent/US20080178055A1/en not_active Abandoned
- 2008-01-24 KR KR1020080007703A patent/KR100934598B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106030543A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 干扰测试 |
US9722663B2 (en) | 2014-03-28 | 2017-08-01 | Intel Corporation | Interference testing |
US10516439B2 (en) | 2014-03-28 | 2019-12-24 | Intel Corporation | Interference testing |
TWI634480B (zh) * | 2017-10-17 | 2018-09-01 | 華邦電子股份有限公司 | 隨機數產生系統及其隨機數產生方法 |
TWI749654B (zh) * | 2019-07-25 | 2021-12-11 | 熵碼科技股份有限公司 | 亂數產生器及產生亂數輸出的方法 |
US11876899B2 (en) | 2019-07-25 | 2024-01-16 | PUFsecurity Corporation | Random number generator and method of generating output random number |
Also Published As
Publication number | Publication date |
---|---|
KR100934598B1 (ko) | 2009-12-31 |
JP2008180592A (ja) | 2008-08-07 |
KR20080069932A (ko) | 2008-07-29 |
US20080178055A1 (en) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200844463A (en) | Test pattern generation circuit having plural pseudo random number generation circuits supplied with clock signals at different timing respectively | |
CN105144587A (zh) | 高效时间交织模数转换器 | |
WO2010044838A2 (en) | Continuous synchronization for multiple adcs | |
CN106330173B (zh) | 多路复用器和锁存器系统 | |
WO2012016588A1 (en) | Bit sequence generator | |
JP4279489B2 (ja) | タイミング発生器、及び試験装置 | |
JP2009159468A (ja) | 信号発生システム | |
CN105717851A (zh) | 使用具有计数状态的有限状态机的实时触发 | |
US7061286B2 (en) | Synchronization between low frequency and high frequency digital signals | |
TWI405122B (zh) | 線性回授移位暫存器系統及產生輸出流的方法 | |
TW200301364A (en) | Event processing apparatus and method for high speed event based test system | |
IL147359A (en) | High speed PRBS creation technique | |
WO2005026756A1 (ja) | 試験装置及び試験方法 | |
JPH08313601A (ja) | 半導体試験装置における周期発生回路 | |
TW490568B (en) | Timing generation circuit for semiconductor test system | |
EP0280802B1 (en) | Generation of trigger signals | |
Roy et al. | Faulty tsvs identification and recovery in 3d stacked ics during pre-bond testing | |
WO2008075702A1 (ja) | 信号測定装置および信号測定方法 | |
Huang | Test strategies for the clock and power distribution networks in a multi-die IC | |
Savir et al. | AC strength of a pattern generator | |
Alexander et al. | Algorithms for estimating number of glitches and dynamic power in CMOS circuits with delay variations | |
Saha et al. | Design and implementation of a bist embedded inter-integrated circuit bus protocol over FPGA | |
TWI552528B (zh) | 時脈產生裝置 | |
TW200841149A (en) | Programmable multi-cycle signaling in integrated circuits | |
CN101860359A (zh) | 时钟产生系统和时钟分频模块 |