TW200835403A

TW200835403A - Method for manufacturing material for forming capacitor layer having electrode circuit

Info

Publication number: TW200835403A
Application number: TW96144748A
Authority: TW
Inventors: Naohiko Abe; Akiko Sugioka
Original assignee: Mitsui Mining & Smelting Co
Priority date: 2006-12-27
Filing date: 2007-11-26
Publication date: 2008-08-16
Also published as: WO2008078567A1; JP2008166388A

Description

200835403 九、發明說明：【發明所屬之技術領域】本案發明係關於具電極電路之電容層形成材的製造方法、使用該製造方法所獲得具電極電路之電容層形成材、 :及使用該具電極電路之電容層形成材所獲得具有内建電容層的多層印刷電路板。【先前技術】自習知起，具有内建電容層的多層印刷電路板，係將位於内層的絕緣層中之！以上的層使用為介電I，並在該介電層的雙面上’形成使電容電路的上電極、與下電極呈相對向的構造。所以，此種電容電路亦稱「内建電容電路」。此種具有内建電容層的多層印刷電路板之製造，係自以前起制如第1(a)圖所示，在介電層3的單面側設置上電極電路2a’並在另一面側設置下電極電路用導電體層4 的具電極電路之電容層形成材1G。該具電極電路之電容層形成材ίο係在除已形成上電極電路2a區域以外的部位 :’使介電層裸露出，並整面存在介電層的狀態。所以，居將該具電極電路之電容層形成材10，使用於尋常的具有内建電容層之多層印刷電路板的製造方法，便將成為沿内建電容層整面存在有介電層3的多層印刷電路板。此種多二P刷電路板係就連除電容電路以外的電源線、信號線附近，^將存在介電層，在信號傳送時將發生浮動電容變大的問題。此外，若存在有該介電層部分，將有即使欲將電 2213-9266-PF;Ahddub 5 200835403 一感等其他的電路元件埋藏，亦有無法埋藏的情況，在電路 ΰ又计上將又到一定的限制，而損及電路設計的自由度。所以，該業界間便有就將介電層僅形成於必要部位處的方法進行研究。例如專利文獻i(日本專利申請案特開平 09-116247號公報）中，便有揭示將内層用配線板表面的絕緣層施行開口處理，並在該部位處埋藏高介電材料的技術。而，在專利文獻2(日本專利申請案特開2〇〇〇 —犯3845 籲號公報）中，則有揭示在玻璃基板上形成剝離用A1膜之後，再依序形成：將構成電容器上電極的金屬膜、介電膜、以及將構成下電極的金屬M，並在將成為下電極的金屬膜上形成蝕刻用遮罩，而對下電極用金屬膜、介電體、上電極用金屬膜施行蝕刻的方法。而，蝕刻用遮罩係使用諸如：有機光阻膜的塗佈、膠帶的貼附、金屬遮罩等，就蝕刻則採取諸如·矽磨法、乾式蝕刻法、或濕式蝕刻法中任一方法。然後，將依此所形成的電容電路之層，轉印於内層芯肇材表面上’便獲得具有内建電容層之多層印刷電路板。此外，在專利文獻3(日本專利申請案特開平〇8一1253〇2號公報)中有揭不利用網版印刷法，將含有介電填充劑的塗劑施行印刷之方法。、採用專利文獻1〜專利文獻3所揭示的發明，便可解除在不需要部位處殘留介電層的狀態。然而，將因介電層的膜厚欠缺均勻性，或當施行轉印、網版印刷之際在位置精度上出現問題等，將導致所獲得具有内建電容層之多層印刷電路板的電容器電容出現較大的偏差。 6 2213-9266~PF；Ahddub 200835403 再者’ *採用依照介電體的埋藏或網版印刷施行電容益形洛方pdb 寸’右在製造位置精度上出現問題，則所形，的上電極與下電極間之位置關係將發生偏移，直接左右者電谷為電谷的表面積（有效面積）減少之可能性將提高，且步驟的管理亦較複雜，頗難提升生產良率。所以，使用匕種方法所獲彳f多層印刷電路板的内建電容器電容量、與耐電壓檢查’不得不在最終產品階段才實施。

^ 因而，有提案使用雙面貼導電體層介電體等，形成上電極電路之後，便將上電極電路與上電極電路之間所裸露出的不需要介電層去除1時可獲得良好電容電路位置精度的電容層形成材的製造方法。例如專利文獻2中，便有揭不使用雙面貼導電體層介電體等而形成上電極電路，為將上電極電路與上電極電路之間所裸露出的不需要介電層去除’而採用研磨法的技術。 ;、' ，上述專利文獻2所記載，若採用研磨法施行 :不而要的；I電層去除，將因研磨粒子對上電極形成面的並才里而有導致上電極電路的外周緣端部、與其下方所存在的介電層外周緣端部等二處均明顯遭受損傷的情況。使用該研磨處理時的問題，將容易導電極電路與下電極間發生短路現象。即，若使研磨粒子碰撞上電極形成面’不管如何地調整研磨條件，上電極電路的外周緣端部均將發生塑性變形，而有發生延伸現象的情況。例如第 1—(b)圖所示，經研磨處理後，若上電極電路（第i(b)圖中，第2暫時性上電極2b)的外周緣端部發生塑性變形而展延 2213-9266-PF;Ahddub 7 200835403 •且延伸，而形成塑性變形部5，該上電極電路2的塑性變形部5,便會與將介電層3去除而裸露出的下電極用導電體層4相接觸，而發生短路。若發生該短路現象，便無具電容電路的功能，因而將導致多層印刷電路板的品質大幅降低。且，即使未達發生短路現象的程度，亦將因上電極電路周邊處發生一定的塑性變形，導致電容電路的性能偏差變大。 ❿ 由上述可理解得知，上述研磨處理係屬於可簡單且確實地將上電極間所裸露出的介電層去除之方法，將欲促進 4方法的利用。但是’結果將浮現欲避免所獲得具電極電路之電容層形成材的製造良率降低之要求。【發明内容】所以，本案發明者等經深入鑽研的結果，發現藉由採下述/、電極電路之電容層形成材的製造方法，即使使用 φ研磨處理將，,電層去除，仍可明顯降低上電極電路與下電極電路間發生紐路現象的發生率。即，若使用以下的製造方法而獲得具電極電路之電容層形成材，即使在將介電層 ’于、的y驟中，使用研磨法導致上電極電路發生塑性變 ^仍可有放地避免上電極電路與下電極電路間發生短路現象。所以’藉由使用該具電極電路之電容層形成材，便可提供具有優越特性的具有内建電容層之多層印刷電路板。本案t明的具電極電路之電容層形成材的製造方法： 2213-9266-PF;Ahddub 200835403 本案發明的具電極電路之電容層形成材的製造方法，其特徵在於包括有以下所示的步驟a〜步驟C。另外，本案發明中’將已完成為將該介電層去除之研磨處理後的第丨暫時性上電極電路，區分稱為「第2暫時性上電極電路」。 “步驟a:準備在介電層單面上設置第i暫時性上電極電路，在另一面側上設置下電極電路用導電體層，並在第 1暫時性上電極電路與第i暫時性上電極電路之間，介電層呈裸露狀態的具第i暫時性上電極電路之電容層形成材的步驟。步驟b:將在上述第！暫時性上電極電路與第i暫時性上電極電路之間所裸露出的介電層，使用研磨處理而去除，而獲得具有第2暫時性上電極電路之具第2暫時性上電極電路之電容層形成材的介電層去除步驟。步驟C ··將上述具第2暫時生上電極電路之電容層形成材的弟2暫時性上電極電路外电叫外周緣端部，施行蝕刻而形成上電極電路的上電極形成步驟。 …、而，上述步驟a中，具第1 f守性上電極電路之電容層形成材，最好使用具有以最終俨 σ ^ ^ 、#獲佧上電極電路的平面尺寸為基準，距離該上電極電智& H u丄门緣^部20// m〜imm之見廣千面尺寸的第！暫時性上電極電路者。再者，上述步驟c的蝕刻 ,,,^ χ ]加工，最好使用液態蝕刻劑形成钱刻光阻圖案。本案發明的具電極電路之電 1雷朽雷玖夕电谷層形成材··本案發明的 /、電極電路之電容層形成材，特徵在於：依上述製造方 9 2213-9266-PF；Ahddub 200835403 — 法所獲得的具電極電路之電容層形成材。本案發明的具有内建電容層之多層印刷電路板：本案發明的具有内建電容層之多層印刷電路板，其特徵在於：使用上述具電極電路之電容層形成材的具有内建電容層之多層印刷電路板。發明效果本案發明具電極電路之電容層形成材的製造方法，係鲁在施行電容電路的上電極電路形成之際，先形成第i暫時 f生上電極電路，再利用研磨法將不必要部位的介電層去除。然而，若在該研磨處理過程中，第丨上電極電路的外周緣端部出現變形，導致介電層遭受損傷，則第2上電極電路與下電極電路之間將發生短路現象，因而將在各第2 暫時性上電極電路的外周緣端部所存在的變形部，利用蝕刻而去除，便形成上電極電路。結果，使用上述製造方法所獲得的具電極電路之電容層形成材，將可有效地避免因 • 在利用研磨法施行的介電層去除步驟中所發生之上電極電路變形，造成的上電極電路與下電極電路間之短路現象。所以，使用上述具電極電路之電容層形成材所獲得的具有内建電容層之多層印刷電路板，將成為極高品質。【實施方式】 <本案發明具電極電路之電容層形成材的製造形態> 本案發明具有内建電容層之多層印刷電路板的内建電合層形成時，所使用具電極電路之電容層形成材的製造方 2213-9266-PF;Ahddub 10 200835403 法係包括有步驟a〜步驟c。以下，針對步驟^ 依每個步驟參照圖式依序進行說明，所使用的示意剖視圖中，各^明說明 * 各層厗度亚非對應於實際成品的厗度僅疋為能使說明較為容易而記載。

步驟a:該步驟係準備在介電層單面上設置第性上電極電路，在另-面側上設置下電極電路用導電體層，並在第i暫時性上電極電路與第i暫時性上電極電路之間’介電層呈裸露狀態的具第！暫時性上電極電路之電容層形成材的步驟。該具第i暫時性上電極電路之電容層形成材10的示意剖視圖，如第1(a)圖所示。由該第1(心圖中得知，具第i暫時性上電極電路之電容層形成材1〇係構成在下電極電路用導電體層4上設有介電層3,並在該該介電層3上設置第1暫時性上電極電路2a。獲得該具第1暫時性上電極電路之電容層形成材1〇的方法，至少可使用下述2種手法。其中之一係依照第4圖所示製程進行製造。即，將如第4(1)圖所示，在介電層3 單面上設有下電極電路用導電體層4，並在背後側設有上電極電路用導電體層8的雙面貼導電體層介電體3〇,使用為起始材料。然後，使用蝕刻法、研磨法等，形成第1暫時性上電極電路2a，便如第4(2)圖所示，獲得具第1暫時性上電極電路之電容層形成材1 〇。相關此處所謂的「雙面貼導電體層介電體30」之製造，將可適用數種製造方法。例如在介電層3的雙面上，依使用金屬箔（其係將成為下電極電路的導電體層4之導電體層、及供形成上電極電路用 2213-9266-PF;Ahddub 11 200835403 的導電體層8)，進行貼合等方將成為下電極電路的導電體層4上，二:外:亦可在形成法、溶膠—凝膠溥膜其上面依序开4徂專而形成介電層3,並在當導電體〜成成上電極電路用的導電體層8。其中，表的物理“法=，最好使用以機鑛蒸鑛法為代 m ~ 而，當導電體層形成較厚的情況，就從製造成本的_點，曰hI 月就攸 #。曰 ”、、取好使用諸如電解電鍍法、無電解鍍法、，相關構成此時的導雷，材質與厚度H㈣2 層8之金屬 “ I無特別的限制’-般係使用銅箱，但最好使用在鎳箔或㈣表面上形成_、鎳合金層等。此外，最好使用在㈣表面上形成辞合金層。、、其次’相關雙面貼導電體層介電體的介電層3進行敘述么、構成"电層3的材料並無特別的限制。只要屬於能使用為電容器的介雷鉍、電材枓便可。例如··由介電樹脂薄膜或陶曼構成的層 '或由介電填充劑與有機劑構成的層等。盆中’當將陶咖使用為介電體的情況，為能獲得較大的介電率’最好使用具有諸如Pb(Zr，Ti)〇3 、 (Pb, La)(Zr, Τι)〇3 . BaxSr(i-x)Ti〇3(Ο ^ X ^ ΐ). (Pb’Ca)(Zr’Ti)〇3等_鈦礦構造的複合氧化物。而，將混口使用"電填充劑與有機劑的情況’只要該有機劑係能使介電層與導電體層相貼合，並能維持介電層形狀的話便可’其餘並無特別的限制。％，有機劑與介電填充劑的調配比例，最好介電填充劑含有率為75wt%〜85wt%，其餘則為有機劑。介電填充劑含有率係若過高，便將損及與導電 2213-9266-PF;Ahddub 12 200835403 • 體層間之密接性，反之若過低，就從確保高介電率的觀點，將欠缺妥當性。當將介電填充劑與有機劑組合使用的情況，介電填充劑亦是如同介電體為使用陶瓷單體的情況，最好使用具有鈣鈦礦構造的複合氧化物之介電體粉。此外η電填充劑隶好使用平均粒徑0 · 1〜1. 〇 # m範圍内的粉然後’相關使用雙面貼導電體層介電體，並使用餘刻法施行第1暫時性上電極電路2a形成的方法進行說明。此情況，將可使用如同單面印刷電路板之製造方法的相同方法。即，使用乾膜、液態蝕刻劑等，在導電體層8上設置蝕刻光阻層，並對該蝕刻光阻層施行蝕刻光阻圖案的曝光經顯影，而將不需要部分剝離去除而形成蝕刻光阻圖案。然後，使用氯化銅等蝕刻液，將導電體層8的不需要部分溶解去除，而形成第1暫時性上電極電路2a，便獲得如^ 4(2)圖所示具第丨暫時性上電極電路之電容層形成材1〇。 • 再者，最好取代上述蝕刻法，改為使用研磨法形成第 1暫時性上電極電路。另外，研磨處理最好在上電極電路用V包體層上，載置著為將形成第i暫時性上電極電路的邛位處被覆用的金屬遮罩，或形成蝕刻光阻圖案之後才實施。藉由依此使用研磨處理而形成第丨暫時性上電極= 路，在暫時性上電極電路形成之後，接著便實施將在暫時性上電極電路與暫時性上電極電路之間裸露出的介電層去除，亦可獲得具第2暫時性上電極電路之電容層形成材。此情況，步驟a與步驟b將連續的實施。 2213-9266-PF;Ahddub 13 200835403

- 相關另一獲得呈笛1 I η士！LI 〃、1暫％性上電極電路之電容層形成材10的方法進行敘述。路用導電體層“後，在m圖所不’準備下電極電 …、後，在该導電體層4上形成介電層便形成第5 (2 )圖所〒& & ^ ^ )口所不狀怨。然後，使用物理蒸鍍法，直在該介電層3上形成箆·）斬士戍弟1暫％性上電極電路，而獲 5(3)圖所示具第1暫時弟、才性上電極電路之電容層形成材1〇的方法0此情況’在介雷爲从電層上載置者供形成第1暫時性上雷鲁極電路料蒸鑛用遮罩，並利用滅鑛蒸鍍法等物理蒸鑛法直接形成第1暫時性i f j φ 上電極電路。另外，此情況的介電層 3將可使用如同上述的相同材料。」然後：相關該步驟a中，具第j暫時性上電極電路之電谷層成材的第1朝》# α ^ 弟1暫％性上電極電路尺寸進行說明。該弟1暫日守性上電極電路的平面尺寸係以最終獲得的上電極電路平面尺寸為基準，最好設定為距該上電極電路外周緣端部廣寬度（以下簡稱「增寬」）的平面尺寸'。 • j具弟1暫時性上電極電路之電容層形成材上，所形成的第1暫時性上電極電路2a，係在後述上電極形成步驟中，將配合具有内建電容層之多層印刷電路板的上電極電路設計值，而將外周緣端部去除。 Μ ° 1 ^ ^ 此牯，若增寬小於20 // m，製造過程中的敍刻光阻圖案形成等將欠缺位置精度，導致無法將第1暫時性上電極電路緣端部均勾地去除。結果，防止上電極電路與下電極電路間發生短路現象的效果將嫌不足反之’右上述增寬超過lmm，在將第^暫時性上電極電路緣端部去除之後，在電容電路的上電極電路周邊所 2213-9266-PF；Ahddub 14 200835403 残邊的"電體所佔面積將過廣。結果，在裸露出的介電層附近配置信號線的機率將提高，喪失介電層去除意義㈣率將提兩。另外，該暫時性上電極電路的平面形狀並無特別的限制，除可採用諸如：正方形、長方形、6角形等多角开/之外，尚可採用略圓形等。將可形成配合該形狀的上電極電路。 #步驟b:該步驟係將在上述第】暫時性上電極電路與弟1暫時性上電極電路之間所裸露出的介電層，使用研磨處理而去除，而獲得如第1⑻圖所示，具第2暫時性上電極電路之電容層形成材20的介電層去除步驟。即，使用依步驟a所準備的具第i暫時性上電極電路之電容層形成材 1〇(第1U)圖），將第i暫時性上電極電路2a與第i暫時性上電極電路2a間戶斤趣雷山λα人& « a間所稞路出的介電層3,利用研磨處理而去除。匕處所明研磨處理」係指涵蓋乾式研磨處理與濕式研磨處理二者。然而，討作矣♦ 就從考慮經鈿行研磨處理後，減輕處理面遭受損傷的觀點’最好採用濕式研磨處理。該濕式研磨處理係將使微粒㈣的研磨劑分散於溶劑中的聚料液’依高速碰撞處理面的手法，適用於細微區域的處理。再者田幵/成钱刻光阻圖案，並利用使用溶液的姓刻法施行第1暫時性上電極電路2a形成時，當對在所形成第 1暫時性上電極電路2a之間裸露出的介電層3施行研磨處理而去除之際，最好不專將辞為要將該餘刻光阻圖案剝離而殘留著。理由係藉由該㈣光阻圖案的存在，冑具有能減輕因 2213-9266-PF;Ahddub 15 200835403 研磨處理所發生第！暫時性上電極電路％遭受損傷的效果。若使用上述研磨處理，將在第】暫時性上電極電路h 契第1暫％性上電極電路2a間所裸露出的介電層3去除，邛刀的第1暫柃性上電極電路2a外周緣端部將發生塑性變形’並形成展延的塑性變形部5，而成為如第i⑻圖所示具第2暫時性上電極電路之電容層形成材2〇。結果，該第 2暫％性上電極電路2b的塑性變形部5前端處，與將介電層3去除而裸露出的下電極用導電體層*相接觸，而短路方將立曰加。另外，在此雖有明記，但是所謂「第1暫時性上電極電路2a外周緣端部的去除」，並未必—定要將外周緣端部均勾地去除，只要至少將發生短路現象的部分、或能確認發生短路現象的第1暫時性上電極電路外周緣端部有效率地去除便可。步驟c:該步驟係為將上述具第2暫時性上電極電路之電容層形成材2〇的第端部，施行银刻去除，…二 Μ外周緣驟。此時將第？射* /成電極電路的上電極形成步 %性上電極電路2b外周緣端部去除的方可使二在能將容易發生短路現象的區域去除的前提 = Π?。但是，在此就外周緣端部的去除，最好 =二當施行該外周緣端部的去除之際，並未施再产發生塑V暫時性上電極電路2b的外周緣端部便不致丹虔發生塑性變形。 22l3-9266-PF；Ahddub 16 200835403 當將第2暫時性上電極電路2b的外周緣端部，使用溶液施行蝕刻去除時，必需藉由 — 烕具弟2暫時性上電極電 /谷層形成材2〇的第2暫時性上電極電路2b，而在具有凹凸的表面上形成钱刻光阻層。所以，該姓刻光阻声 6的形成，最好使用薄膜狀乾膜，並使用液態姓刻劑，如圖所示，將第2暫時性上電極電路2b表面、與裸路出的下電極電路用導電體層4整面施行被覆。當使用液 Γ刻劑的情況，首先’在第2暫時性上電極電路側的整面上形成液態蝕刻劑皮膜， y反膜並經乾燥，便形成整體面均由餘刻光阻層6被覆的狀態。其次，對該敍刻光阻層6施行银刻圖案的曝光，經顯影，而將不需要部分剝離去除，便形成如第2⑷圖所示’，僅在弟2暫時性上電㈣路_外周緣端部呈開口的餘刻光阻圖案7。然後，使用氯化銅等餘刻液，如第3(e)圖所示，將第2暫時性上電極電路2b的外周緣端部施行溶解去除，便形成取終的上電極電路2。然後，再將钱刻光阻圖案7剝離去除’便獲得如第3⑴圖所示的具電極電路之電容層形成材1。电依如上述的下電極電路用導電體層4,係可使用例如. 錄ί白、錄合金、銅、銅合金等。但是，當下電極電路用導電體層4係使用鎳’而上電極電路用導電體層8係使用銅的情況，藉由使用一般的氯化銅蝕刻液或鹼銅蝕刻液，便可僅對銅施行選擇性钱刻。此情況’如第2⑷圖所示不需要僅將第2暫時性上電極電路2b的外周緣端部施行開 2213-9266-PF;Ahddub 17 200835403 口，亦可僅殘留上電極電路的圖帛。所以，經電路用導電體層與下電極電路用導電體層的組合:而有】如：就錄與銅的組合便使用錄選擇触刻液的情況、= 合便使用鹽酸或驗溶液且使用銘選擇餘刻液的情;兄寺’將可採用利用不同種金屬間之選擇蝕 2暫時性上電極電路外周緣端部之敍刻去除方法弟藉由上述的製造製程’即使上電極電路2與下路用導電體層4係隔著較薄介電13呈相對向，能可製得短路現象發生頻度較少的具電極電路之電容層形成材卜 <本案發明具電極電路之電容層形成材及多層印刷電路板之形態> 本案發明的具電極電路之電容層形成材，係可採取上述具電極電路之電容層形成材的製造方法而獲得。此外，本案發明的具電極電路之電容層形成材，㈣將上電極電，所裸路出的介電層利用研磨處理施行去除時，將可有 /卩制在上電極電路與下電極電路間發生短路現象的發生機率提高之情況。所以，將可大幅提升電容電路的良品々^後，本案發明具有内建電容層之多層印刷電路板，夕/在於屬於使用上述具電極電路之電容層形成材而得的夕層印刷電路板。該具電極電路之電容層形成材將有效地抑制在電各電路的上電極電路與下電極電路間所發生的短 IB 备。所以’若使用該具電極電路之電容層形成材，進 4于目向〃内建電容層之多層印刷電路板的製造，便可提高含 2213-9266 ,;Ahddub 18 200835403 有良好品質電容電路的多声旧夕增印刷電路板之生產良率。此外，該具電極電路之雷交馬电合層形成材，因為在上電極電路間的不必要部位處並無多餘的；丨電層，因而即使在已形成電容電路的同一面内形成传萝雷风乜就電路，仍不致使信號傳送時的浮動電容變大。且，亦可蔣雷兀了將電感4其他的電路元件埋藏。所以’本案發明具有内達恭啕円建包奋層之多層印刷電路板的情況’將可大幅緩和雷跋斗认十的限制條件。另外，相關使用本案發明具電極電路之雷突馬^ 电洛之電谷層形成材，進行的多層印刷電路板之製造方法’並益转別沾师幻 I…特別的限制，將可採取周知任何方法0 [實施例] 實施例係以雙面貼導電體層介電體為起始材料，並進行具電極電路之電容層形成材的製造。 <雙面貼導電體層介電體之製造> 實施例中’將在35 # m厚度的電解銅箔雙面上形成 2//m厚度的Ni層後，於Ni層上更形成厚度的Η—? 層（以下簡稱「具鎳層之銅箔」），使用為下電極電路用導電體層4。然後，在該導電體層4(=具鎳層之銅笛）的層上，使用溶膠-旋膠法形成介電層3，並在該介電層上形成上電極電路用導電體層8，便製得如第4(1)圖所示的雙面貼導電體層介電體30。在此就介電層的形成進行敘述。在利用溶膠—凝膠法形成介電層之前，於表面潔淨化之目的下，將對具鎳層之銅箔’施行250 C xl 5分的加熱後，再施行紫外線1分鐘照射。 2213-9266-PF;Ahddub 19 200835403 而，在介電層形成時所使用的溶膠—凝膠溶液，係使用根據非專利文獻[APPLIED PHYSICS LETTERS 87,132902(2005)， derived Ca

Ferroelectric properties of sol-gel

modified PbZr〇.52Ti〇.48〇3 filmsj, S. Ezhi 1 valavan and Victor D· Samper」所記載方法，進行調製的pczT系溶膠 -凝膠溶液。該溶膠-凝膠溶液係使用旋塗機，塗佈於上述具鎳層的銅箔表面上，並在25(rcx5分的大氣環境下施行乾燥，亚在500°Cxl5分的大氣環境下施行熱分解，便形成預氧化物皮膜。重複施行該塗佈步驟6次而進行膜厚調整。然後，將已形成該預氧化物皮膜的具鎳層之鋼箱，在 6〇0°C氮取代環境下施行3〇分鐘的燒成處理，便形成厚度 300ηιη的介電層。此時的介電層組成，係具有 Pb:Ca:Zr:Ti = l· 1 ··〇· 〇5··〇· 52:0. 48 的成分比。其次，在上述介電層上的整面，利用減鑛蒸鍛法形成 ίο 厚度的銅層，便成為上電極電路用導電體層8。結果’將獲得如第4⑴圖所示意’在將成為上電極電路的銅層8、與將成為下電極電路的具鎳層之銅箔4 # 〜间，配置者；丨電層3的層構造之雙面貼導電體層介電體3〇。以下，就每個加工步驟進行說明。步驟a:在依如上述所獲得雙面貼導電體層介電體的下電極電路用導電體層4上’以預浸片為支#體並施行壓合成形而貼合。然後，在上電極電路用導電體層表面上，貼合著乾膜（Nichig〇 Mort〇n股份有限公司製ALpH〇)，而形成餘刻光阻層。然後，對該上電極形成用導電體層的: 20 22l3-9266-PF;Ahddub 200835403 刻光阻層，施行為形成第i 曝光，經顯影，而將蝕刻光便形成5mmx5min尺寸的蝕刻電極形成用導電體層4整面在上電極形成用導電體層8 案的構造。暫時性上電極電路的蝕刻圖案阻層的不需要部分剥離去除，光阻圖案。結果，便構成在下上，存在保護層的預浸片，且的表面上，載置著蝕刻光阻圖

將其使用氯化銅姓刻液施行姓刻，而將茲刻光阻圖宰剝離，經水洗、乾燥，便獲得如第1(a)圖示意截面所示：具有5丽X5則1尺寸之第1暫時性上電極電路2a的具第1暫時性上電極電路之電容層形成材。 —在此階段中，將使用32個第i暫時性上電極電路，進订有無發生短路現象的確認。此時，32個第！暫時性上電極中，檢測财！個暫時性上電極發生短路現象。若依短路不良率計，將為3%。此懸結果合併後述步驟的評估結，一起記載於表1中。然後，針對無發生短路現象的31個第1暫時性上電極，施行電容器的電容量密度測結果，電谷量岔度偏差將收束於㈣以内。步驟b:該介電層去除步驟係對依步驟&所獲得具第] 暫時性上電極電路之電容層形成材1Q，將在第ι暫時性上電極電路2a與第！暫時性上電極部^間所裸露出的介電層’使賴式研磨處理而去除。㈣式研磨處理係使用使中心粒徑14# m的氧化鋁研磨劑，分散於水中的處理液，依0.25MPa的空氣壓力實施。待該濕式研磨處理完成，便施行水洗、乾燥。結果，將獲得如第1(b)圖所示，在第2 2213-9266-PF;Ahddub 21 200835403 料性上電極電路2bFa1，具錄層之m| 4之表面呈裸恶的具第2暫時性上電極電路之電容層形成材。在此對所獲得第2暫時性上電極電路2b施行目視觀察，並於現外觀上有大變化。 ^ 士然後’如同完成步驟a後所實施般，針對犯個第2暫時性上電極電路，確認在第2暫時性上電極電路、與下電極電路的具鎳層之銅箔間是否有發生短路現象。結果，確

:到有5個第2暫時性上電極發生短路現象。所以，不产率係16%。為使該結果能與其他的不良率進行比對入於表1中。 & 暫時性上電極電路 ••就依如上述所獲得具第，τ 一一*—迅 H 电之電容層形成# 20,在已形成第2暫時性上電極電路礼的表面上，積層著乾膜（NlehlgQ股份有限公司製 ΡΗ0)冑i成如第2(e)圖所示的钱刻光阻層6。對該银刻光阻層6,依將第2暫時性上電極電路2b的四邊，: 將距端部50— X的部分去除，而形成上電極電路之方式’將餘刻圖案施行曝光’經顯影，而將不需要部分剝離去除。結果’如第2⑷圖所示狀態’ 4隨4職尺寸的蝕刻光阻圖案7,將形成於第2暫時性上電極電路m 第2暫時性上電極電路2b間。此時，在第2暫時性上電極電路2b上，將存在較第2暫時性句T I土上电極尺寸小一圈的平面尺寸之蝕刻光阻圖案7。然後’將該具第2暫時性上電極電路之電容層形成材 20’使用氯化絲刻液施行钕刻，而將第2暫時性上電極 2213-9266-PF;Ahddub 22 200835403 2b的外周緣端部去除，便形成第3(e)圖所示狀態，在此階丰又中將形成上電極2。然後，將蝕刻光阻圖案剝離，經水洗、乾燥，便獲得如第3(f)圖所示，上電極電路2外周緣 &卩的；I電層3壬裸露狀態的具電極電路之電容層形成材然後，如同步驟a與步驟b後所實施般，確認在上電極電路2、與下電極電路的導電體層4間是否有發生短路

現象。結果，32個上電極中，有2個發生短路現象。所以，依不良率计將為6%。為使該結果能與其他的不良率進行比、子便屺入於表1中。此外，經使用無發生短路現象的3〇個上電極，施行電容器的電容量密度測定，結果電容量密度偏差將收束於4%以内。表1· 步驟a德 -ffr Κ 短路不良率（％) 少鄉b禮 T6 步驟c後 Τ' ^ ^ ^娜u的漁Λ研磨處理後，弟2暫時性上電極電路與下電極電路間發生短路現象增加的理由’可認為因研磨粒子的碰撞，導致帛2暫時性上電極電路的外周緣端部發生塑性變形，而發生第⑽圖示音所不狀態。所以，依本實施例所製得具 =具有：上電極，在上電極形成過程中，藉由步驟：子判辦可將會發生該短路現象的部位去除。產業上之可利用性因為本案發明的具電極電容層形成材的製造方法，並 23 2213-9266-PF；Ahddub 200835403 ”、、採用特殊手法、特殊製造裝置等，因而可使用現有設備， /、有不必而要尚額設備投資的優點。且，依照本案發明的製迨方法所獲得具電極電路之電容層形成材，即使以雙面、$電體層；丨電體為起始材並形成上電極電路，且將不必要邛刀的介電層利用研磨法去除，仍可有效地避免在上電極電路與下電極電路間發生短路現象。此外，因為上電極電路與下電極電路間並無發生短路現象，因而在與現實成口口的具有内建電容層之多層印刷電路板間，就電容電路品質將不致有設計品質上的大幅差異情況。戶斤以，使用該具電極電路之電容層形成材所獲得的具有内建電容層之多層印刷電路板，將成為具有穩定電氣特性的高品質物。【圖式簡單說明】第iu)、（b)圖係具電極電路之電容層形成材的製造流程之說明示意圖。

第2(C)、（d)圖係具電極電路之電容層形成材的製造流程之說明示意圖。第3 ( e )、（ f )圖係具電極電路之雷电給灸冤谷層形成材的製造流程之說明示意圖。上電極之電容層形成電極之電容層形成讨第4(1)、（2)圖係具第1暫時性材的製造流程說明概念圖。第5(1)〜（3)圖係具第1暫時性上的製造流程說明概念圖。 2213-9266-PF/Ahddub 200835403 【主要元件符號說明】 2〜上電極電路； 3〜介電層； 5〜塑性變形部； 6〜蝕刻光阻層； 7〜蝕刻光阻圖案 2a〜第1暫時性上電極電路； 2b〜第2暫時性上電極； 4〜下電極電路用導電體層； 8〜上電極電路用導電體層； 1〇〜具電極電路之電容層形成材；〜雙面貼導電體層介電體；

1〇〜具第1暫時性上電極電路之電容層形成材； 2〇〜具第2暫時性上電極電路之電容層形成材。

25 2213-9266-PF；Ahddub

Claims

200835403 十、申請專利範園·· 1 ·種具電極電路之電容層形成徵在於包括有下示步k方去’其特電路步準備在介電層單面上設置第1暫時性上電極面側上设置下電極電路用導 1暫時性上電極電路與暫時性上==層’並在第層呈裸露狀離的且第… 路之間’介電的步驟，的具弟1暫時性上電極電路之電容層形成材性上電在上述弟1暫時性上電極電路與第1暫時 ^生上電極電路之間所裸^的介電層，❹研除，而獲得且右篦9嶄卩生向去電桎電… 電極電路之具第2暫時性上電極電路之電容層形成材的介電層去除步驟；及、步驟C··將上述具第2暫時性上電極電路之電二暫時性上電極電路外周緣端部’施行餘刻去除而形成上電極電路的上電極形成步驟。 2. 如申請專利範圍第j項之具電極材的製造方法，其中，上述步驟3中，具第，之電容層形成材’係使用具有以最終所獲得極電路的平面尺寸為基準，距離該上電極電路 —之寬廣平面尺寸的第！暫時性上電極電路者 3. 如申請專利範圍第1項之具電極電路之電容層形成材的製造方法，JL中，卜冰半_ λα ^ At * 〃巾，上述步驟C的姓刻加工’係使用液悲蝕刻劑形成蝕刻光阻圖案。 4. -種具電極電路之電容層形成材’其特徵在於：依 2213-9266-PF;Ahddub 26 200835403 m , 如申請專利範圍第1項之具電極電路之電容層形成材的製造方法所獲得。 5. —種具有内建電容層之多層印刷電路板，係使用如申請專利範圍第4項之具電極電路之電容層形成材。

2213-9266-PF;Ahddub 27