TW200822241A - Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure - Google Patents

Description

200822241 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體製程與元件’更具體地，係關於 一種以電浆浸沒離子佈植製程來活化表面之方法，而此電 漿浸沒離子佈植製裎則是利用於絕緣層上覆石夕結構中。 【先前技術】 半導體電路製程需滿足高切換速度與低消耗功率曰益 增加之需求。在一供給功率下，需高度計算能力的應用則 具備車父南元件切換速度。相反地，行動應用裝置在一供 給切換速度下，則需較低的功率消耗程度。藉由減少接面 電容’可增加7L件切換速度。利用降低每一元件至基材間 的寄生漏電流，可降低功率消耗。若藉由在半導體基材上 之絕緣（例如二氧化矽）層上所形成的多矽島上形成元件， 可一併降低接面電容與寄生漏電流。利用絕緣層可使每個 石夕島間電性絕緣。這種結構則稱作絕緣層上覆矽（siHc〇n on Insulator，SOI)結構。 SOI結構可藉由層轉移製程（iayer transfer pr〇cess)形 成’其係將結晶矽晶圓與另一結晶矽晶圓上早先形成的氧 化石夕層頂面結合。第1 A - G圖則繪示於基材上製造出s 01 結構之習知方法。如第1A圖所示，利用供給基材（donor

substrate) 1 02 與操控基材（handle substrate) 1 04 來形成 s〇I 結構。如第1B圖所示’進行熱氧化步驟，以於供給基材 102之表面及/或週遭形成一氧化石夕層106。如第ic圖所 5

200822241 示，進行一離子佈植製程，以將離子（例如氫離·ί 供給基材1 0 2中，以於供給基材1 0 2表面之一預突 形成裂面108。接著，如第1D圖所示，進行一氧 面處理製程，以分別於供給基材1 02與操控基材 成活化表面 1 1 2、11 4，進而促進界面之鍵結能 energy)。如第1Ε圖所示，將供給基材102之氧 翻轉，以附於操控基材104之表面114上，進而 面1 12、1 14相連。如第1F圖所示，據此，供給 之活化表面1 1 2可與操控基材 1 0 4之活化表面 接。於最後一個步驟中，如第1 G圖所示，則沿著 切開供給基材1 0 2，使矽層的一部分1 1 0與氧化 仍黏附於操控基材104上。連接在操控基材104 110與氧化矽層106則形成了 SOI結構。 然而，在基材接合的過程中，則發現了數個 例而言，界面表面微粒、表面的缺陷、污染或基 的氣泡則會導致供給基材與操控基材間黏附不良 合。界面間的黏附不良與無法接合則會影響到基 的應力與電性，除了在整合上對元件有副面影響 致使元件性能較差及/或失效。 因此，仍待改善SOI製程中基材之接合。 【發明内容】 提供用以促進基材間界面接合之方法。此方 S 01之製造有所助益。於一實施例中，一種促進 L )佈植於 :深度下， 氣電漿表 104上形 (bonding 化矽表面 將活化表 基材1 0 2 1 1 4相連 裂面108 矽層 1 0 6 上的矽層 問題。舉 材界面間 與無法接 材上元件 外，更會 法尤其對 界面鍵結 6 200822241 能之方法包含提供一第一基材與一第二基材，其中該第 基材具有一氧化矽層形成於其上，以及定義於其中之一 面；於該氧化矽層之一表面與該第二基材之一表面上， 行一乾式清潔製程；以及將第一基材之該被清潔過之氧 矽層接合至該第二基材之該被清潔過之表面上。 於另一實施例中，一種促進界面鍵結能之方法包含 供一第一基材與一第二基材，其中該第一基材具有一氧 矽層形成於其上，以及定義於其中之一裂面；利用一乾 清潔製程，將微粒及/或污染物由該第一與該第二基材之 面移除；活化該第一與該第二基材之表面；以及將該氧 矽層接合至該第二基材之該表面。 於又一實施例中，一種促進界面鍵結能之方法包含 供一第一基材與一第二基材，其中該第一基材具有一氧 矽層形成於其上，以及定義於其中之一裂面；利用在一 漿浸沒離子佈植反應器中，提供一含鹵素氣體，以於該 化矽層之一表面與該第二基材之一表面，進行一乾式清 製程；活化該第一與該第二基材之該被清潔過之表面； 及將該氧化矽表面接合至該第二基材之該活化表面。 【實施方式】 本發明提供一種可於SOI製程中，提高基材間界面 結能之方法。於一實施例中，在進行電漿浸沒離子佈植 程時，於接合基材前利用將基材暴露在含氦氣體或惰性 裂 進 化 提 化 式 表 化 提 化 電 氧 潔 以 鍵 製 氣 7 200822241 體下，以改變界面表面性質，進而達到改善界面接合的效 果。此過程可移除表面污染及/或微粒，進而提供乾淨界 面，以促進接合過程◊此過程亦活化基材表面，增加基材 接合的化學強度以修飾表面性質。此外，此過程能夠有效 控制用來修飾基材表面或下方之界面性質的能量，進而達 到較佳的製程控制與表面修飾效果。 第2 A圖繪示了依據本發明之一實施例，可用來進行 接合製程之電漿反應器 2 0 0。適用於接合製程的反應器包 含 P3i⑧反應器，可自位於加州 Santa Clara，Applied Materials，Inc購得。亦可利用其他合適的或由其他製造商 所供應之電漿反應器，實行此述之方法。 電漿反應器200包含室主體202，室主體202具有底 面224、頂面226與側壁222，以定義出處理區204。基材 支撐組件228則是設置於室主體202之底面204中，用以 承接要處理之基材2 0 6。氣體配置板2 3 0則與面對基材支 撐組件228之室主體202頂面226耦合，進而定義出介於 其間之處理區204。一幫浦閥23 2則定義於室主體202中， 並與真空幫浦234相接。真空幫浦23 4係經由節流閥236 與幫浦閥23 2相接。氣體源頭23 8則與氣體配置板23 0相 接，以供應在基材204上進行製程時所用的氣態化合物前 驅物。 第2A圖所繪示之反應器200，更包含如第2B圖所示 8 200822241 Ο

之電漿源2 9 0。電漿源2 9 0包含一對分離的外部重入導管 240、240’嵌合於室主體202之頂面226，且兩導管相互 橫切交錯（或如第2Β圖所示，兩者相互正交）。第一外部導 管240具有第一端240a，經由形成於頂面226之開口 298 連直至室主體202中的處理區204的第一側。第二端240b 則具有一開口 2 9 6，與處理區2 0 4之第二側相連。第二外 部重入導管240,則具有第一端240a，，第一端240a’之開口 294與處理區204之第三側相連，以及第二端240b’，第二 端240b’之開口 292與處理區204之第四側相連。於另一 實施例中，第一與第二外部重入導管240與240’乃相互正 交。以使每一外部重入導管 240與 240’之兩端 240a、 240a，、240b、240b，，以間隔90度的方式，環繞在室主體 202頂面226四周。此種外部重入導管240、240’的正交結 構，可使處理區204中的電漿源分布更為均勻。外部重入 導管240、240’亦可以其他方式設置，以提供均勻的電漿 源至處理區204。 磁透性環型核心（magnetically Permeable torroidal cores) 242、242,則分別環繞部份外部重入導管240、240’。 導電線圈2 4 4、2 4 4 ’則分別經由阻抗比較電路（i m p e d a n c e match circuit)或元件248、248’ ’進而分別與Rf電漿；源功 率產生器246、246’相接。每一外部重入導警240、240, 則為中空導管，並以絕緣環2 5 0、2 5 0 ’分別阻斷於外部重 9 200822241 入導管 240、240,之兩端 240a、240b(以及 240a，、240b，) 間的連續電通路。藉由RF電漿偏壓功率產生器254可控 制離子能量，RF電漿偏壓功率產生器254則是經由阻抗比 較電路或元件256連接至基材支撐組件228。 請參照回第2 A圖’製程氣體包含由製程氣體源頭2 3 8 所提供的氣態化合物，經由上面的氣體配置板2 3 0導入處 理區 204 中。射頻電聚功率（rf source plasma power)246 則從動力塗佈242、244連接到導管240中所提供的氣體， 以於包含外部重入導管2 4 〇與處理區2 〇 4之第一封閉環路 中產生循環的電漿流。此外，射頻電漿功率2 4 6，可從其他 動力塗佈器（power applicator) 242，、244，，連接到第二導 官240’中的氣體，進而在和第一環路交錯（例如：正交）之 第二封閉環路中產生循環的電漿流。第二環路包含第二外 部重入導官240’與處理區2〇4。在每一環路中的電漿流則 分別以相對於射頻電漿功率產生器246、246,之頻率振盪 (例如反向），因而可相同或些微相互抵銷。 於另一貫施例中’則將每一電漿功率產生器246、246, 之功率，没疋成其結合效應可於基材表面2〇6上產生一所 而之離子流。將rF電漿偏壓功率產生器254調整至一定 私度，使基材表面上的離子能可符合所需的反應概況或基 材上表面206下之深度。RF電漿功率與RF電漿偏壓功率 的結合’可在基材表面進行電漿處理日寺，供應受調節的離 10 200822241 子能，進而於基材表面提供預定之離子分布輪廓與深度。 受控制的離子能量可促進表面活化與清潔製程，進而增加 被接合基材表面之鍵結能。 第3圖係繪示能於S ΟI製程中，提高鍵結能之方法3 0 0 的流程圖。第4A-4G圖乃繪示依據方法300，接合一對基 材以形成SOI結構之各階段剖面圖。 方法300始於步驟302，其係提供至少兩基材402、

4 0 4 (例如一對），以形成S Ο I結構，如第4 A圖所示。於一 實施例中，第一基材402與第二基材404之材質可例如為 矽晶（例如 Si<100>或 Si<l 1 1>)、張力矽晶（strained silicon)、石夕鍺（Silicon Germanium)、摻雜或非摻雜多晶 矽、摻雜或非摻雜矽晶圓、摻雜矽、鍺、鎵、砷、氮化鎵、 玻璃與藍寶石。基材402、404可具有各式尺寸，例如直徑 200公釐或3 00公釐之晶圓，亦或長方形或正方形板。除 非另有註記，此述實施例皆指直徑為200公釐或3 00公釐 之基材。 於步驟3 0 4中，則於第一基材4 0 2上進行熱氧化製程， 以氧化第一基材4 02表面與周圍，進而於其上方形成一氧 化矽層406。氧化層406之厚度介於約500人至5000人之 間，例如約100A與約2000A。 於步驟3 06中，進行一高能分裂離子佈植步驟，將離 子（例如氫氣）植入表面4 1 6下方之一相同深度，進而於第 一基材402中定義出一裂面40 8，如第4C圖所示。於裂面 11 200822241 Ο

408中，步驟3〇6的離子佈植會對矽晶格之原子鍵造成傷 害，進而使基材能輕易沿著裂面4 〇 8分離，此部份將於下 述的製程中作進一步的利用。於一實施例中，裂面4 0 8可 形成於氧化矽層406上表面416之下方約3000人至5000Α 處，或於基材402表面410下方約1000Α至約3000Α處。 電漿浸沒離子佈植製程可以第2圖所示之電漿反應器 200，或其他合適的反應器進行。電漿浸沒離子佈植製程則 揭示於美國專利公開號US 2005/0，070,073，於2005年3 月31曰公開，發明人為Al-bayati，標題為「利用表面活 化電衆浸沒離子佈植，提高晶圓對晶圓吸附，以進行絕緣 層上覆砍晶圓轉移之方法（Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement)」〇 J π很製程則用來清 於步驟308中，電 活化第一與第二基材402、404表面’如第4D圖所示。電 敷浸沒離子佈植製程會對基材表面進行乾蝕刻，進而移除 基材表面上之微粒及/或表面污染物。利用足以蝕刻或移除 吸附在表面的表面污染物及/或粒子的低離子能量，來進行 電聚浸沒離子佈植製程’而不使有害的離子深入穿透基 材，進而使所形成的裂面408受損。於步驟3〇8的電衆浸 沒離子佈植製程中，所產生的離子則控制並濃縮在基材 4〇2、4〇4之表面410、412約50人處。使離子分佈的炎峰 12 200822241 維持在靠近表面處，而分佈尖峰與表面間的分布則有些微 或無下降。此外，從基材表面向下之深度分布則呈漸序性 的改變，以將離子控制在分布於上方5 0 A處。 可利用如第2A-B圖所述之電漿反應器200,或其他合 適的反應器進行電漿浸沒離子佈植製程。

於一實施例中，於步驟3 0 8中所進行的乾式清潔以及 移除微粒過程包含在電漿反應器中，將基材暴露含有鹵素 的氣體下，同時維持低離子能量。適用的含有鹵素之氣體 例如包含氯（Cl2)、氟（F2)、溴（Br2)、氣化氫（HC1)、溴化氫 (HBr)、六氟化硫（SF6)、三氟化氮（NF3 )或類似者。可將 小於約5 0 0伏特的低RF偏壓功率電壓施於由含鹵素氣體 所形成之離子，進而以低能量轟擊基材。鹵素離子蝕刻並 移除表面污染物，進而提供乾淨的表面以促進表面接合。 於一實施例中，含鹵素氣體可以介於約 1 〇 〇 s c c m至 5 0 0 seem之速率流入電聚反應器。當RF電壓介於約0伏特至 約500伏特，例如約50伏特至25 0伏特，舉例而言少於 2 00伏特，射頻電功率可維持在約50瓦至約1 000瓦。反 應器壓力可維持在約5 m T 〇 r r或約5 0 0 m T 〇 r r。基材溫度可 維持在約1 0 0 °C至1 〇 〇 〇 °C，例如介於約4 5 0 °C到7 5 0 °C，舉 例而言約600°C到約7〇〇°C。 此外，基材表面可能有固有的氧化物、過量的水（例如 潮濕）與由鄰近環境而來的碳氫污染物。固有的表面氧化物 13 200822241 其鬆散的材質與結構可能產生雜質，以及有損於後續 合步驟的品質。過量的水與碳氫污染物在接合過程中 釋放出氫氣、二氧化碳或其他雜質，而在接合面中產 洞或氣泡。用來乾式清潔基材表面的鹵素離子，可從 表面移除有害的固有氧化物、水與碳氫污染物，進而 續接合過程中活化表面的鍵結能。 於步驟3 0 8中，由於被蝕刻及/或活化的表面4 1 0 僅有輕微的表面微粗韆（m i c r 〇 r 〇 u g h n e s s)且極為乾淨， 可提高電漿浸沒離子佈植製程所蝕刻及/或活化的 410、412之接合。於步驟308中的電漿浸沒離子佈植 開啟了晶格位置（lattice site)，使晶格位置被使用，進 另一表面之晶格位置形成共價鍵。另外，與未蝕刻表 較，蝕刻及/或活化的表面4 1 0、4 1 2具有略為粗糙的表 提供接觸表面較佳的嚙合以相互固定粘附，進而提高 間的鍵結能。 於另一實施例中，可以其他惰性氣體取代提供至 器200之含鹵素氣體，或者與含鹵素氣體一併提供， 表面進行蝕刻。適用之惰性氣體包含氬（Ar)、氦（He) (Xe)、氪（Kr)、氮（N2)或其類似者。惰性氣體功能與含 氣體相似。反應器2 0 0中的惰性氣體會與微粒及/或污 碰撞，以從基材表面移除微粒及/或污染物，進而減少 表面雜質，並大致如上述機制，提高鍵結能。 的接 ，會 生孔 基材 於後 、412 因此 表面 製程 而與 面相 .面， 彼此 反應 以對 、氙 鹵素 染物 基材 14 200822241 另外，在進行活化表面與清潔步驟3 08前，可進 準清潔製程，以於製程前提供較乾淨的表面。可於清 置（例如由 Applied Materials，Inc.購得之 TEMPEST 工具）中，進行濕式清潔製程。用來清潔基材的溶液 習知技術所使用的SCI及/或SC2。 於步驟3 10中，則如第4 E圖所示，可進行選擇 面活化製程。步驟3 1 0中可選擇性進行的表面活化製 係仿照習知之傳統表面活化製程。可進行表面活化製 活化基材表面，而於基材表面上形成氧化層。表面活 程可如第2A-B圖所示，於反應器200或其他合適的 器中進行。 表面活化製程包含於提供反應器中提供氧氣，並 氣以RF功率離子化，以提供氧離子。氧離子氧化 402、404表面，並將基材402、404表面的氧化石夕層 與矽層412轉換成氧化之矽層410，、412,。氧化之 410’、412’所提供親水性表面’能促進基材4〇2、4〇4 鍵結能。由於已採用步驟3 08中的乾式清潔電裝浸沒 佈植製程’以促進表面接合’因此可選擇性地進行步觸 之表面活化製程。 於步驟3i2中’如第4F圖所示，第一基材4〇2 轉並與第二基材404接合。凡得瓦力可使兩表面41〇，、 相黏附。可藉由熱能加強表面4 1 〇，、4 1 , u ϋ 2間的黏附， 行標 潔裝 清潔 可為 性表 程， 程以 化製 反應 將氧 基材 410 矽層 間的 離子 :310 則翻 412, 例如 15

200822241 在接合過程中，將基材402、404加熱至一預定溫度 實施例中，則將基材402、404加熱到大於800 °C之 度。熱能會造成凡得瓦力被氧化之矽層表面410’、 相對晶格處間所形成的原子鍵所取代。於每個表面 4 1 2 ’得到較大部份的晶格原子處，以與另一表面中 3 0 8之電漿浸沒離子佈植製程所產生的晶格處，作 結。據此，相較於習知技術，可提高基材402、404 結能。 於步驟314中，如第4G圖所示，將第一基材 著裂面40 8分開，留下第一基材402之薄層部份4] 二基材404相接。薄層部份414包含矽基材404上 積的氧化矽層4 0 6上之矽層。 於步驟316中，由第一基材402而來的石夕層4: 疊膜，與第二基材404上方之氧化矽層406則用以形 結構。 由於分割之後或因步驟3 0 6離子轟擊所造成的 於第二基材404上所形成的分割面4 1 8可能較為粗 此可再進行一表面平滑佈植製程，以使矽層4 1 4表 平滑或再結晶。可使用低能量的重離子（例如氙、i 以低能量且相對高動量來佈植離子，以進行表面平 製程。表面平滑佈植製程可於第2A-B圖中所述之 2 00或其他合適的反應器中進行。亦可以其他合適 。於一 預定溫 412’ 中 410’、 以步驟 電性鍵 間的鍵 4 02沿 [4與第 方所沉 [4之堆 成SOI 損傷， 糙，因 面變得 I )，並 滑佈植 反應器 之製程 16 200822241 進行表面平滑佈植製程。 雖然於本發明所述之改善界面鍵結能之方法乃用 成SOI，當理解的是亦可運用於接結不同的基材材質 如氣化鎵、碎化鍺、>5夕、氧化碎、鱗化銦、珅化鎵、玻 塑膠、金屬與其類似者。 因此，本發明提供促進界面鍵結能之方法。改良 法有助於修飾基材表面性質，並移除表面的污染物 粒，藉以活化並促進基材間的鍵結力，促進耐用S 01 之製造。 雖然本發明已以實施例揭露如上，然其並非用以 本發明，任何熟習此技藝者，在不脫離本發明之精神 圍内，當可作各種之更動與潤飾，因此本發明之保護 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明與所述之特徵更淺顯易懂，因此請參 附圖式，以作更詳盡之說明。當所理解的是，所附之 僅繪示本發明部份典型之實施例，本發明當可作各種 與潤飾，不應侷限在於此所揭示之圖示。 第1 A-1 G圖係繪示習知製造S 01結構之流程示意 第2A-2B圖係繪示本發明一實施例中，電漿浸沒 佈植工具示意圖。

第3圖係繪示依照本發明一實施例中，製造SOI 以形 ，例 璃、 的方 與微 結構 限定 和範 範圍 照所 圖示 變化 圖。 離子 結構 17 200822241 之方法流程圖。 第4 A-4G圖係繪示依據第3圖所示之方法，於基材上 所形成之SOI結構剖面圖。 為了更易了解，相同的元件符號則代表圖中相同的元 件。而於一實施例中的元件與特徵可併入另一實施例中， 而不造成限制。 〇 然而，當注意的是，所附之圖示僅繪示本發明部份實 施例，本發明當可作各種變化與潤飾，不應侷限在於此所 揭示之圖示。

明 說 "L· # 符材 件基 元給 要供 1 0 6氧化矽層 1 1 0矽層 11 4活化表面 202室主體 206表面 224底面 228基材支撐組件 232幫浦閥 236節流闊 240外部重入導管 2 4 0 a第一端 240b第二端 104操控基材 108裂面 1 1 2 活化表面 200電漿反應器 2 04處理區 222側壁 2 2 6頂面 230氣體配置板 234真空幫浦 23 8氣體源頭 240’外部重入導管 240a，第一端 240b’第二端 18 200822241 242磁透性環型核心 244導電線圈 246 RF電漿源功率 248阻抗比較電路或元件 2 5 0絕緣環 25 4 RF電漿偏壓功率產生器 2 5 6阻抗比較電路 290電漿源 294 開口 2 9 8 開口 3 0 2步驟 3 0 6步驟 3 1 0步驟 3 1 4步驟 402第一基材 406氧化矽層 410表面 412表面 4 1 4薄層部份 4 1 8分割面 242’磁透性環型核心 244’導電線圈 24 6’ RF電漿源功率 2 4 8 ’阻抗比較電路或元件 2 5 0 ’絕緣環 2 9 2 開口 2 9 6 開口 3 0 0方法 3 0 4步驟 3 0 8步驟 3 1 2步驟 3 1 6步驟 404第二基材 4 0 8裂面 410’表面 412’表面 41 6表面 19

Claims (1)

1. 200822241 十、申請專利範圍： 1. 一種促進界面鍵結能之方法，其包含： 提供一第一基材與一第二基材，其中該第一基材具有 一氧化矽層形成於其上，以及定義於其中之一裂面； 於該第一基材之該氧化矽層與該第二基材之一表面， 進行一乾式清潔製程；以及 將該被清潔過之氧化矽層接合於該第二基材之該被清 ί ' 潔過之表面上。 2. 如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： 進行一電漿浸沒離子佈植製程。 3 .如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： C./ 將該基材暴露於一含鹵素氣體中。 4. 如申請專利範圍第3項所述之方法，其中該含素氣體 _ 包含氯（Cl2)、氟（F2)、溴（Br2)、氣化氫（HC1)、溴化氫（HBr)、 六氟化硫（SF6)以及三氟化氮（NF3 )中之至少一者。 5. 如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： 20 200822241 將一 RF偏壓功率維持在小於約500伏特。 6.如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程該步驟更包含： 將該乾式清潔製程控制在該基材表面下小於5 0人之深 度。 7. 如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： 將該基材暴露於一惰性氣體中。 8. 如申請專利範圍第7項所述之方法，其中該惰性氣體包 含氬（Ar)、氦（He)、氙（Xe)、氪（Kr)、氮（N2)中之至少一者。 9. 如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： 移除該第一與該第二基材之該表面的微粒及/或污染 物。 1 0.如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： 活化該第一與該第二基材之該表面。 21 200822241 1 1.如申請專利範圍第1項所述之方法，其中該進行乾式清 潔製程之步驟更包含： 將該基材暴露於氧氣中。 1 2.如申請專利範圍第1 1項所述之方法，其中該將基材暴 露於氧氣中之步驟更包含：

   氧化第一基材與第二基材之該表面；以及 將該第一與該第二基材之表面轉換成親水性狀態。 1 3 .如申請專利範圍第1 1項所述之方法，其中該接合被清 潔過之表面的步驟更包含： 加熱該接合基材直至溫度大於約8 0 0 °C。 1 4 ·如申請專利範圍第1項所述之方法，更包含： 沿著該裂面分割該第一基材。 1 5.如申請專利範圍第1項所述之方法，更包含： 於該第二基材上形成一絕緣層上覆矽（SOI)結構。 1 6. —種促進界面鍵結能之方法，其包含： 提供一第一基材與一第二基材，其中該第一基材具有 一氧化矽層形成於其上，以及定義於其中之一裂面； 利用一乾式清潔製程，將微粒及/或污染物由該第一與 22 200822241 該第二基材之表面移除； 活化該第一與該第二基材之該被清潔過之表面；以及 將沉積於該第一基材上之該氧化矽層接合至該第二基 材之該表面。 1 7,如申請專利範圍第1 6項所述之方法，其中該移除微粒 及/或污染物之步驟更包含：

   以離子轟擊該表面。 1 8.如申請專利範圍第1 7項所述之方法，其中該轟擊步驟 更包含： 產生i素離子。 1 9.如申請專利範圍第1 7項所述之方法，其中該轟擊步驟 更包含： 將一 RF偏壓功率維持在小於500伏特。 2 〇.如申請專利範圍第1 7項所述之方法，其中該轟擊步驟 更包含： 將離子穿透之一深度控制在第一與該第二基材表面下 小於5 0 A處。 2 1 .如申請專利範圍第1 6項所述之方法，其中該活化第一 23 200822241 與第二基材之表面的步驟更包含： 氧化第一與第二基材之該表面。 2 2. —種促進界面鍵結能之方法，其包含： 基材具有 面； 一含鹵素 一表面， 提供一第一基材與一第二基材，其中該第一 一氧化矽層形成於其上，以及定義於其中之一裂 利用在一電漿浸沒離子佈植犮應器中，提供 (: 氣體，以於該氧化矽層之一表面與該第二基材之 進行一乾式清潔製程； 活化該第一與該第二基材之該表面；以及 將該氧化矽表面接合至該第二基材之該表面 素氣體包 氫（HB〇、 23.如申請專利範圍第22項所述之方法，該含鹵 含氯（Cl2)、氟（F2)、溴（Br2)、氯化氫（HC1)、溴化 六氟化硫（SF6)以及三氟化氮（NF3 )中之至少一： 24