TW200820416A - Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission - Google Patents
Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission Download PDFInfo
- Publication number
- TW200820416A TW200820416A TW95138559A TW95138559A TW200820416A TW 200820416 A TW200820416 A TW 200820416A TW 95138559 A TW95138559 A TW 95138559A TW 95138559 A TW95138559 A TW 95138559A TW 200820416 A TW200820416 A TW 200820416A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- pads
- transmission
- pad
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
200820416 九、發明說明: 【發明所屬之技術領域】 本發明係有關重分佈積體電路之規劃的結構,尤其s 引用半導體薄膜後製程技術以改善高頻傳輸的構裝結構。 【先前技術】 請參閱圖1所示。申請人之一已獲准的台灣專利第 1242873號,揭示一種重分佈積體電路之規劃的封裴方式及其 結構,係用於將一晶粒11電氣接合至一導線架12,該晶粒U 具有複數個第一銲墊111,該導線架12具有複數個導線銲墊 121,該複數個第一銲墊η]與該複數個導線銲墊121間的接 合具有一對應的第一規劃,包含: 一重分配層,具有複數個第二銲墊112及複數條導線13 ; 其中,該複條導線13供選擇性地連接該複數個第一銲墊j i j 及該複數個第二銲墊112,使得該複數個第二銲墊112與該複 數個導線銲墊121間的接合具有一對應的第二規劃,且該第二 銲塾112並電氣接合至該導線架12之該複數個導線銲墊121。 一般導線在傳輸高頻訊號時,會產生一感抗Xl,而[的 值由下列公式表示:
Xl= 6)L · · *(ι), 其中ω是導線傳輸訊號的角頻率,而L是電感;L的大小與 導線的長度成正比。 200820416 圖1所示的導線13的長度愈長及傳輸訊號的角頻率ω愈 大時,將產生愈大的感抗Xl。目前導線13的長度不影響訊號 的傳輸,但當傳輸訊號的角頻率愈來愈大時,將使導線傳 輸南頻訊號產生的感抗愈來愈大,而影響傳輸效率,甚至會因 感抗太大而無法傳輸更高頻的訊號。 【發明内容】 為了使重分佈積體電路之規劃的封裝結構,具有高頻傳 輸功能,而提出本發明。 本發明的主要目的,在提供一種引用半導體薄膜後製程技 術以改善高頻傳輸的構裝結構,使重分佈之積體電路規劃所使 用之導線傳輸訊號時,不受導線長度及傳輸頻率的影響,能傳 輸高頻的訊號。 本發明的另一目的,在提供一種引用半導體薄膜後製程技 術以改善高頻傳輸的構裝結構,可縮短晶片連接導線架的導線 長度,使連接導線架的導線較能傳輸高頻的訊號。 本發明轉體薄麟餘技細改善高頻傳輪的構 裝結構’係取提高連接晶片的第—銲墊及第二銲墊的導線的 傳輸§fl號的頻率者,包括: 一晶片’具有電子贿理功能,並具有複數第一銲墊及複數第 二銲墊; 複數條導線,每—條該導線_端分職接-該第-銲塾及— 200820416 該第二銲墊; 一絕緣層,與該晶片相結合;該複數條導線被三明治式的夾於 該絕緣層無⑼之間;該絕緣層具有與每—該第二銲塾相對 應的第一穿透孔; 一導電層,與該絕緣層相結合;該絕緣層被三明治式的夾於該 導電層與該晶片之間;該導電層具有與該晶片的每-第二銲墊 相對應的第二穿透孔,俾使每一該第二銲墊透過相對應的該第 • 一穿透孔、該第二穿透孔與外部的導線電氣連接; 其中鱗電層用以電氣連接提供該晶片卫作的電力輸入端的 咼電位端或接地端其中之一者,使該複數條導線與該導電層之 間^/成類似微帶傳輸線的‘號傳輸結構;使導線的特性阻抗與 導線的長度及傳輸訊號的角頻率無關,用以傳輸高頻訊號。 本發明的其他目的、功效,請參閱圖式及實施例,詳細說 明如下。 【實施方式】 請參閱圖2、3所示。本發明引用半導體薄膜後製程技術 以改善南頻傳輸的構裝結構,係用以提高連接晶片的第一銲墊 及第二銲墊的導線的傳輸訊號的頻率者,本發明的結構實施 例,包括: 一晶片20,具有電子訊處理功能,並具有複數第一銲墊 21及複數第二銲墊22 ;複數第一銲墊21置於晶片20的中間 7 200820416 區域,呈接近平行的兩列;複數第二銲墊22置於晶片2的外 圍區域,亦呈接近平行的兩列;複數第一銲墊21與複數第二 銲墊22所形成的列接近平行;複數第一銲墊21及複數第二銲 墊22中分別具有至少一相對應的接地銲墊211、221 ; 複數條導線30,每一條導線30的兩端分別連接一第一銲 墊21及一第二銲墊22; 一絕緣層40,係由聚乙酿胺、合成橡膠(Elast〇mer)或矽 化合成橡勝(Silicon Elastomer)等絕緣材料形成者,利用塗 佈/固化(Coating/Curing)等方式與晶片2〇相結合,使複數條 導線30被三明治式的夾於絕緣層4〇與晶片2〇之間;絕緣層 40具有與每一第二銲墊22相對應的第一穿透孔41 ; -導電層50,係由銅、金、鈦、銀、鎳、鈀、鈀鎳合金、 氮化鈦,或其她合等金騎料料電材卿成者,利用電錢 等方式使導電層50與絕緣層4G減合,使絕緣層4()被三明 治式的夾於導電層50與晶片2G之間;導電層5〇具有至:一 接地銲塾5卜接地銲墊51與晶片2〇的接地銲墊221電^ 接;導電層50具有與接地銲墊221以外的每一第二銲墊^相 對應的第二穿透孔52,使接地銲墊221以外的每—第二鲜目 22可透過相對應的第-穿透孔41、第二穿透孔於與外部 線電氣連接。 ° 本發明利財__後絲技術,使連接㈣2〇的第 8 200820416 一、二銲墊2卜22❸導線30上邊結合一絕緣廣4〇,再於絕 緣層40的上邊結合-導電層50,使複數導線3〇與導電層5〇 之間形成類似微帶傳輸線的訊號傳輪結構。導電層5〇的接地 銲墊51可電氣連接提供晶片20工作的電力輸入端的高電位端 或接地端。 … 職賴輸線衫,其特餘抗一值由下列公式表示: lK^eff Λ W 4AJ * * .(2) 其中In為自然對數,底為e ; h為導線的寬度;w為導線 與參考層之間的距離;Z/是在空間的波阻抗;心#是與立值
W 有關的有效介電常數。 由上述公式(2)可知對微帶傳輸線而言,其特性阻抗2〇與 φ 傳輪訊號的角頻率及微帶傳輸線的長度無關,因此可作為低阻 抗高頻訊號傳輸之用。 本發明使複數導線30與導電層50之間構成類似微帶傳輸 線之結構,複數導線3〇傳輸訊號時的特性阻抗如上述公式(2) 中所不者,與複數導線3〇的長度及傳輸訊號的角頻率無關, 因此可用以傳輸高頻訊號,有利於開發高頻晶片之設計。 本發明引用半導體薄膜後製程技術,使連接晶片的第一銲 墊及第二銲墊的導線與導電層之間,形成類似微帶傳輸線的訊 200820416 號傳輸結構;使導線傳輸訊號時的特性卩且 、 輸訊號的角頻率無關,可用以傳輪高頻、^線的長度及傳 〇只机琥;且j:掣祚交且
除了可作為改㈣的輸入屬之規劃,進而製造不同規林 Γ片外;並可使銲墊在㈣區域的晶片,彻本發日^: =晶片外圍的第二銲墊與導線架的導線二 度,在傳輸南頻訊號時,較不會產生高阻抗,而影 的傳輸。否則連接導線架的導線,必須具有較長的長度,找 中_的銲^較_線在傳輸高頻訊號 、曰生n阻抗’而影響高頻訊號的傳輸或無法傳輸高頻訊 號0 来以上所,己載’僅為利用本發明技術内容之實施例,任何熟 悉本項技藝者本翻所為之修飾 、變化,皆屬本發明主張 之專利範圍,而不限於實施例所揭示者。 張 200820416 【圖式簡單說明】 圖1為已知重分佈積體電路之規劃的封裝結構的示意圖。 圖2為本發明實施例晶片、絕緣層及導層呈分開狀態的示意 圖。 圖3為本發明實施例的外觀示意圖。 【主要元件符號說明】 11晶粒 111第一銲墊 _ 112第二銲墊 12導線架 121導線銲墊 13導線 20晶片 21第一銲墊 211、221、51接地銲墊 22第二銲墊 30導線 40絕緣層 41第一穿透孔 52第二穿透孔 50導電層
Claims (1)
- 200820416 十、申請專利範圍: 1· 一種引用半導體薄膜後製程技術以改善高頻傳輸的構裝結 構,係用以提高連接晶片的第一銲墊及第二銲墊的導線的傳 輸訊號的頻率者,包括: 一晶片,具有電子訊處理功能,並具有複數第一銲墊及複數 第二銲墊; 複數條導線,每一條該導線的兩端分別連接一該第一銲墊及 一^第二焊塾; 一絕緣層,與該晶片相結合;該複數條導線被三明治式的夾 於该絕緣層與該晶片之間;該絕緣層具有與每一該第二銲墊 相對應的第一穿透孔; -導電層,無絕緣層減合;魏緣層被三日㈣式的爽於 該導電層與該晶片之間;該導電層具有與該晶片的每一第二 鲜塾相對應的第二穿透孔,俾絲一該第二銲墊透過相對應 的該第-穿透孔、該第二穿透孔與外部的導線電氣連接; ^中該導電以電氣連接提供該晶片工作的電力輸入端的 南電位端或接地端其中之—者,使該複數條導線與該導電層 之間形成類似微帶傳輸線的訊號傳輸結構。 2.如申請專利細第1項所述之半導㈣職製程技術以 改頻傳輸的構裝結構’其中該複數第—銲塾及該複數第 -銲塾中分別具有至少—相對應的接地銲塾;該導電層具有 12 200820416 至少一接地銲墊,該導電層的該接地銲墊與該晶片的該接地 鲜塾電氣連接。 3·如申請專利範圍第1或2項所述之引用半導體薄膜後製程技 術以改善高頻傳輸的構裝結構,其中該複數第一銲墊設置於 §亥晶片的中間區域;該複數第二銲墊設置於該晶片的外圍區 域。 4·如申請專利範圍第3項所述之引用半導體薄膜後製程技術以 改善高頻傳輪的構裝結構,其中該複數第一銲墊呈接近平行 的兩列;該複數第二銲墊置亦呈接近平行的兩列。 5·如申請專利範圍第4項所述之引用半導體薄膜後製程技術以 改善高頻傳輸的構裝結構,其中該複數第一銲墊與該複數第 二銲塾所形成的列接近平行。 6·如申請專利範圍第5項所述之引用半導體薄膜後製程技術以 改善高頻傳輸的構裝結構,其中該絕緣層係選自聚乙醯胺、 合成橡膠及矽化合成橡膠其中之一的絕緣材料形成者。 7·如申請專利範圍第6項所述之引用半導體薄膜後製程技術以 改善高頻傳輸的構裝結構,其中該導電層係選自鋼、金、欽、 銀、鎳、鈀、鈀鎳合金及氮化鈦其中之一的導電材料形成者。 13
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95138559A TW200820416A (en) | 2006-10-19 | 2006-10-19 | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95138559A TW200820416A (en) | 2006-10-19 | 2006-10-19 | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200820416A true TW200820416A (en) | 2008-05-01 |
TWI312184B TWI312184B (zh) | 2009-07-11 |
Family
ID=44770153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95138559A TW200820416A (en) | 2006-10-19 | 2006-10-19 | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200820416A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034797A (zh) * | 2009-09-10 | 2011-04-27 | Nxp股份有限公司 | 阻抗优化的芯片系统 |
-
2006
- 2006-10-19 TW TW95138559A patent/TW200820416A/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034797A (zh) * | 2009-09-10 | 2011-04-27 | Nxp股份有限公司 | 阻抗优化的芯片系统 |
Also Published As
Publication number | Publication date |
---|---|
TWI312184B (zh) | 2009-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3580803B2 (ja) | 半導体装置 | |
US20120038054A1 (en) | Impedance controlled electrical interconnection employing meta-materials | |
TWI281699B (en) | Semiconductor device and fabrication method thereof | |
JP2006253289A5 (zh) | ||
TW200905841A (en) | Electronic package and electronic device | |
JP3674780B2 (ja) | 高周波半導体装置 | |
TW200929464A (en) | A semiconductor package and method for manufacturing the same | |
US20120145446A1 (en) | Brace for long wire bond | |
US20050046046A1 (en) | Semiconductor package structure and method for manufacturing the same | |
TW200820416A (en) | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission | |
US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
US10840179B2 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
JP3174860U (ja) | 3dリードフレーム構造 | |
JP3690342B2 (ja) | ボンディングワイヤ及びそれを用いた半導体装置 | |
JP4231663B2 (ja) | 半導体装置 | |
TWM244576U (en) | Chip package structure | |
CN117476589B (zh) | 芯片封装结构 | |
US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
TWI433288B (zh) | 半導體晶片封裝結構及其製法暨用於半導體晶片封裝結構之封裝基板結構 | |
CN208422902U (zh) | 一种引线框架 | |
JP4124168B2 (ja) | 半導体装置 | |
CN100477195C (zh) | 引用半导体薄膜后制造方法以改善高频传输的封装结构 | |
TWI458066B (zh) | 基板結構、封裝結構及其製法 | |
TWI234858B (en) | Manufacturing process and structure of package substrate | |
TWI252547B (en) | Package structure for minimizing wire bonding impedance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |