TWI312184B - - Google Patents
Download PDFInfo
- Publication number
- TWI312184B TWI312184B TW95138559A TW95138559A TWI312184B TW I312184 B TWI312184 B TW I312184B TW 95138559 A TW95138559 A TW 95138559A TW 95138559 A TW95138559 A TW 95138559A TW I312184 B TWI312184 B TW I312184B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- pads
- conductive layer
- transmission
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
1312184 九、發明說明: 【發明所屬之技術領域】 本發明係有關重分佈積體電路之規劃的結構,尤其β有關 引用半導體薄膜後製程技術以改善高頻傳輸的構裂結構。 【先前技術】
請參閱圖1所示。申請人之一已獲准的台灣專利第 1242873號,揭示一種重分佈積體電路之規劃的封襄方式及其 結構’係用於將一晶粒11電氣接合至一導線架12,該晶粒u 具有複數個第一銲墊111,該導線架12具有複數個導線銲墊 121,該複數個第一銲墊Hi與該複數個導線銲墊121間的接 合具有一對應的第一規劃,包含: 一重分配層,具有複數個第二銲墊112及複數條導線13 ; 其中,該複條導線13供選擇性地連接該複數個第一銲墊nj 及該複數個第二銲墊112,使得該複數個第二銲墊112與該複 數個導線銲墊121間的接合具有一對應的第二規劃,且該第二 鲜塾112並電氣接合至該導線架12之該複數個導線銲墊121。 一般導線在傳輸高頻訊號時,會產生一感抗Xl,而Xl的 值由下列公式表示:
Xi-coh ···〇), 其中ω是導線傳輸訊號的角頻率,而L·是電感;L的大小與 導線的長度成正比。 1312184 圖1所不的導線13的長度愈長及傳輸訊號的角頻率ω愈 大時’將產生愈大的感抗Xl。目前導線13的長度不影響訊號 的傳輪,但讀輸訊號的細率愈來愈大時,將使導竣13傳 輪间頻訊號產生的感抗愈來愈大,而影響傳輸效率,甚至會因 感抗太大而無法傳輸更高頻的訊號。 【發明内容】 為了使重分佈频電路之規議職結構,具有高頻傳 輸功能’而提出本發明。 本發明的主要目的,在提供一種引用半導體薄膜後製程技 術以改善純雜的構裝結構,使重分佈之频電路規劃所使 用之導線倾訊餅’ *受導線長度及雜_辦彡響,能傳 輸南頻的訊號。 本發明的另-目的,在提供一種引用半導體薄膜後製程技 術以改善高頻傳輸的構裝結構,可驗;連接導線架的導線 長度,使連接導線架的導線較能傳輸高頻的訊號。 本發明個半導體細後製程技術㈣善高頻傳輪的構 裝結構’係用以提高連接晶片的第一銲墊及第二銲墊的導線的 傳輸訊號的頻率者,包括: 一晶片’具有電子訊處理功能,並具有複數第一銲墊及複數第 二銲墊; 複數條導線’每一條該導線的兩端分別連接—該第一銲墊及一 1312184 該第二銲墊; 一絕緣層,與該晶片相結合;該複數條導線被三明治式的夾於 該絕緣層與該晶片之間;該絕緣層具有與每一該第二銲墊相對 應的第一穿透孔; 一導電層,與該絕緣層相結合;該絕緣層被三明治式的夾於該 導電層與該晶片之間;該導電層具有與該晶片的每一第二銲墊 相對應的第二穿透孔,俾使每一該第二銲墊透過相對應的該第 穿透孔、該第二穿透孔與外部❾導線冑氣連接; 其中該導電層用以電氣連接提供該晶片工作的電力輸入端的 高電位端或接地端其巾之-者,使魏數條導線與料電層之 間形成類織帶傳輪線的訊號傳輸結構;使導_特性阻抗與 導線的長度及傳輪訊號的觸率細,用以傳輸高頻訊號。 本發明的其他目的、功效’請參關式及實施例,詳細說 明如下。 β
【實施方式】 以改==。本發明引___ 一曰傳輪的構裝結構’係用以提高連接晶片的第—銲墊 第銲塾的導線的傳輪訊號的頻率者,本發明的結構實施 例’包括· 7 1312184 區域’呈接近平行的兩列;複數第二銲墊22置於晶片2的外 圍區域’亦呈接近平行的兩列;複數第一鲜塾21與複數第二 銲墊22所形成的列接近平行;複數第一銲墊21及複數第二鮮 墊22中分別具有至少一相對應的接地銲墊211、221 ; 複數條導線30,每一條導線30的兩端分別連接一第一鋅 墊21及一第二銲墊22 ;
一絕緣層40,係由聚乙醯胺、合成橡膠(Elast〇mer)或矽 化合成橡膠(Silicon Elastomer)等絕緣材料形成者,利用塗 佈/固化(Coating/Curing)等方式與晶片20相結合,使複數條 導線30被三明治式的夾於絕緣層4〇與晶片2〇之間;絕緣層 40具有與每一第二銲墊22相對應的第一穿透孔41 ; 導電層50,係由銅、金、欽、銀、錄、把、把錦合金、 氮化鈦,或其他組合等金屬材料等導電材料形成者,利用電鍍 等方式使導電層50航緣層40祕合,舰緣層4Q被三明 治式的夾於導電層50與晶片20之間;導電層50具有至少 接地銲塾5卜接地銲墊51與晶片2〇的接地鐸墊221電氣 接;導電層50具有與接地銲$ 221以外的每一第二鲜塾22 對應的第二穿透孔52,使接地料221以外的每-第二銲 22可透過相對應的第—穿透孔4卜第二穿透孔52與外部的 線電氣連接。 本發明利科導㈣職裝雜術,使連接晶4 2〇的第 8 1312184 一、二鲜塾2卜22的導線3〇上邊結合一絕緣層4〇,再於絕 緣層40的上邊結合—導電層5〇,使複數導線別與導電層恥 ,間形成類似微帶傳輪線的訊號傳輸結構。導電層5〇的接地 銲塾51可電氣連接提供晶片2{)ji作的電力輸人端的高電位 或接地端。 對微帶傳輸線而言’其特性阻抗&的值由下列公式表示:
Ah) · * * (2) 其中In為自然對數,底為e ; h為導線的寬度;w為導線 與多考層之間的距離;z,是在空間的波阻抗;〜是與△值
W 有關的有效介電常數。 由上述公式(2)可知對微帶傳輸線而言,其特性阻抗與
傳輸訊號的肖解及微帶傳的長度無關,因此可作為低阻 抗尚頻訊號傳輸之用。 本發明使複數導線30與導電層50之間構成類似微帶傳輸 線之結構,複數導線3〇傳輸訊號時的特性阻抗如上述公式(2) 中所不者,與複數導線3〇的長度及傳輸訊號的角頻率無關’ 因此可用以傳輸高頻訊號’有利於開發高頻晶片之設計。 本發明引用半導體薄膜後製程技術,使連接晶片的第一銲 塾及第二銲塾的導線與導電層之間,形成類似微帶傳輸線的訊 1312184 號傳輸結構;使導線傳輸訊號時的特性阻抗與導線的長产及傳 輸訊號的角頻率無關,可用以傳輸高頻訊號;且其製作容易, 除了可作為改變晶片的輸人/輸出之規劃,進而製造不同規格 的晶片外;並可使銲塾在中間區域的晶片,仙本發明的結 構’使連接晶片外圍的第二銲墊與導_的導線具有較短的長 度’在傳輸高頻訊麟’較不會纽高阻抗,而影響高頻訊號 的傳輸。否則連接導線架的導線’必須具有較長的長度,找 連接置於晶片中__銲墊;而較㈣導線在傳輸高頻訊號 時’會產生高阻抗’而影響高頻訊號的傳輸或無法傳輸高頻訊 號。 以上所記載,僅為利用本發明技術内容之實施例,任何孰 悉本項技藝者運用本發騎為之修飾、變化,㈣本發明主張 之專利範31 ’而不限於實關所揭示者。 1312184 【圖式簡單說明】 圖1為已知重分佈積體電路之規劃的封裝結構的示意圖。 圖2為本發明實施例晶片、絕緣層及導層呈分開狀態的示意 圖。 圖3為本發明實施例的外觀示意圖。 【主要元件符號說明】 11晶粒 111第一銲墊 112第二銲墊 12導線架 121導線銲墊 13導線 20晶片 21第一銲墊 211、221、51接地銲墊 22第二銲墊 30導線 40絕緣層 41第一穿透孔 52第二穿透孔 50導電層
Claims (1)
1312184 十、申請專利範圍: 1.種引用半導㈣職製程技術以改善高頻傳輸的構裝結 構’係用啸S連接晶>j的第—雜及第二㈣的導線的傳 輸訊號的頻率者,包括: 日日片’具有電子訊處理功能,並具有複數第一銲墊及複數 第二銲墊; 複數條導線,每-條料線的兩端分別連接—該第一銲塾及 一該第二銲墊; -絕緣層’與該晶片相結合;該複數條導賴三明治式的夾 於該絕緣層與該晶片之間;該絕緣層具有與每-該第二銲墊 相對應的第一穿透孔; 一導電層,與親緣層減合;魏緣層被三式的炎於 該導電層與該晶片之間;該導電層具有與該晶片的每一第二 鲜塾相對應的第二穿透孔’俾使每—該第二鮮墊透過相對應 的该第-穿透孔、該第二穿透孔與外部的導線電氣連接; 其中該導電層用以電氣連接提供該晶紅作的電力輸入端的 高電位端或接地端其中之—者’使該複數條導線與該導電層 之間形成類似微帶傳輸線的訊號傳輸結構。 2.如申請專利範圍第1項所述之引用半導體薄膜後製程技術以 改善高頻傳輸的結構,其找魏第及該複數第 二銲勢中分別具有至少—相對應的接地銲墊;該導電層具有 12 1312184 至少-接地’該導電層_接地銲墊與該晶片的該接地 銲墊電氣連接。 3. 如申請專機㈣丨或2項所述之制半導體義後製程技 術以改善高麵輸的魏結構,其中該複_—銲墊設置於 該晶片的中間區域;該複數第二銲墊設置於該晶片的外圍區 域。 4. 如申請專概㈣3項所述之_半導體細後製程技術以 # 改善高頻傳輸的構裝結構’其中該複數第-鲜墊呈接近平行 的兩列;該複數第二銲塾置亦呈接近平行的兩列。 5. 如申請專概圍第4項所述之引用半導體薄膜後製程技術以 改善高頻傳輸的構裝結構,其中該複數第—銲墊與該複數第 二銲墊所形成的列接近平行。 6. 如申請專概圍第5項所述之引时導體薄膜後製程技術以 改善向頻傳輸的構裝結構,其中魏緣層健自聚乙酿胺、 # 合成橡膠及石夕化合成橡膠其中之-的絕緣材料形成者。 7. 如申請專娜圍第6項所述之伽半導體薄膜後製程技術以 改善高頻傳輸的構裝結構,其中該導電層係選自鋼、金、鈦、 銀、鎳、鈀、鈀鎳合金及氮化鈦其中之一的導電材料形成者。 13
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95138559A TW200820416A (en) | 2006-10-19 | 2006-10-19 | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95138559A TW200820416A (en) | 2006-10-19 | 2006-10-19 | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200820416A TW200820416A (en) | 2008-05-01 |
TWI312184B true TWI312184B (zh) | 2009-07-11 |
Family
ID=44770153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95138559A TW200820416A (en) | 2006-10-19 | 2006-10-19 | Packaging structure using semiconductor post thin film process technology for improving high-frequency transmission |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200820416A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482114B2 (en) * | 2009-09-10 | 2013-07-09 | Nxp B.V. | Impedance optimized chip system |
-
2006
- 2006-10-19 TW TW95138559A patent/TW200820416A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200820416A (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7217997B2 (en) | Ground arch for wirebond ball grid arrays | |
TWI611533B (zh) | 半導體封裝件及其製法 | |
US9029984B2 (en) | Semiconductor substrate assembly | |
US8213185B2 (en) | Interposer substrate including capacitor for adjusting phase of signal transmitted in same interposer substrate | |
US8890329B2 (en) | Semiconductor device | |
CN100511614C (zh) | 多芯片堆叠的封装方法及其封装结构 | |
JP2006253289A5 (zh) | ||
TWI431739B (zh) | 具有重佈線路層之晶片結構及其製法 | |
US20060049505A1 (en) | High density interconnect power and ground strap and method therefor | |
JPS5931042A (ja) | 高周波高出力半導体装置 | |
TWI312184B (zh) | ||
TWI582931B (zh) | 半導體裝置 | |
JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
JP2008124072A (ja) | 半導体装置 | |
TWI406379B (zh) | 晶粒尺寸半導體元件封裝及其製造方法 | |
US20150279791A1 (en) | Semiconductor device | |
US10840179B2 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
CN205510530U (zh) | 一种pcb板 | |
TWI511252B (zh) | 一種連接結構及其使用方法 | |
JP2005327903A (ja) | 半導体装置 | |
CN103367297B (zh) | 具有带状打线的封装结构 | |
TWI235027B (en) | Integrated circuit device having current-branch structure | |
CN100477195C (zh) | 引用半导体薄膜后制造方法以改善高频传输的封装结构 | |
TWI591784B (zh) | 半導體封裝結構以及半導體封裝方法 | |
JP3982124B2 (ja) | フリップチップ及びフリップチップの取り付け方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |