CN100477195C - 引用半导体薄膜后制造方法以改善高频传输的封装结构 - Google Patents

引用半导体薄膜后制造方法以改善高频传输的封装结构 Download PDF

Info

Publication number
CN100477195C
CN100477195C CN 200610150340 CN200610150340A CN100477195C CN 100477195 C CN100477195 C CN 100477195C CN 200610150340 CN200610150340 CN 200610150340 CN 200610150340 A CN200610150340 A CN 200610150340A CN 100477195 C CN100477195 C CN 100477195C
Authority
CN
China
Prior art keywords
chip
weld pad
conductive layer
weld
improve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610150340
Other languages
English (en)
Other versions
CN101170094A (zh
Inventor
吴景淞
杨朝雨
林志祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIPLUS SEMICONDUCTOR CORP
Original Assignee
CHIPLUS SEMICONDUCTOR CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIPLUS SEMICONDUCTOR CORP filed Critical CHIPLUS SEMICONDUCTOR CORP
Priority to CN 200610150340 priority Critical patent/CN100477195C/zh
Publication of CN101170094A publication Critical patent/CN101170094A/zh
Application granted granted Critical
Publication of CN100477195C publication Critical patent/CN100477195C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明一种引用半导体薄膜后制造方法以改善高频传输的封装结构，是连接芯片的第一、二焊垫的导线上边结合一绝缘层；绝缘层的上边结合一导电层，多个导线与导电层之间形成类似微带传输线的信号传输结构，使导线的特性阻抗与导线的长度及传输信号的角频率无关，可用以传输高频信号。

Description

引用半导体薄膜后制造方法以改善高频传输的封装结构
技术领域
本发明是有关重分布集成电路的规划的结构，尤其是有关引用半导体薄膜后制造方法以改善高频传输的封装结构。
背景技术
请参阅图1所示。申请人的一已获准的中国台湾专利第I242873号，揭示一种重分布集成电路的规划的封装方式及其结构，是用于将一晶粒11电气接合至一导线架12，该晶粒11具有多个第一焊垫111，该导线架12具有多个导线焊垫121，该多个第一焊垫111与该多个导线焊垫121间的接合具有一对应的第一规划，包含：
一重分配层，具有多个第二焊垫112及多条导线13；
其中，该多条导线13供选择性地连接该多个第一焊垫111及该多个第二焊垫112，使得该多个第二焊垫112与该多个导线焊垫121间的接合具有一对应的第二规划，且该第二焊垫112并电气接合至该导线架12的该多个导线焊垫121。
一般导线在传输高频信号时，会产生一感抗XL，而XL的值由下列公式表示：
XL＝ωL    ···(1)，
其中ω是导线传输信号的角频率，而L是电感；L的大小与导线的长度成正比。
图1所示的导线13的长度愈长及传输信号的角频率ω愈大时，将产生愈大的感抗XL。目前导线13的长度不影响信号的传输，但当传输信号的角频率愈来愈大时，将使导线13传输高频信号产生的感抗愈来愈大，而影响传输效率，甚至会因感抗太大而无法传输更高频的信号。
发明内容
为了使重分布集成电路的规划的封装结构，具有高频传输功能，而提出本发明。
本发明的主要目的，在提供一种引用半导体薄膜后制造方法以改善高频传输的封装结构，使重分布的集成电路规划所使用的导线传输信号时，不受导线长度及传输频率的影响，能传输高频的信号。
本发明的另一目的，在提供一种引用半导体薄膜后制造方法以改善高频传输的封装结构，可缩短芯片连接导线架的导线长度，使连接导线架的导线较能传输高频的信号。
本发明引用半导体薄膜后制造方法以改善高频传输的封装结构，是用以提高连接芯片的第一焊垫及第二焊垫的导线的传输信号的频率者，包括：
一芯片，具有电子信号处理功能，并具有多个第一焊垫及多个第二焊垫；
多条导线，每一条该导线的两端分别连接一该第一焊垫及一该第二焊垫；
一绝缘层，与该芯片相结合；该多条导线被夹于该绝缘层与该芯片之间；该绝缘层具有与每一该第二焊垫相对应的第一穿透孔；
一导电层，与该绝缘层相结合；该绝缘层被夹于该导电层与该芯片之间；该导电层具有与该芯片的每一第二焊垫相对应的第二穿透孔，使每一该第二焊垫透过相对应的该第一穿透孔、该第二穿透孔与外部的导线电气连接；
其中该导电层用以电气连接提供该芯片工作的电力输入端的高电位端或接地端其中的一个，使该多条导线与该导电层之间形成微带传输线的信号传输结构；使导线的特性阻抗与导线的长度及传输信号的角频率无关，用以传输高频信号。
本发明的其它目的、功效，请参阅图式及实施例，详细说明如下。
附图说明
图1为现有重分布集成电路的规划的封装结构的示意图；
图2为本发明实施例芯片、绝缘层及导层呈分开状态的示意图；
图3为本发明实施例的外观示意图。
【主要组件符号说明】
11晶粒                  111第一焊垫
112第二焊垫             12导线架
121导线焊垫             13导线
20芯片                  21第一焊垫
211、221、51接地焊垫    22第二焊垫
30导线        40绝缘层
41第一穿透孔  50导电层
52第二穿透孔
具体实施方式
请参阅图2、图3所示。本发明引用半导体薄膜后制造方法以改善高频传输的封装结构，是用以提高连接芯片的第一焊垫及第二焊垫的导线的传输信号的频率者，本发明的结构实施例，包括：
一芯片20，具有电子信号处理功能，并具有多个第一焊垫21及多个第二焊垫22；多个第一焊垫21置于芯片20的中间区域，呈平行的两列；多个第二焊垫22置于芯片2的外围区域，也呈平行的两列；多个第一焊垫21与多个第二焊垫22所形成的列平行；多个第一焊垫21及多个第二焊垫22中分别具有至少一相对应的接地焊垫211、221；
多条导线30，每一条导线30的两端分别连接一第一焊垫21及一第二焊垫22；
一绝缘层40，是由聚乙醯胺、合成橡胶(Elastomer)或硅化合成橡胶(Silicon Elastomer)等绝缘材料形成，利用涂布/固化(Coating/Curing)等方式与芯片20相结合，使多条导线30被夹于绝缘层40与芯片20之间；绝缘层40具有与每一第二焊垫22相对应的第一穿透孔41；
一导电层50，是由铜、金、钛、银、镍、钯、钯镍合金、氮化钛，或其它组合等金属材料等导电材料形成者，利用电镀等方式使导电层50与绝缘层40相结合，使绝缘层40被夹于导电层50与芯片20之间；导电层50具有至少一接地焊垫51，接地焊垫51与芯片20的接地焊垫221电气连接；导电层50具有与接地焊垫221以外的每一第二焊垫22相对应的第二穿透孔52，使接地焊垫221以外的每一第二焊垫22可透过相对应的第一穿透孔41、第二穿透孔52与外部的导线电气连接。
本发明利用半导体薄膜后装程技术，使连接芯片20的第一、二焊垫21、22的导线30上边结合一绝缘层40，再于绝缘层40的上边结合一导电层50，使多个导线30与导电层50之间形成类似微带传输线的信号传输结构。导电层50的接地焊垫51可电气连接提供芯片20工作的电力输入端的高电位端或接地端。
对微带传输线而言，其特性阻抗Z0的值由下列公式表示：
Z 0 = Z f 2 π ϵ eff ln ( 8 h w + w 4 h ) . . . ( 2 )
其中ln为自然对数，底为e；h为导线的宽度；w为导线与参考层之间的距离；Zf是在空间的波阻抗；εeff是与值有关的有效介电常数。
由上述公式(2)可知对微带传输线而言，其特性阻抗Z0与传输信号的角频率及微带传输线的长度无关，因此可作为低阻抗高频信号传输的用。
本发明使多个导线30与导电层50之间构成类似微带传输线的结构，多个导线30传输信号时的特性阻抗如上述公式(2)中所示，与多个导线30的长度及传输信号的角频率无关，因此可用以传输高频信号，有利于开发高频芯片的设计。
本发明引用半导体薄膜后制造方法，使连接芯片的第一焊垫及第二焊垫的导线与导电层之间，形成类似微带传输线的信号传输结构；使导线传输信号时的特性阻抗与导线的长度及传输信号的角频率无关，可用以传输高频信号；且其制作容易，除了可作为改变芯片的输入/输出的规划，进而制造不同规格的芯片外；并可使焊垫在中间区域的芯片，利用本发明的结构，使连接芯片外围的第二焊垫与导线架的导线具有较短的长度，在传输高频信号时，较不会产生高阻抗，而影响高频信号的传输。否则连接导线架的导线，必须具有较长的长度，才能连接置于芯片中间区域的焊垫；而较长的导线在传输高频信号时，会产生高阻抗，而影响高频信号的传输或无法传输高频信号。
以上所记载，仅为利用本发明技术内容的实施例，任何熟悉本项技艺者运用本发明所为的修饰、变化，皆属本发明主张的专利范围，而不限于实施例所揭示者。

Claims (7)

1.一种引用半导体薄膜后制造方法以改善高频传输的封装结构，是用以提高连接芯片的第一焊垫及第二焊垫的导线的传输信号的频率，其特征在于包括：
一芯片，具有电子信号处理功能，并具有多个第一焊垫及多个第二焊垫；
多条导线，每一条该导线的两端分别连接一该第一焊垫及一该第二焊垫；
一绝缘层，与该芯片相结合；该多条导线被夹于该绝缘层与该芯片之间；该绝缘层具有与每一该第二焊垫相对应的第一穿透孔；
一导电层，与该绝缘层相结合；该绝缘层被夹于该导电层与该芯片之间；该导电层具有与该芯片的每一第二焊垫相对应的第二穿透孔，使每一该第二焊垫透过相对应的该第一穿透孔、该第二穿透孔与外部的导线电气连接；
其中该导电层用以电气连接提供该芯片工作的电力输入端的高电位端或接地端其中的一个，使该多条导线与该导电层之间形成微带传输线的信号传输结构。
2.如权利要求1所述的引用半导体薄膜后制造方法以改善高频传输的封装结构，其特征在于，所述该多个第一焊垫及该多个第二焊垫中分别具有至少一相对应的接地焊垫；该导电层具有至少一接地焊垫，该导电层的该接地焊垫与该芯片的该接地焊垫电气连接。
3.如权利要求1或2项所述的引用半导体薄膜后制造方法以改善高频传输的封装结构，其特征在于，所述该多个第一焊垫设置于该芯片的中间区域；该多个第二焊垫设置于该芯片的外围区域。
4.如权利要求3所述的引用半导体薄膜后制造方法以改善高频传输的封装结构，其特征在于，所述该多个第一焊垫呈平行的两列；该多个第二焊垫置也呈平行的两列。
5.如权利要求4所述的引用半导体薄膜后制造方法以改善高频传输的封装结构，其特征在于，所述该多个第一焊垫与该多个第二焊垫所形成的列平行。
6.如权利要求5所述的引用半导体薄膜后制造方法以改善高频传输的封装结构，其特征在于，所述该绝缘层是选自聚乙醯胺、合成橡胶其中之一的绝缘材料。
7.如权利要求6所述的引用半导体薄膜后制造方法以改善高频传输的封装结构，其特征在于，所述该导电层是选自铜、金、钛、银、镍、钯、钯镍合金及氮化钛其中之一的导电材料形成。
CN 200610150340 2006-10-26 2006-10-26 引用半导体薄膜后制造方法以改善高频传输的封装结构 Expired - Fee Related CN100477195C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610150340 CN100477195C (zh) 2006-10-26 2006-10-26 引用半导体薄膜后制造方法以改善高频传输的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610150340 CN100477195C (zh) 2006-10-26 2006-10-26 引用半导体薄膜后制造方法以改善高频传输的封装结构

Publications (2)

Publication Number Publication Date
CN101170094A CN101170094A (zh) 2008-04-30
CN100477195C true CN100477195C (zh) 2009-04-08

Family

ID=39390646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610150340 Expired - Fee Related CN100477195C (zh) 2006-10-26 2006-10-26 引用半导体薄膜后制造方法以改善高频传输的封装结构

Country Status (1)

Country Link
CN (1) CN100477195C (zh)

Also Published As

Publication number Publication date
CN101170094A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
JP6054276B2 (ja) 非半導体基板内に少なくとも部分的に配置された高ｑ変圧器
CN106663660B (zh) 半导体装置
US7239028B2 (en) Semiconductor device with signal line having decreased characteristic impedance
US4600907A (en) Coplanar microstrap waveguide interconnector and method of interconnection
CN100463153C (zh) 具有电路焊盘的器件及其制造方法
CN103477554B (zh) 放大器和相关集成电路
US8604617B2 (en) Semiconductor device
CN103688354A (zh) 用于宽带隙功率晶体管的改进的匹配技术
CN100573858C (zh) 芯片封装体
WO2009099912A2 (en) Differential internally matched wire-bond interface
Zhu et al. Investigation of the capacitance compensation structure for wire-bonding interconnection in multi-chips module
CN100477195C (zh) 引用半导体薄膜后制造方法以改善高频传输的封装结构
US7211465B2 (en) Method of using capacitive bonding in a high frequency integrated circuit
CN108334929A (zh) 一种电子标签
CN206774530U (zh) 用于双基岛封装电路的引线框架
CN103563072B (zh) 高频封装
CN113629042A (zh) 一种基于倒装工艺芯片与基板天线的集成化结构
CN208207884U (zh) 一种电子标签
CN208014693U (zh) 一种毫米波芯片封装结构及印刷电路板
JP6535788B2 (ja) 半導体装置
TWI312184B (zh)
CN108447852B (zh) 一种毫米波芯片封装结构及印刷电路板
CN111132449A (zh) 一种球栅阵列封装pcb基板及其阻抗匹配方法
CN1134832C (zh) 导线架
CN106876362A (zh) 双基岛封装电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20101026